專利名稱：一種存儲(chǔ)器的讀出電路及其從存儲(chǔ)器中讀出數(shù)據(jù)的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件領(lǐng)域，尤其涉及一種存儲(chǔ)器的讀出電路及其從存儲(chǔ)器中讀 出數(shù)據(jù)的方法。
背景技術(shù)：
隨著集成電路工藝技術(shù)的進(jìn)步，對芯片的功耗、面積、性能變得越來越苛刻，特征 尺寸和面積不斷減小，電源電壓和功耗不斷降低，速度和精度等性能要求不斷提高，半導(dǎo)體 存儲(chǔ)器在這種技術(shù)發(fā)展趨勢的環(huán)境下，要求存儲(chǔ)容量變大、讀出數(shù)據(jù)的速度變快。讀出電路是存儲(chǔ)器設(shè)計(jì)中的關(guān)鍵單元模塊之一，其響應(yīng)速度和精度直接決定了存 儲(chǔ)器存取數(shù)據(jù)的時(shí)間大小，因此設(shè)計(jì)一款滿足電路應(yīng)用要求的讀出電路顯得至關(guān)重要。傳 統(tǒng)的存儲(chǔ)器讀出電路常采用低功耗的正反饋鎖存結(jié)構(gòu)，但其在某些特定的應(yīng)用領(lǐng)域如太 空，由于輻照可能會(huì)產(chǎn)生鎖存數(shù)據(jù)錯(cuò)誤，通常需要加固技術(shù)來應(yīng)對輻照環(huán)境，但現(xiàn)有的鎖存 結(jié)構(gòu)加固技術(shù)會(huì)降低存儲(chǔ)器讀出速度，且很難達(dá)到抗輻照的效果，使得正反饋鎖存結(jié)構(gòu)在 輻照環(huán)境中的應(yīng)用失去了吸引力。因此，必須在抗輻照、功耗、面積、速度等方面折中，相比 之下，采用開環(huán)放大器結(jié)構(gòu)的讀出電路能夠很好的工作在輻照環(huán)境，而且能夠達(dá)到很高的 速度和精度。但是普通的兩級開環(huán)放大器中，差分結(jié)構(gòu)的輸入對的兩個(gè)MOS管相等(即兩 個(gè)MOS管的實(shí)際寬長比、閾值電壓、柵氧厚度等參數(shù)基本一樣)，并且需要版圖匹配，容易被 輻照電離出的電荷影響，而普通的鎖存結(jié)構(gòu)讀出電路也可能被單粒子打翻電壓，讀出錯(cuò)誤 數(shù)據(jù)。總之，現(xiàn)有的存儲(chǔ)器讀出電路設(shè)計(jì)難以兼顧抗輻照、功耗、面積、速度、精度等性能 要求。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題在于提供一種受環(huán)境影響較小、芯片面積較小的存儲(chǔ) 器讀出電路。本發(fā)明是這樣實(shí)現(xiàn)的，一種存儲(chǔ)器的讀出電路，所述讀出電路具有一差分輸入對， 其中正輸入端和負(fù)輸入端連接至存儲(chǔ)器中兩個(gè)不同的存儲(chǔ)單元。進(jìn)一步地，所述差分輸入對的正輸入端和負(fù)輸入端均連接有清零信號發(fā)生單元。進(jìn)一步地，所述清零信號發(fā)生單元包括NMOS管Ni，其柵極連接復(fù)位端，漏極連接所述差分輸入對的正輸入端，源極連接 參考電位端；NMOS管N2，其柵極連接復(fù)位端，漏極連接所述差分輸入對的負(fù)輸入端，源極連接 參考電位端。進(jìn)一步地，所述存儲(chǔ)器可工作于單端模式和差分模式；當(dāng)工作于單端模式時(shí)，差分輸入對的負(fù)輸入端連接的存儲(chǔ)單元不被編程；當(dāng)工作于差分模式時(shí)，差分輸入對的正輸入端連接的存儲(chǔ)單元和負(fù)輸入端連接的存儲(chǔ)單元中，只有一個(gè)被編程。進(jìn)一步地，所述讀出電路采用兩級開環(huán)放大器結(jié)構(gòu)，包括依次連接的第一級放大 器、第二級放大器、反相器；所述第一級放大器包括PM0S管Pl、PMOS管P2、PMOS管P3、匪OS管N3、匪OS管 N4 ；其中，PMOS管PI、PMOS管P2的柵極分別作為差分輸入對的正、負(fù)輸入端連接至存儲(chǔ)器 中不同的存儲(chǔ)單元，PMOS管P3的柵極連接偏置電壓輸入端，PMOS管P3的源極連接電源端， PMOS管P3的漏極同時(shí)連接PMOS管Pl和PMOS管P2的源極，匪OS管N3和匪OS管N4的 漏極分別連接PMOS管Pl和PMOS管P2的漏極，NMOS管N3和NMOS管N4的柵極均連接至 PMOS管Pl的漏極，NMOS管N3和NMOS管N4的源極均連接至參考電位端；所述第二級放大器包括PM0S管P4、NM0S管N5 ；其中，PMOS管P4的柵極連接偏置 電壓輸入端，PMOS管P4的源極連接電源端，PMOS管P4的漏極連接NMOS管N5的漏極，NMOS 管N5的柵極連接PMOS管P2的漏極，NMOS管N5的源極連接至參考電位端；所述反相器的輸入端連接所述PMOS管P4的漏極和所述NMOS管N5的漏極之間的 節(jié)點(diǎn)，所述反相器的輸出端作為讀出電路的輸出端。本發(fā)明還提供了一種用于實(shí)現(xiàn)如上所述方法的存儲(chǔ)器讀出電路從存儲(chǔ)器中讀出 數(shù)據(jù)的方法，包括下述步驟在讀出數(shù)據(jù)之前，對差分輸入對的兩個(gè)輸入端的正輸入端和負(fù)輸入端的數(shù)據(jù)清零。本發(fā)明對讀出電路的結(jié)構(gòu)進(jìn)行改進(jìn)，使讀出電路的差分輸入對連接存儲(chǔ)器中兩個(gè) 不同的存儲(chǔ)單元，通過調(diào)節(jié)讀出電路的閾值電壓讀出數(shù)據(jù)，可減小芯片工作環(huán)境變化的影 響，本設(shè)計(jì)結(jié)構(gòu)簡單、思路新穎、匹配度高，相比之下可以減少帶隙基準(zhǔn)及參考電壓電路的 設(shè)計(jì)，可減小芯片面積和減少工作量。進(jìn)一步設(shè)置該兩個(gè)存儲(chǔ)單元中有一個(gè)存儲(chǔ)單元始終 不被編程或只有一個(gè)存儲(chǔ)單元被編程，可使存儲(chǔ)器選擇性地工作于存儲(chǔ)容量更大的單端模 式或可靠性更高的差分模式。另外在讀出數(shù)據(jù)之前，首先對差分輸入對的兩個(gè)輸入端的數(shù) 據(jù)清零，使讀出的數(shù)據(jù)不容易被輻照電離出的電荷影響，也在一定程度上提高了讀出電路 的抗輻照性能。讀出電路采用兩級開環(huán)放大器結(jié)構(gòu)，通過設(shè)置放大器的放大倍數(shù)和帶寬，可 實(shí)現(xiàn)高精度和高速度。


圖1是本發(fā)明實(shí)施例提供的匹配存儲(chǔ)單元的存儲(chǔ)器讀出電路設(shè)計(jì)原理圖；圖2是圖1所示存儲(chǔ)器讀出電路的進(jìn)一步改進(jìn)設(shè)計(jì)圖；圖3是圖2所示存儲(chǔ)器讀出電路的一種電路示例圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對 本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。本發(fā)明實(shí)施例中，本發(fā)明對讀出電路的結(jié)構(gòu)和數(shù)據(jù)讀出方法進(jìn)行改進(jìn)，使讀出電 路的差分輸入對連接存儲(chǔ)器中兩個(gè)不同的存儲(chǔ)單元，進(jìn)一步設(shè)置該兩個(gè)存儲(chǔ)單元中有一個(gè)存儲(chǔ)單元始終不被編程或只有一個(gè)存儲(chǔ)單元被編程，可使存儲(chǔ)器選擇性地工作于存儲(chǔ)容量 更大的單端模式或可靠性更高的差分模式。另外在讀出數(shù)據(jù)之前，首先對差分輸入對的兩 個(gè)輸入端的數(shù)據(jù)清零，使讀出的數(shù)據(jù)不容易被輻照電離出的電荷影響。普通的開環(huán)放大器構(gòu)成的讀出電路，通常工作在單端模式下，參考電壓由帶隙基 準(zhǔn)電壓分壓得到，要達(dá)到高精度的帶隙基準(zhǔn)，需要采用高性能運(yùn)放達(dá)到高電源抑制比，或同 時(shí)需要對電路進(jìn)行二階溫度補(bǔ)償，且電路匹配度要求非常高，一個(gè)小的寄生電阻會(huì)造成實(shí) 際電壓偏離設(shè)計(jì)值較大。通過以上途徑抑制溫度、電源電壓及工藝的變化，同時(shí)另行需要一 個(gè)低通濾波器來得到一個(gè)穩(wěn)定的輸出電壓。對于高精度的參考電壓，其設(shè)計(jì)難度較大。圖1示出了本發(fā)明實(shí)施例提供的存儲(chǔ)器讀出電路設(shè)計(jì)原理。本設(shè)計(jì)中讀出電路具 有一差分輸入對，其中差分輸入對的正輸入端INP和負(fù)輸入端I匪連接至存儲(chǔ)器中兩個(gè)不 同的存儲(chǔ)單元，如圖1中示出的第一存儲(chǔ)單元和第二存儲(chǔ)單元。由于上述第一存儲(chǔ)單元和 第二存儲(chǔ)單元位于同一個(gè)器件中，在版圖上同時(shí)設(shè)計(jì)，且在相同的工藝條件中制作出，兩者 的參數(shù)的實(shí)際值與設(shè)計(jì)值的偏差相同，輸入至讀出電路的差分輸入對并經(jīng)過比較后不會(huì)發(fā) 生誤差，因此通過調(diào)節(jié)讀出電路的閾值電壓讀出數(shù)據(jù)，可減小芯片工作環(huán)境變化的影響。本 設(shè)計(jì)結(jié)構(gòu)簡單、思路新穎、匹配度高，相比之下可以減少帶隙基準(zhǔn)及參考電壓電路的設(shè)計(jì)， 可減小芯片面積和減少工作量。外太空輻射環(huán)境主要以三種方式影響CMOS器件總劑量輻射效應(yīng)(TID)、單粒子 翻轉(zhuǎn)效應(yīng)(SEU)和單粒子閂鎖效應(yīng)(SEL)。所以在位線上有可能產(chǎn)生輻射電離出的電荷，必 須在求值前進(jìn)行位線清零，同時(shí)版圖設(shè)計(jì)加固，消除輻照的影響。普通的兩級開環(huán)放大器，輸入對采用差分結(jié)構(gòu)，差分輸入對的兩個(gè)MOS管相等，并 且需要版圖匹配。通常情況下是沒有清零脈沖的，容易被輻照電離出的電荷影響，導(dǎo)致讀出 錯(cuò)誤數(shù)據(jù)。圖2是圖1所示存儲(chǔ)器讀出電路的進(jìn)一步改進(jìn)設(shè)計(jì)圖，在差分輸入對的正輸入 端INP和負(fù)輸入端 M均連接有清零信號發(fā)生單元，在從存儲(chǔ)器中讀出數(shù)據(jù)時(shí)，清零信號發(fā) 生單元首先對正輸入端INP和負(fù)輸入端I匪清零，以降低輻照環(huán)境的影響。圖3是圖2所示存儲(chǔ)器讀出電路的一種電路示例圖。參照圖2，清零信號發(fā)生單元 包括NM0S管m和NMOS管N2，其中，NMOS管附的柵極連接復(fù)位端RESET，漏極連接所述差 分輸入對的正輸入端，源極連接參考電位端；NMOS管N2的柵極連接復(fù)位端RESET，漏極連接 所述差分輸入對的負(fù)輸入端，源極連接參考電位端。具體復(fù)位端RESET可通過發(fā)出高電平 使NMOS管附和NMOS管N2導(dǎo)通，實(shí)現(xiàn)差分輸入端清零。圖3所示的讀出電路采用兩級開環(huán)放大器結(jié)構(gòu)，包括依次連接的第一級放大器、 第二級放大器、反相器。其中，第一級放大器包括PM0S管P1、PM0S管P2、PM0S管P3、NM0S 管N3、NMOS管N4，具體連接關(guān)系如下PM0S管Pl、PMOS管P2的柵極分別作為差分輸入對 的正、負(fù)輸入端連接至存儲(chǔ)器中不同的存儲(chǔ)單元，PMOS管P3的柵極連接偏置電壓輸入端， PMOS管P3的源極連接電源端，PMOS管P3的漏極同時(shí)連接PMOS管Pl和PMOS管P2的源 極，匪OS管N3和匪OS管N4的漏極分別連接PMOS管Pl和PMOS管P2的漏極，匪OS管N3 和NMOS管N4的柵極均連接至PMOS管Pl的漏極，NMOS管N3和NMOS管N4的源極均連接 至參考電位端。第二級放大器包括PM0S管P4、NM0S管N5，具體連接關(guān)系如下PM0S管P4 的柵極連接偏置電壓輸入端，PMOS管P4的源極連接電源端，PMOS管P4的漏極連接NMOS管 N5的漏極，NMOS管N5的柵極連接PMOS管P2的漏極，NMOS管N5的源極連接至參考電位端。反相器的輸入端連接PMOS管P4的漏極和NMOS管N5的漏極之間的節(jié)點(diǎn)，反相器的輸出端 則作為讀出電路的輸出端。下面詳述圖3所示工作電路的工作原理。BIAS偏置電路提供一個(gè)偏置電壓，使電 路正常工作。然后進(jìn)行RESET清零，對INP和I匪兩端清除以前的值。清零后的INP和I匪 值為0，再停止清零。此后INP和I匪上面就會(huì)充電到實(shí)際存儲(chǔ)單元的電壓。電壓輸送到 第一級放大，通過Pl和P2兩個(gè)MOS管，這兩個(gè)管子不同，使得閾值電壓為400mv，轉(zhuǎn)換為電 流，假設(shè)為Il和12，Il電流通過復(fù)制，得到ΙΓ，12和ΙΓ之差再乘以第一級輸出端的電 阻，得到第一級輸出的電壓，通過第一級的分析可以看出第一級的輸出實(shí)際上是體現(xiàn)了 INP 和INM+400mv之間的差值放大。但是這個(gè)放大倍數(shù)較大，需要增加第二級放大。最后通過 反相器達(dá)到滿擺幅。目的是比較INP和INM+400mv并輸出數(shù)字信號。其中Pl和P2工作在 線性區(qū)，其他MOS管工作在飽和區(qū)，輸入端控制Pl和P2的導(dǎo)通電阻(此處原本內(nèi)容刪除)， 使得流過Pl和P2的電流有差異，再通過電流鏡求電流差，最后經(jīng)過NMOS管放大。通過設(shè) 置放大器的放大倍數(shù)和帶寬，可實(shí)現(xiàn)高精度和高速度。由于圖1中采用參考單元，清零后參考單元位線上的電壓為0，為了能夠識(shí)別編程 的存儲(chǔ)單元，需要設(shè)置一個(gè)閾值電壓(如200mv)，通過設(shè)計(jì)Pl和P2的W/L比例不同來實(shí) 現(xiàn)。本設(shè)計(jì)通過選擇放大器輸入差分對W/L的比例，可配置整體電路工作在差分或單 端兩種模式下。常見的半導(dǎo)體存儲(chǔ)器如SRAM，工作于差分模式，存儲(chǔ)一位數(shù)據(jù)需要兩個(gè)差分 的存儲(chǔ)單元。而本設(shè)計(jì)中，存儲(chǔ)器可工作于單端模式，相對于差分模式可以得到兩倍的數(shù)據(jù) 量。同時(shí)為了增加系統(tǒng)的可靠性，又設(shè)置了電路的差分工作模式，在存儲(chǔ)容量和可靠性方面 可進(jìn)行選擇。當(dāng)存儲(chǔ)器工作于單端模式下時(shí)，在存儲(chǔ)器中與讀出電路連接的兩個(gè)存儲(chǔ)單元中， 連接在差分輸入對的負(fù)輸入端的存儲(chǔ)單元始終不被編程，此模式下的參考存儲(chǔ)單元可以共 用，使得存儲(chǔ)IM位數(shù)據(jù)，大約需要IM存儲(chǔ)單元+Ik個(gè)參考單元。通過調(diào)節(jié)Pl和P2的寬長 比不同，并在版圖上匹配好，可得到放大器的閾值(如200mv)。存儲(chǔ)器讀取存儲(chǔ)單元值時(shí)， INP端連接第一存儲(chǔ)單元，INM端連接第二存儲(chǔ)單元作為參考。若第一存儲(chǔ)單元未編程，則 清零后的放大器兩端都保持為0，INP端達(dá)不到閾值(如200mv)，讀出0。當(dāng)存儲(chǔ)器工作于差分模式下時(shí)，在存儲(chǔ)器中與讀出電路連接的兩個(gè)存儲(chǔ)單元中， 只有一個(gè)存儲(chǔ)單元被編程，這樣INP和INM的組合只有兩種10和01，分別對應(yīng)存儲(chǔ)的數(shù)據(jù) 1和0.差分模式時(shí)，存儲(chǔ)IM的數(shù)據(jù)需要2M的存儲(chǔ)單元。通過調(diào)節(jié)Pl和P2的寬長比相等， 并在版圖上匹配好，可得到放大器的閾值幾乎為0( < 20mv)。存儲(chǔ)器讀取存儲(chǔ)單元值時(shí)， INP端連接存儲(chǔ)單元1，I匪端連接存儲(chǔ)單元2。若存儲(chǔ)單元1未編程，存儲(chǔ)單元2編程，則 放大器清零后，INP端保持0，I匪端電壓持續(xù)上升，當(dāng)I匪端電壓達(dá)到20mv以上，則輸出0 ； 若存儲(chǔ)單元2未編程，存儲(chǔ)單元1編程，則放大器清零后，I匪端保持0，INP端電壓持續(xù)上 升，當(dāng)INP端電壓達(dá)到20mv以上，則輸出1。根據(jù)實(shí)際應(yīng)用情況的要求，設(shè)計(jì)電路時(shí)可通過調(diào)節(jié)Pl和P2的不同的寬長比，可得 到需要的閾值電壓(如0 500mv)。通過采用0. 18u工藝HSPICE模型參數(shù)對讀出電路的性能進(jìn)行模擬，結(jié)果表明此器 件能夠很好的工作于輻照環(huán)境，同時(shí)具有高精度和高速度。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種存儲(chǔ)器的讀出電路，其特征在于，所述讀出電路具有一差分輸入對，其中正輸入 端和負(fù)輸入端連接至存儲(chǔ)器中兩個(gè)不同的存儲(chǔ)單元。
2.如權(quán)利要求1所述的存儲(chǔ)器的讀出電路，其特征在于，所述差分輸入對的正輸入端 和負(fù)輸入端均連接有清零信號發(fā)生單元。
3.如權(quán)利要求2所述的存儲(chǔ)器的讀出電路，其特征在于，所述清零信號發(fā)生單元包括NMOS管Ni，其柵極連接復(fù)位端，源極連接所述差分輸入對的正輸入端，漏極連接參考電位端；NMOS管N2，其柵極連接復(fù)位端，源極連接所述差分輸入對的負(fù)輸入端，漏極連接參考 電位端。
4.如權(quán)利要求1所述的存儲(chǔ)器的讀出電路，其特征在于，所述存儲(chǔ)器可工作于單端模 式和差分模式；當(dāng)工作于單端模式時(shí)，差分輸入對的負(fù)輸入端連接的存儲(chǔ)單元不被編程；當(dāng)工作于差分模式時(shí)，差分輸入對的正輸入端連接的存儲(chǔ)單元和負(fù)輸入端連接的存儲(chǔ) 單元中，只有一個(gè)被編程。
5.如權(quán)利要求1至4任一項(xiàng)所述的存儲(chǔ)器的讀出電路，其特征在于，所述讀出電路采用 兩級開環(huán)放大器結(jié)構(gòu)，包括依次連接的第一級放大器、第二級放大器、反相器；所述第一級放大器包括PM0S管P1、PM0S管P2、PM0S管P3、NM0S管N3、NM0S管N4 ；其 中，PMOS管P1、PM0S管P2的柵極分別作為差分輸入對的正、負(fù)輸入端連接至存儲(chǔ)器中不同 的存儲(chǔ)單元，PMOS管P3的柵極連接偏置電壓輸入端，PMOS管P3的源極連接電源端，PMOS 管P3的漏極同時(shí)連接PMOS管Pl和PMOS管P2的源極，NMOS管N3和匪OS管N4的漏極分 別連接PMOS管Pl和PMOS管P2的漏極，NMOS管N3和匪OS管N4的柵極均連接至PMOS管 Pl的漏極，NMOS管N3和NMOS管N4的源極均連接至參考電位端；所述第二級放大器包括=PMOS管P4、NM0S管N5 ；其中，PMOS管P4的柵極連接偏置電壓 輸入端，PMOS管P4的源極連接電源端，PMOS管P4的漏極連接NMOS管N5的漏極，NMOS管 N5的柵極連接PMOS管P2的漏極，NMOS管N5的源極連接至參考電位端；所述反相器的輸入端連接所述PMOS管P4的漏極和所述NMOS管N5的漏極之間的節(jié)點(diǎn)， 所述反相器的輸出端作為讀出電路的輸出端。
6.一種如權(quán)利要求1至5任一項(xiàng)所述的讀出電路從存儲(chǔ)器中讀出數(shù)據(jù)的方法，其特征 在于，包括下述步驟在讀出數(shù)據(jù)之前，對差分輸入對的兩個(gè)輸入端的正輸入端和負(fù)輸入端的數(shù)據(jù)清零。
全文摘要
本發(fā)明適用于半導(dǎo)體器件領(lǐng)域，提供了一種存儲(chǔ)器讀出電路及其讀出數(shù)據(jù)的方法。所述讀出電路采用兩級開環(huán)放大器結(jié)構(gòu)，所述放大器具有一差分輸入對；所述差分輸入對的兩個(gè)輸入端分別連接一存儲(chǔ)單元和一參考單元；所述參考單元為一未編程的存儲(chǔ)單元，在版圖上和存儲(chǔ)單元放置在一起。所述方法包括下述步驟在讀出數(shù)據(jù)之前，對差分輸入對的兩個(gè)輸入端的數(shù)據(jù)清零。本發(fā)明對讀出電路的數(shù)據(jù)讀出方法進(jìn)行改進(jìn)，在讀出數(shù)據(jù)之前，首先對差分輸入對的兩個(gè)輸入端的數(shù)據(jù)清零，使讀出的數(shù)據(jù)不容易被輻照電離出的電荷影響，在一定程度上提高了讀出電路的抗輻照性能，通過設(shè)置放大器的放大倍數(shù)和帶寬，可實(shí)現(xiàn)高精度和高速度。
文檔編號G11C16/26GK102110475SQ20111003178
公開日2011年6月29日 申請日期2011年1月27日 優(yōu)先權(quán)日2011年1月27日
發(fā)明者徐建強(qiáng), 李曉輝, 林家慶, 羅春華, 裴國旭 申請人:深圳市國微電子股份有限公司