專利名稱：一種用于mlc閃存的靈敏放大器和位線快速充電電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路的存儲器技術(shù)領(lǐng)域，特別是涉及一種用于MLC閃存(MLC Flash Memory，多層單元閃存)的靈敏放大器(Senseamplifier)，以及一種位于靈敏放大 器中的位線(BL)快速充電電路。
背景技術(shù)：
半導(dǎo)體存儲器(Memory) —般由字線(WL)行和位線(BL)列組成，每一行和列的 交叉點是一個存儲單元(cell)，存儲單元由晶體管和電容組成。存儲單元中的數(shù)據(jù)取決 于存儲在電容中的電荷，晶體管的開關(guān)控制數(shù)據(jù)的存取。當(dāng)字線被選中，晶體管打開時， 存儲在電容中的電荷通過電荷共享使BL電壓改變?，F(xiàn)有的Flash存儲器可以包括SLC FlashMemory (Single-Level Cell，單層單元閃存)和 MLC Flash Memory (Multi-Level Cell，多層單元閃存)。它們之間的區(qū)別在于SLC每一個存儲單元(cell)，只能存儲一位 數(shù)據(jù)(兩個狀態(tài)O或1)，而MLC每一個單元可以存儲兩位以上的數(shù)據(jù)(4個狀態(tài)，00，01，10 或11)，也就是說，MCL的數(shù)據(jù)密度要比SLC至少大一倍。靈敏放大器(Sense amplifier)是存儲器中非常重要的電路，其主要用于將cell 中所存儲的數(shù)據(jù)位的狀態(tài)識別出來，以轉(zhuǎn)換為數(shù)字信號；為獲得cell中所存儲的數(shù)據(jù)位的 狀態(tài)，則需要通過對BL進(jìn)行充電，獲取cell中所存儲數(shù)據(jù)位的狀態(tài)對應(yīng)的電壓。然后，將 所述cell中所存儲數(shù)據(jù)位的狀態(tài)對應(yīng)的電壓與參考cell中所存儲數(shù)據(jù)位的狀態(tài)對應(yīng)的電 壓進(jìn)行比較，即可獲得cell中所存儲的數(shù)據(jù)位的狀態(tài)。參考圖1，示出了一種現(xiàn)有技術(shù)中的位線充電電路的結(jié)構(gòu)圖，這種位線充電電路包 括以下部件一個作為開關(guān)器件的PMOS晶體管P1，其源極接電源，柵極連接控制靈敏放大器工 作的使能信號，漏極與作為阻抗器件的ZNMOS晶體管Zl的漏極相連；所述ZNMOS晶體管Zl的柵極接偏置電源，源極與作為充電器件組件的ZNMOS晶體 管Z2的漏極連接，電壓輸出端SAIN連接在所述ZNMOS晶體管Zl的源極和ZNMOS晶體管Z2 的漏極之間；所述ZNMOS晶體管Z2的柵極與作為另一充電器件組件的反相放大器的輸出端相 連，源極與cell的BL相連，該反相放大器的輸入端也與所述cell的BL相連。采用這種充電電路的靈敏放大器在進(jìn)行讀取操作時，BL的電壓會從零電平上升建 立，直到穩(wěn)定在平衡位置(如IV左右的電壓)；但通常版圖布局很大，導(dǎo)致BL上的寄生電 容負(fù)載也很大；為識別出cell中所存儲數(shù)據(jù)位的狀態(tài)，需要使SAIN端根據(jù)一定電流差異建 立足夠大的電壓差異，因而在BL的電壓穩(wěn)定在平衡位置時，連接到BL到電源之間的阻抗需 要盡可能大(如15k以上)，而這種大阻抗的設(shè)計則必然帶來對BL充電需要較長時間的缺 陷。
為解決上述問題，現(xiàn)有技術(shù)中提出了一種解決方案，具體可以參考圖2所示的一種含快速充電器件的位線充電電路結(jié)構(gòu)圖，本方案是在圖1的基礎(chǔ)上，增加了一個快速充電器件NMOS晶體管N，其柵極與反相放大器的輸出端相連，漏極與PMOS晶體管Pl的漏極相 連，源極與BL相連；應(yīng)用這種位線充電電路，在BL電壓從零電平上升建立過程中，通過打開 這個NMOS晶體管N可使BL的電壓快速充電到接近平衡位置，并在BL電壓接近平衡位置時 關(guān)斷。然而，這種電路在電源電壓VCC范圍比較大的情況下，尤其是低VCC時，由于ZNMOS 晶體管Z2開啟很充分，使得ZNMOS晶體管Z2的阻抗很??；而ZNMOS晶體管Zl是個大阻抗 器件；所以，盡管這種充電電路能將BL的電壓快速充電到接近平衡位置，但同時SAIN端的 電壓被拉到和BL的電壓很接近。在這種情況下，在對BL充電后還需要花時間去建立SAIN 端電壓的穩(wěn)定，因而整體建立時間仍然較慢，導(dǎo)致了整體性能的降低。 因此，目前需要本領(lǐng)域技術(shù)人員迫切解決的一個技術(shù)問題就是如何能夠創(chuàng)新地 提出一種用在多層單元閃存的靈敏放大器中的位線快速充電電路，用以在不影響整體性能 的前提下，有效節(jié)省對BL的充電時間，進(jìn)一步提高靈敏放大器的讀取速度。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種用在多層單元閃存的靈敏放大器中的位 線快速充電電路，用以在不影響整體性能的前提下，有效節(jié)省對BL的充電時間。本發(fā)明所要解決的另一個技術(shù)問題是提供一種用于多層單元閃存的靈敏放大器， 用以進(jìn)一步提高靈敏放大器的讀取速度。為了解決上述技術(shù)問題，本發(fā)明實施例公開了一種位線快速充電電路，用在多層 單元閃存的靈敏放大器中，該電路包括開關(guān)器件、用于實現(xiàn)電流電壓轉(zhuǎn)換的阻抗器件，以及 與存儲單元的位線相連的充電器件，所述充電器件包括ZNMOS晶體管Z2和反相放大器，所 述阻抗器件的一端與開關(guān)器件相連，另一端與ZNMOS晶體管Z2的漏極相連；所述ZNMOS晶 體管Z2的源極與所述存儲單元的位線相連，柵極與反相放大器的輸出端相連；所述反相放 大器的輸入端與存儲單元的位線相連；電壓輸出端連接在所述阻抗器件和ZNMOS晶體管Z2 的漏極之間，該電路還包括與所述阻抗器件并聯(lián)的ZNMOS晶體管Z3，其柵極與所述反相放 大器的輸出端相連。優(yōu)選的，所述的位線快速充電電路，還包括連接在所述開關(guān)器件與存儲單元的位線之間的NMOS晶體管，其柵極與所述反相 放大器的輸出端相連。優(yōu)選的，所述開關(guān)器件為PMOS晶體管P1，其源極與電源相連，漏極與所述阻抗器 件相連，柵極連接控制電流電壓轉(zhuǎn)換電路工作的使能信號。優(yōu)選的，所述阻抗器件為ZNMOS晶體管Z1，其柵極與一偏置電源相連，源極與所述 ZNMOS晶體管Z2的漏極連接，漏極與所述PMOS晶體管Pl的漏極連接。優(yōu)選的，所述阻抗器件包括并聯(lián)的PMOS晶體管P2和ZNMOS晶體管Zl ；所述PMOS 晶體管P2的柵極與一偏置電路相連，源極與所述PMOS晶體管Pl的漏極相連，漏極與所 述ZNMOS晶體管Z2的漏極連接；所述ZNMOS晶體管的柵極與一偏置電源相連，源極與所述 ZNMOS晶體管Z2的漏極連接，漏極與所述PMOS晶體管Pl的漏極連接。本發(fā)明實施例還公開了一種用于多層單元閃存的靈敏放大器，所述靈敏放大器通 過位線分別連接一存儲單元的晶體管源極和三個參考單元的晶體管源極；所述靈敏放大器 包括
四個位線快速充電電路，用于輸出對應(yīng)所述存儲單元的電壓，所述位線快速充電 電路包括以下部件開關(guān)器件、用于實現(xiàn)電流電壓轉(zhuǎn)換的阻抗器件，以及與存儲單元的位線相連的充 電器件，所述充電器件包括ZNMOS晶體管Z2和反相放大器，所述阻抗器件的一端與開關(guān)器 件相連，另一端與ZNMOS晶體管Z2的漏極相連；所述ZNMOS晶體管Z2的源極與所述存儲單 元的位線相連，柵極與反相放大器的輸出端相連；所述反相放大器的輸入端與存儲單元的 位線相連；電壓輸出端連接在所述阻抗器件和ZNMOS晶體管Z2的漏極之間，該位線快速充 電電路還包括與所述阻抗器件并聯(lián)的ZNMOS晶體管Z3，其柵極與所述反相放大器的輸出 端相連；所述靈敏放大器還包括比較器，用于將對應(yīng)所述存儲單元的電壓，分別與對應(yīng)三個參考單元的電壓進(jìn)行比較，依據(jù)比較結(jié)果輸出數(shù)字信號。優(yōu)選的，所述位線快速充電電路還包括連接在所述開關(guān)器件與存儲單元的位線之間的NMOS晶體管，其柵極與所述反相 放大器的輸出端相連。優(yōu)選的，所述開關(guān)器件為PMOS晶體管P1，其源極與電源相連，漏極與所述阻抗器 件相連，柵極連接控制電流電壓轉(zhuǎn)換電路工作的使能信號。優(yōu)選的，所述阻抗器件為ZNMOS晶體管Z1，其柵極與一偏置電源相連，源極與所述 ZNMOS晶體管Z2的漏極連接，漏極與所述PMOS晶體管Pl的漏極連接。優(yōu)選的，所述阻抗器件包括并聯(lián)的PMOS晶體管P2和ZNMOS晶體管Zl ；所述PMOS 晶體管P2的柵極與一偏置電路相連，源極與所述PMOS晶體管Pl的漏極相連，漏極與所 述ZNMOS晶體管Z2的漏極連接；所述ZNMOS晶體管的柵極與一偏置電源相連，源極與所述 ZNMOS晶體管Z2的漏極連接，漏極與所述PMOS晶體管Pl的漏極連接。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明采用與阻抗器件并聯(lián)的ZNMOS晶體管，以在建立過程中旁路阻抗器件的高 阻抗，從而加快BL的充電過程；同時避免增加快速充電器件NMOS管后，電壓輸出端SAIN的 電壓易被拉到和BL電壓很接近的情形，使BL的電壓和SAIN端的電壓在一次電平建立過程 中即可各自穩(wěn)定在其平衡狀態(tài)，從而減少了對BL充電的整體時間，使靈敏放大器的整體性 能得到了提高。


圖1是一種現(xiàn)有技術(shù)中位線充電電路的結(jié)構(gòu)圖；圖2是現(xiàn)有技術(shù)中一種含快速充電器件的位線充電電路的結(jié)構(gòu)圖；圖3是本發(fā)明的一種用在多層單元閃存的靈敏放大器中的位線快速充電電路實 施例1的結(jié)構(gòu)圖；圖4是本發(fā)明的一種用在多層單元閃存的靈敏放大器中的位線快速充電電路實 施例2的結(jié)構(gòu)圖；圖5是本發(fā)明的一種用在多層單元閃存的靈敏放大器中的位線快速充電電路實 施例3的結(jié)構(gòu)圖；圖6是不同晶體管的阻抗值隨電流變化的示意圖7是本發(fā)明的一種靈敏放大器實施例的結(jié)構(gòu)示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和具體實 施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明。本發(fā)明實施例的核心構(gòu)思之一在于采用與阻抗器件并聯(lián)的ZNMOS晶體管，以在建立過程中旁路阻抗器件的高阻抗，從而加快BL的充電過程；同時避免增加快速充電器件 NMOS管后，電壓輸出端SAIN的電壓易被拉到和BL電壓很接近的情形，使BL的電壓和SAIN 端的電壓在一次電平建立過程中即可各自穩(wěn)定在其平衡狀態(tài)。ZNMOS晶體管是NMOS晶體管的一種，其主要特點是ZNMOS晶體管的柵極閾值電壓 低于通常的NMOS晶體管。PMOS管與NMOS管工作原理幾乎是相同的，所不同的是PMOS管中溝道的載流子是 空穴，柵電壓的極性對溝道的形成起的作用也恰好相反。可以看出，決定PMOS管與NMOS管是否開通和開通電流大小的是加在溝道上的電 場與閾值電壓。一般來說，電場強(qiáng)度越大，最大電流可以越大，驅(qū)動負(fù)載的能力就越強(qiáng)，而這 就要求加在柵極上的電壓盡可能強(qiáng)一些。另外，輸入電壓與閾值電壓的比例越大，從起始電 壓到閾值電壓時間就越短，溝道的形成時間也能更短，晶體管的反應(yīng)速度就越快。為了清楚說明本發(fā)明的工作過程，現(xiàn)簡單介紹靈敏放大器讀取cell中數(shù)據(jù)的過 程如下半導(dǎo)體存儲器(Memory) —般由字線(WL)行和位線(BL)列組成，每一行和列的交 叉點是一個存儲單元(cell)，存儲單元由晶體管和電容組成。存儲單元中的數(shù)據(jù)取決于存 儲在電容中的電荷，晶體管的開關(guān)控制數(shù)據(jù)的存取。在MLC Flash Memory中，一個存儲單元(cell)包括兩個晶體管和兩個電容，以存 儲四個狀態(tài)，兩位數(shù)據(jù)。應(yīng)用靈敏放大器對MLC FlashMemory進(jìn)行讀取操作大致可以包括 以下三步第一步、在存儲cell陣列的WL和參考cell的柵極(gate)上施加相同的開啟電 壓Vwl，在存儲cell陣列的位線(BL) (BL通過一些YMUX選通管后連接到被選尋址的存儲 cell的drain端)和參考cell的漏極(drain)保持相近的電壓，如lv。當(dāng)開始讀取數(shù)據(jù) 時，晶體管打開，而由于陣列cell和參考cell的電荷狀態(tài)不同，從而會導(dǎo)致產(chǎn)生的電流不 同；第二步、將上述陣列cell和參考cell的電流分別通過專門設(shè)計的I_V(電流-電 壓)轉(zhuǎn)換電路(即將不同的電流通過相同的阻抗器件)，得到不同的電壓值，從而將電流差 異轉(zhuǎn)化為了電壓差異；例如，對于MLC Flash Memory的存儲單元而言，就需要四個I_V(電流-電壓)轉(zhuǎn)換電路，一個I-V轉(zhuǎn)換電路對應(yīng)陣列cell，得到所需的存儲單元相應(yīng)的電壓值，另外三個 I-V轉(zhuǎn)換電路對應(yīng)參考cell，得到三個參考電壓。第三步、通過比較器比較兩個電壓信號，即可得到存儲數(shù)據(jù)位的狀態(tài)信息，再轉(zhuǎn)化 為數(shù)字信號，如，00、01、10、11。例如，將所需的存儲單元相應(yīng)的電壓值分別與三個參考電壓進(jìn)行兩兩比較，從而可以確定所需的存儲單元相應(yīng)的電壓值是落在那個電壓范圍內(nèi)，即可以確定該存儲單元所存儲的數(shù)據(jù)位的狀態(tài)信息。其中，需要說明的是，在通常施加相同的gate和drain電壓情況下(source接 地)，得到不同數(shù)據(jù)位的存儲狀態(tài)兩兩之間所對應(yīng)的電流差異只有6uA左右。這樣，如果通 過的阻抗器件(例如，電阻)小于17k，則得到的電壓差異小于IOOmV ；如果后級的比較器存 在一定失調(diào)的情況下，就很難把這個狀態(tài)分辨出來了，即cell中的數(shù)據(jù)讀取就可能出現(xiàn)錯 誤。所以在BL的電壓穩(wěn)定在其平衡狀態(tài)時，連接到BL到電源電壓VCC之間的阻抗需要盡 可能大，如電阻大于17k，得到大于IOOmV的電壓差異，以將cell中所存儲的數(shù)據(jù)位的狀態(tài) 識別出來。而充電電路中存在大阻抗器件則必然導(dǎo)致對BL充電的時間過長的問題。正是由于本專利的發(fā)明人注意到了這一點，因此，創(chuàng)新性的提出采用與阻抗器件 并聯(lián)的ZNMOS晶體管以分擔(dān)高阻抗，從而加快對BL的充電速度，縮短對BL的充電時間。具 體可以參考圖3所示的本發(fā)明的一種用在多層單元閃存的靈敏放大器中的位線快速充電 電路實施例1的結(jié)構(gòu)圖，這種充電電路可以包括作為開關(guān)器件的PMOS晶體管P1，其源極接電源VCC，漏極與作為阻抗器件的Z NMOS晶體管Zl的漏極相連，柵極連接控制靈敏放大器工作的使能信號(ENABLE信號，簡寫 為 ENB)；所述ZNMOS晶體管Zl作為阻抗器件，在本充電電路中用于實現(xiàn)電流電壓(IV)轉(zhuǎn) 換，其柵極接偏置電源，源極作為充電器件組件的ZNMOS晶體管Z2的漏極連接；所述ZNMOS晶體管Z2的源極與所述存儲cell的BL相連，柵極與所述充電器件的 另一組件反相放大器的輸出端相連；所述反相放大器的輸入端也與所述存儲cell的BL相 連；電壓輸出端SAIN連接在所述ZNMOS晶體管Zl的源極和ZNMOS晶體管Z2的漏極 之間；與所述阻抗器件ZNMOS晶體管Zl并聯(lián)有一 ZNMOS晶體管Z3，其柵極與所述反相放 大器的輸出端相連，源極與ZNMOS晶體管Z2的漏極相連，漏極與PMOS晶體管Pl的漏極相 連。當(dāng)PMOS晶體管Pl的柵極接收到使能信號ENB時，則接通整個電路。所述ZNMOS 晶體管Z2、Z3和反相放大器可以用于對位線BL進(jìn)行充電。在BL電壓較低時(與所需的充 電電壓差距較大時)，通過反相放大器控制ZNMOS晶體管Z2、Z3關(guān)斷(或者很小的開通)， 當(dāng)BL電壓逐漸接近所需的電壓值時(差距逐漸減小時)，逐漸通過反相放大器控制ZNMOS 晶體管Z2、Z3導(dǎo)通。當(dāng)BL端電壓達(dá)到所需值時，停止充電，例如BL維持在IV左右。接通 cell，依據(jù)當(dāng)前地址指向的cell的電荷狀態(tài)，得到相應(yīng)的電流，該電流通過阻抗器件后得 到相應(yīng)的電壓值，通過電壓輸出端SAIN輸出。后續(xù)的比較器接收到當(dāng)前地址指向的cell 相對應(yīng)的電壓值，然后與參考cell得到的電壓進(jìn)行比較，從而得到被存儲的數(shù)據(jù)值。具體的，由于MLC中每個cell中存放2比特數(shù)據(jù)，故需要4個不同的Vth區(qū)間。貝丨J 需要3個Vth不同的參考cell通過讀操作，去區(qū)分當(dāng)前存儲cell的Vth。假設(shè)，三個參考 cell的Vth依次為Vl = 2. 9v,V2 = 4. 5V，V3 = 6. IV ；則可以通過比較器來區(qū)分存儲cell 的Vth范圍；如果當(dāng)前存儲cell轉(zhuǎn)換得到的Vth為2. 5V，那么相比得知，其Vth低于VI，即 當(dāng)前存儲cell屬于最低的閾值范圍，也就確定了相應(yīng)的數(shù)據(jù)位狀態(tài)。
可以看出，本實施例實際上是基于圖1所示的位線快速充電電路增加與Zl并聯(lián)的 ZNMOS晶體管Z3，并且，該Z3的柵極與Z2的柵極均連接自一個反相放大器的輸出端。當(dāng)未 增加Z3時，由于Zl的阻抗比較大，所以對BL的充電時間比較長；而增加所述Z3后，由于Z3 的柵極與Z2的柵極受同一個反相放大器的輸出端控制，在BL電壓較低時，通過反相放大器 控制ZNMOS晶體管Z2、Z3開啟，所以Z3與Z2的阻抗均比較小且基本相當(dāng)。由于Z3的阻抗 比較小，Zl的阻抗比較大，所以并聯(lián)后的阻抗必定小于Zl的阻抗，在阻抗減小的前提下，對 BL的充電時間則自然會縮短。參考圖4，示出了本發(fā)明的一種用在多層單元閃存的靈敏放大器中的位線快速充 電電路實施例2的結(jié)構(gòu)圖，這種充電電路可以包括作為開關(guān)器件的PMOS晶體管P1，其源極接電源VCC，漏極與作為阻抗器件的ZNMOS 晶體管Zl的漏極相連，柵極連接控制靈敏放大器工作的使能信號(ENABLE信號，簡寫為 ENB)；
所述ZNMOS晶體管Zl作為阻抗器件，在本充電電路中用于實現(xiàn)電流電壓(IV)轉(zhuǎn) 換，其柵極接偏置電源，源極作為充電器件組件的ZNMOS晶體管Z2的漏極連接；所述ZNMOS晶體管Z2的源極與所述存儲cell的BL相連，柵極與所述充電器件的 另一組件反相放大器的輸出端相連；所述反相放大器的輸入端也與所述存儲cell的BL相 連；電壓輸出端SAIN連接在所述ZNMOS晶體管Zl的源極和ZNMOS晶體管Z2的漏極 之間；與所述阻抗器件ZNMOS晶體管Zl并聯(lián)有一 ZNMOS晶體管Z3，其柵極與所述反相放 大器的輸出端相連，源極與ZNMOS晶體管Z2的漏極相連，漏極與PMOS晶體管Pl的漏極相 連；以及，連接在所述開關(guān)器件與存儲單元的位線之間、作為快速充電器件的NMOS晶體管， 其柵極與所述反相放大器的輸出端相連，源極與所述存儲cell的BL相連，漏極與PMOS晶 體管Pl的漏極相連。本方案是在圖3所示的位線快速充電電路實施例1的基礎(chǔ)上，增加了一個快速充 電器件NMOS晶體管N專門對存儲cell的BL進(jìn)行充電；應(yīng)用這種充電電路，在BL電壓從零 電平上升建立過程中，通過打開這個NMOS晶體管N可使BL的電壓快速充電到接近平衡位 置，并在BL電壓接近平衡位置時關(guān)斷。在現(xiàn)有技術(shù)中應(yīng)用這種快速充電器件但未增加ZNMOS管Z3時，在電源電壓VCC范 圍比較大的情況下，尤其是低VCC時，由于ZNMOS晶體管Z2的源極和漏極之間的電阻非常 小，在這種情況下，電壓輸出端SAIN的電壓會被拉到和BL的電壓很接近。在本實施例中，通過增加與阻抗器件Zl并聯(lián)、且與充電器件組件Z2串聯(lián)的ZNMOS 管Z3，盡管Zl的阻抗比較大，而在充電過程中，Z3的阻抗比較??；所以在BL接近其平衡狀 態(tài)時(如IV)，電壓輸出端SAIN也穩(wěn)定在其平衡狀態(tài)(如1. 2V)，即SAIN端的電壓與BL的 電壓能有所不同，而無需額外花時間去建立SAIN端電壓的穩(wěn)定，從而減少了對BL充電的整 體時間，使靈敏放大器的整體性能得到了提高。參考圖5，示出了本發(fā)明的一種用在多層單元閃存的靈敏放大器中的位線快速充 電電路實施例3的結(jié)構(gòu)圖，這種充電電路可以包括
作為開關(guān)器件的PMOS晶體管Pl，其源極接電源VCC，漏極與阻抗器件相連，柵極連接控制靈敏放大器工作的使能信號(ENABLE信號，簡寫為ENB)；所述阻抗器件在本充電電路中用于實現(xiàn)電流電壓(IV)轉(zhuǎn)換，包括并聯(lián)的PMOS晶體管P2和ZNMOS晶體管Zl ；所述PMOS晶體管P2的柵極與一偏置電路相連，源極與所述 PMOS晶體管Pl的漏極相連，漏極與ZNMOS晶體管Z2的漏極連接；所述ZNMOS晶體管的柵 極與一偏置電源相連，源極與所述ZNMOS晶體管Z2的漏極連接，漏極與所述PMOS晶體管Pl 的漏極連接；所述ZNMOS晶體管Z2的源極與所述存儲cell的BL相連，柵極與所述充電器件的另一組件反相放大器的輸出端相連；所述反相放大器的輸入端也與所述存儲cell的BL相 連；電壓輸出端SAIN連接在所述ZNMOS晶體管Zl的源極和ZNMOS晶體管Z2的漏極之間；與所述阻抗器件ZNMOS晶體管Zl并聯(lián)有一 ZNMOS晶體管Z3，其柵極與所述反相放 大器的輸出端相連，源極與ZNMOS晶體管Z2的漏極相連，漏極與PMOS晶體管Pl的漏極相 連；以及，連接在所述開關(guān)器件與存儲單元的位線之間、作為快速充電器件的NMOS晶體管， 其柵極與所述反相放大器的輸出端相連，源極與所述存儲cell的BL相連，漏極與PMOS晶 體管Pl的漏極相連。本方案是在圖4所示的位線快速充電電路實施例2的基礎(chǔ)上，改進(jìn)了阻抗器件Zl 的設(shè)計，而在Zl的基礎(chǔ)上增加了并聯(lián)的PMOS晶體管P2作為阻抗器件。參考圖6中的曲線 201，示出了僅采用帶有偏置電源的ZNMOS晶體管Zl作為阻抗器件時，其阻抗值隨著電流的 變化情況。在電流較小的情況下，該ZNMOS晶體管Zl可以保持比較高的阻抗值，但是隨著 電流逐漸增大，ZNMOS晶體管Zl的阻抗值則會急劇下降，從而有可能導(dǎo)致得到的電壓差異 過小，在后續(xù)的比較器中無法準(zhǔn)確識別。其改進(jìn)的方向在于增大阻抗器件的有效阻抗，但是改進(jìn)的難點在于該阻抗器件 需要在電流值絕對值比較大的范圍內(nèi)都能工作，所以阻抗值又不能太大。參考圖6中的曲線202，示出了采用PMOS晶體管P2作為阻抗器件時，其阻抗值隨 著電流的變化情況，在電流較小的情況下PMOS晶體管Pl可以保持比較低的阻抗值，但是隨 著電流逐漸增大，ZNMOS晶體管Zl的阻抗值則會急劇上升。正是由于本專利的發(fā)明人注意到了這一點，因此，創(chuàng)新性的提出采用并聯(lián)的PMOS 晶體管和ZNMOS晶體管作為阻抗器件。參照圖6，其中的曲線203示出了并聯(lián)的PMOS晶體 管和ZNMOS晶體管作為阻抗器件時，其阻抗值隨著電流的變化情況，首先整體阻抗值隨著 電流的變化更加平穩(wěn)，并且，可以保持在一個較高的阻抗值。例如，可以保證整體阻抗值在 存儲單元四種數(shù)據(jù)位狀態(tài)所對應(yīng)的電流情況下都比較大(例如，大于17k)，則就可以保證 I-V轉(zhuǎn)換電路得到的電壓差異滿足比較器的要求。優(yōu)選的，在圖5所示的位線快速充電電路實施例3中，ZNMOS晶體管Zl的柵極與 一偏置電源相連，該偏置電源的電壓值可以用來確定ZNMOS晶體管Zl的是否開通和開通時 的電流大小，從而可以用來調(diào)整ZNMOS晶體管Zl的阻抗曲線，進(jìn)而調(diào)整了整個阻抗器件的 阻抗曲線。該偏置如果能夠保持穩(wěn)定，不隨電源電壓浮動，則對于保持阻抗恒定很有好處；但是為簡化起見，也可以直接接電源VCC。在本發(fā)明的另一優(yōu)選實施例中，圖5所示的位線快速充電電路實施例3中的PMOS 晶體管P2的柵極與一偏置電路相連。該偏置電路可以改善PMOS晶體管隨著電源VCC(加 在整個充電電路或整個靈敏放大器上的工作電壓)波動的問題。優(yōu)選的，將該偏置電路的 輸出設(shè)置為能夠隨著電源VCC的波動而變化，例如，該偏置電路的輸出IVREFP = VDD-2. 5V, 則能夠使本阻抗器件在更寬的電源VCC波動范圍內(nèi)都能應(yīng)用。當(dāng)然，如果為簡單起見，則也 可以直接接地GND。參照圖7，示出了一種應(yīng)用了前述位線快速充電電路的，用于多層單元閃存的靈敏放大器，所述靈敏放大器401通過位線分別連接一存儲單元403的晶體管源極和三個參考 單元404的晶體管源極；所述靈敏放大器具體可以包括四個位線快速充電電路402，用于輸出對應(yīng)所述存儲單元的電壓，所述位線快速充 電電路包括以下部件開關(guān)器件、用于實現(xiàn)電流電壓轉(zhuǎn)換的阻抗器件，以及與存儲單元的位線相連的充 電器件，所述充電器件包括ZNMOS晶體管Z2和反相放大器，所述阻抗器件的一端與開關(guān)器 件相連，另一端與ZNMOS晶體管Z2的漏極相連；所述ZNMOS晶體管Z2的源極與所述存儲單 元的位線相連，柵極與反相放大器的輸出端相連；所述反相放大器的輸入端與存儲單元的 位線相連；電壓輸出端連接在所述阻抗器件和ZNMOS晶體管Z2的漏極之間，該位線快速充 電電路還包括與所述阻抗器件并聯(lián)的ZNMOS晶體管Z3，其柵極與所述反相放大器的輸出 端相連；所述靈敏放大器401還包括比較器405，用于將所述位線快速充電電路輸出的對應(yīng)所述存儲單元403的電壓， 分別與對應(yīng)三個參考單元404的電壓進(jìn)行比較，依據(jù)比較結(jié)果輸出數(shù)字信號。優(yōu)選的是，所述位線快速充電電路可以分別通過位線充電電路和IV轉(zhuǎn)換電路實 現(xiàn)；在附圖7中采用一個電路的方式進(jìn)行說明，僅僅是一個示例。在讀取數(shù)據(jù)時，通過位線快速充電電路402對存儲單元403和參考單元404的BL 進(jìn)行充電，并且在cell陣列的WL(—排cell的gate連接在一起)上施加一個能夠把存儲 陣列cell和參考cell開啟的電壓(圖4中的WLR表示參考cell的WL)。然后針對四個 cell分別引出四個電流IM、Iei > IK2、ΙΚ3，其中，Im表示當(dāng)前存儲cell的電流，Iei > IE2> IE3分 別表示三個參考cell的電流。通過用于IV轉(zhuǎn)換的阻抗器件，將上述四個電流轉(zhuǎn)換為四個電壓，然后通過比較器 比較后，即可確定當(dāng)前存儲cell相對應(yīng)的電壓值位于哪個區(qū)間，進(jìn)而確定當(dāng)前存儲cell所 存儲的數(shù)據(jù)位的狀態(tài)，輸出相應(yīng)的數(shù)字信號即可。作為另一優(yōu)選實施例，所述位線快速充電電路還可以包括連接在所述開關(guān)器件與存儲單元的位線之間的NMOS晶體管，其柵極與所述反相 放大器的輸出端相連。在本發(fā)明的一個優(yōu)選實施例中，所述開關(guān)器件可以為PMOS晶體管Pl，其源極與電 源相連，漏極與所述阻抗器件相連，柵極連接控制電流電壓轉(zhuǎn)換電路工作的使能信號。在具體實現(xiàn)中，所述阻抗器件可以為ZNMOS晶體管Z1，其柵極與一偏置電源相連， 源極與所述ZNMOS晶體管Z2的漏極連接，漏極與所述PMOS晶體管Pl的漏極連接?；蛘?，所述阻抗器件可以包括并聯(lián)的PMOS晶體管P2和ZNMOS晶體管Zl ；所述PMOS晶體管P2的柵極與一偏置電路相連，源極與所述PMOS晶體管Pl的漏極相連，漏極與所述ZNMOS晶體管 Z2的漏極連接；所述ZNMOS晶體管的柵極與一偏置電源相連，源極與所述ZNMOS晶體管Z2 的漏極連接，漏極與所述PMOS晶體管Pl的漏極連接。本說明書中的各個實施例均采用遞進(jìn)的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。以上對本發(fā)明所提供的一種用于MLC閃存的靈敏放大器，以及一種位于靈敏放大器中的位線快速充電電路進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個例對本發(fā)明的原理及實施 方式進(jìn)行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實施方式
及應(yīng)用范圍上均會有改 變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。
權(quán)利要求
一種位線快速充電電路，用在多層單元閃存的靈敏放大器中，該電路包括開關(guān)器件、用于實現(xiàn)電流電壓轉(zhuǎn)換的阻抗器件，以及與存儲單元的位線相連的充電器件，所述充電器件包括ZNMOS晶體管Z2和反相放大器，所述阻抗器件的一端與開關(guān)器件相連，另一端與ZNMOS晶體管Z2的漏極相連；所述ZNMOS晶體管Z2的源極與所述存儲單元的位線相連，柵極與反相放大器的輸出端相連；所述反相放大器的輸入端與存儲單元的位線相連；電壓輸出端連接在所述阻抗器件和ZNMOS晶體管Z2的漏極之間，其特征在于，該電路還包括與所述阻抗器件并聯(lián)的ZNMOS晶體管Z3，其柵極與所述反相放大器的輸出端相連。
2.如權(quán)利要求1所述的位線快速充電電路，其特征在于，還包括連接在所述開關(guān)器件與存儲單元的位線之間的NMOS晶體管，其柵極與所述反相放大 器的輸出端相連。
3.如權(quán)利要求2所述的位線快速充電電路，其特征在于，所述開關(guān)器件為PMOS晶體管 P1，其源極與電源相連，漏極與所述阻抗器件相連，柵極連接控制電流電壓轉(zhuǎn)換電路工作的 使能信號。
4.如權(quán)利要求3所述的位線快速充電電路，其特征在于，所述阻抗器件為ZNMOS晶體管 Z1，其柵極與一偏置電源相連，源極與所述ZNMOS晶體管Z2的漏極連接，漏極與所述PMOS 晶體管Pl的漏極連接。
5.如權(quán)利要求3所述的位線快速充電電路，其特征在于，所述阻抗器件包括并聯(lián)的 PMOS晶體管P2和ZNMOS晶體管Zl ；所述PMOS晶體管P2的柵極與一偏置電路相連，源極與 所述PMOS晶體管Pl的漏極相連，漏極與所述ZNMOS晶體管Z2的漏極連接；所述ZNMOS晶 體管的柵極與一偏置電源相連，源極與所述ZNMOS晶體管Z2的漏極連接，漏極與所述PMOS 晶體管Pl的漏極連接。
6.一種用于多層單元閃存的靈敏放大器，其特征在于，所述靈敏放大器通過位線分別 連接一存儲單元的晶體管源極和三個參考單元的晶體管源極；所述靈敏放大器包括四個位線快速充電電路，用于輸出對應(yīng)所述存儲單元的電壓，所述位線快速充電電路 包括以下部件開關(guān)器件、用于實現(xiàn)電流電壓轉(zhuǎn)換的阻抗器件，以及與存儲單元的位線相連的充電器 件，所述充電器件包括ZNMOS晶體管Z2和反相放大器，所述阻抗器件的一端與開關(guān)器件相 連，另一端與ZNMOS晶體管Z2的漏極相連；所述ZNMOS晶體管Z2的源極與所述存儲單元的 位線相連，柵極與反相放大器的輸出端相連；所述反相放大器的輸入端與存儲單元的位線 相連；電壓輸出端連接在所述阻抗器件和ZNMOS晶體管Z2的漏極之間，該位線快速充電電 路還包括與所述阻抗器件并聯(lián)的ZNMOS晶體管Z3，其柵極與所述反相放大器的輸出端相 連；所述靈敏放大器還包括比較器，用于將對應(yīng)所述存儲單元的電壓，分別與對應(yīng)三個參考單元的電壓進(jìn)行比較， 依據(jù)比較結(jié)果輸出數(shù)字信號。
7.如權(quán)利要求6所述的靈敏放大器，其特征在于，所述位線快速充電電路還包括連接在所述開關(guān)器件與存儲單元的位線之間的NMOS晶體管，其柵極與所述反相放大器的輸出端相連。
8.如權(quán)利要求7所述的靈敏放大器，其特征在于，所述開關(guān)器件為PMOS晶體管P1，其源極與電源相連，漏極與所述阻抗器件相連，柵極連接控制電流電壓轉(zhuǎn)換電路工作的使能信號。
9.如權(quán)利要求8所述的靈敏放大器，其特征在于，所述阻抗器件為ZNMOS晶體管Zl，其 柵極與一偏置電源相連，源極與所述ZNMOS晶體管Z2的漏極連接，漏極與所述PMOS晶體管 Pl的漏極連接。
10.如權(quán)利要求9所述的靈敏放大器，其特征在于，所述阻抗器件包括并聯(lián)的PMOS晶體 管P2和ZNMOS晶體管Zl ；所述PMOS晶體管P2的柵極與一偏置電路相連，源極與所述PMOS 晶體管Pl的漏極相連，漏極與所述ZNMOS晶體管Z2的漏極連接；所述ZNMOS晶體管的柵極 與一偏置電源相連，源極與所述ZNMOS晶體管Z2的漏極連接，漏極與所述PMOS晶體管Pl 的漏極連接。
全文摘要
本發(fā)明公開了一種用于MLC閃存的靈敏放大器和位線快速充電電路，所述位線快速充電電路，用在多層單元閃存的靈敏放大器中，該電路包括與所述阻抗器件并聯(lián)的ZNMOS晶體管Z3，其柵極與所述反相放大器的輸出端相連。本發(fā)明通過該ZNMOS晶體管，以在建立過程中旁路阻抗器件的高阻抗，從而加快BL的充電過程；同時避免增加快速充電器件NMOS管后，電壓輸出端SAIN的電壓易被拉到和BL電壓很接近的情形，使BL的電壓和SAIN端的電壓在一次電平建立過程中即可各自穩(wěn)定在其平衡狀態(tài)，從而減少了對BL充電的整體時間，使靈敏放大器的整體性能得到了提高。
文檔編號G11C16/24GK101800081SQ20091007769
公開日2010年8月11日 申請日期2009年2月11日 優(yōu)先權(quán)日2009年2月11日
發(fā)明者蘇志強(qiáng) 申請人:北京芯技佳易微電子科技有限公司