一種改善靈敏放大器頻率限制的控制電路的制作方法
【專利摘要】本發(fā)明涉及一種改善靈敏放大器頻率限制的控制電路，包括反相器U0、反相器U1、反相器U2、反相器U3、兩輸入與門U4和延時(shí)單元U5等，反相器U0的輸出端分別與反相器U1和兩輸入與非門U7連接，反相器U1的輸出端輸出靈敏放大器使能SAE，同時(shí)與反相器U2的輸入端連接，反相器U2與兩輸入與非門U6的一個(gè)輸入端連接；延時(shí)單元U5的輸出端與兩輸入與門U4連接，兩輸入與門U4的輸出端分別與兩輸入與非門U6以及反相器U3連接，反相器U3與兩輸入與非門U7連接。解決了現(xiàn)有的靈敏放大器控制電路對(duì)應(yīng)的系統(tǒng)時(shí)鐘周期范圍太小的技術(shù)問題，本發(fā)明所提供的控制電路，對(duì)系統(tǒng)時(shí)鐘的最小周期進(jìn)行了改善，擴(kuò)寬了系統(tǒng)時(shí)鐘的周期范圍。
【專利說明】
一種改善靈敏放大器頻率限制的控制電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及存儲(chǔ)器設(shè)計(jì)領(lǐng)域，特別涉及一種改善靈敏放大器頻率限制的控制電路。
【背景技術(shù)】
[0002]靈敏放大器廣泛應(yīng)用于存儲(chǔ)器的讀操作，用于把位線上的小信號(hào)放大成數(shù)字信號(hào)。靈敏放大器及其控制電路的頻率上限，往往決定了采用該靈敏放大器及其控制電路的存儲(chǔ)器系統(tǒng)的頻率上限。
[0003]請(qǐng)參閱圖1，圖1為典型靈敏放大器電路設(shè)計(jì)原理圖。包括，下拉放大NMOS晶體管勵(lì)、附，上拉放大?105晶體管？2、？3，電流開關(guān)匪05晶體管吧，放大線51751^_1^預(yù)充電與均衡PMOS晶體管P4-P6，輸出驅(qū)動(dòng)反相器1、11，輸入開關(guān)PMOS晶體管PO、Pl。
[0004]輸入電壓正1【?接?0的源端。輸入電壓反爪_財(cái)妾？1的源端。讀使能反1^_財(cái)妾?0、卩1的柵端。放大線SL接NO、P0、P2、P4的漏端，接N1、P3的柵端，接P6的源端，接反相器1的輸入。放大線反31^接附、？1、？3、？5、？6的漏端，接吧、？4的柵端，接反相器11的輸入。電源電壓￥00接P2、P3、P4、P5的源端。虛地Virtual_VSS接N0、N1的源端，接N2的漏端。靈敏放大器使能SAE接N2、PO、PI的柵端。地VSS接N2的源端。輸出電壓正SO接反相器11的輸出。輸出電壓反S0_N接反相器1的輸出。靈敏放大器預(yù)充電反?1^_財(cái)妾?445的柵端。
[0005]請(qǐng)參閱圖2，圖2為現(xiàn)有技術(shù)的靈敏放大器控制電路(產(chǎn)生控制信號(hào))設(shè)計(jì)原理圖。包括，反相器1?15，兩輸入與非門16、17。靈敏放大器延時(shí)SADLY接反相器1的輸入。第一靈敏放大器延時(shí)反SAE_N1接反相器1的輸出，接反相器Il的輸入，還連接兩輸入與非門17的一個(gè)輸入。靈敏放大器使能SAE接反相器Il的輸出和反相器12的輸入。第二靈敏放大器延時(shí)反SAE_N2接反相器12的輸出，還連接兩輸入與非門16的一個(gè)輸入。讀使能RE接反相器13的輸入。第一讀使能反RE_N1接反相器13的輸出和反相器14的輸入。讀使能延時(shí)RE_D接反相器14的輸出和反相器15的輸入，還連接兩輸入與非門16的另一個(gè)輸入。第二讀使能反RE_N2接反相器15的輸出和兩輸入與非門17的另一個(gè)輸入。讀使能反RE_N連接兩輸入與非門16的輸出。靈敏放大器預(yù)充電反PRE_P#;^兩輸入與非門17的輸出。
[0006]現(xiàn)結(jié)合圖3，圖3為現(xiàn)有技術(shù)的靈敏放大器控制電路及靈敏放大器工作波形圖，來說明現(xiàn)有技術(shù)的靈敏放大器控制電路的工作原理及其頻率限制。
[0007]在靈敏放大器不工作時(shí)，靈敏放大器預(yù)充電反PRE_N為低，預(yù)充電PMOS管P4、P5和均衡管P6導(dǎo)通，放大線SL和放大線反SL_r^^持在電源電壓VDD。讀使能反RE_N為高，因此輸入開關(guān)PMOS晶體管PO、P1關(guān)斷。同時(shí)，靈敏放大器使能SAE為低，電流開關(guān)匪OS晶體管N2關(guān)斷，虛地Virtua 1_VSS保持在VDD-Vtn，Vtn為NMOS晶體管NO、NI的閾值電壓。
[0008]靈敏放大器工作時(shí)分為三個(gè)階段，首先為輸入電壓傳播階段、其次為靈敏放大器放大階段，最后是放大線預(yù)充電與均衡電階段。
[0009]輸入電壓傳播階段從靈敏放大器預(yù)充電反PRE_N的上升沿到靈敏放大器使能SAE的上升沿，假設(shè)這段時(shí)間為Tl。在系統(tǒng)時(shí)鐘CLK的上升沿，經(jīng)過一段延時(shí)后，讀使能RE有效。讀使能RE的上升沿觸發(fā)靈敏放大器預(yù)充電反PRE_N變高，P4-P6關(guān)斷；同時(shí)觸發(fā)讀使能反RE_N變低，輸入開關(guān)管PO、Pl導(dǎo)通，輸入電壓正IN_P和輸入電壓反]^_川司的電壓差將傳到靈敏放大器的放大線SL和放大線反SL_N之間，使放大線SL和放大線反SL_N之間建立一定的電壓差，直到該電壓差達(dá)到靈敏放大器的失調(diào)電壓。
[0010]靈敏放大器放大階段從靈敏放大器使能SAE的上升沿到靈敏放大器預(yù)充電反PRE_N的下降沿，假設(shè)這段時(shí)間為T2 ο靈敏放大器延時(shí)SADLY的上升沿觸發(fā)讀使能RE變高，輸入開關(guān)管PO、P1關(guān)斷；同時(shí)觸發(fā)靈敏放大器使能SAE變高，電流開關(guān)NMOS晶體管N2打開，將虛地Virtual_VSS放電到地。此時(shí)，放大線SL和放大線反SL_N其中一個(gè)為電源電壓VDD，另一個(gè)為VDD-Δ Vin，Δ Vin為放大線SL和放大線反SL_N之間的電壓差。為方便描述，現(xiàn)假設(shè)放大線SL為VDD，放大線反SL_N*VDD- Δ Vin。下拉NMOS晶體管NO、N1打開，放大線SL和放大線反SL_N開始下降。此時(shí)，N0、N1工作在飽和區(qū)，其電流與其過驅(qū)動(dòng)電壓的平方成正比。放大線SL所接的下拉匪OS晶體管NI的過驅(qū)動(dòng)器電壓大，因此電流大，對(duì)放大線反SL_r^^電快;反之，放大線反SL_r^；f接的下拉NMOS晶體管NO過驅(qū)動(dòng)器電壓小，因此電流小，對(duì)放大線SL放電慢。放電快的放大線反SL_N首先到達(dá)上拉PMOS晶體管P2的閾值電壓，P2導(dǎo)通，P2對(duì)放大線SL充電，放大線SL開始回升，直到回到電源電壓VDD。同時(shí)，放大線反SL_N*續(xù)放電，直到放電到地VSS為止。
[0011 ]放大線SL/SL_N的預(yù)充電與均衡階段，從預(yù)充電反PRE__^下降沿，到放大線SL和放大線反SL_N都回到預(yù)充電電平VDD，假設(shè)這段時(shí)間為T3。靈敏放大器延時(shí)SADLY的下降沿觸發(fā)靈敏放大器使能SAE變低，電流開關(guān)NMOS晶體管N2關(guān)斷，同時(shí)觸發(fā)靈敏放大器預(yù)充電反PRE_N變低，預(yù)充電與均衡PMOS晶體管P4-P6打開，P6將回預(yù)充電電平VDD。
[0012]綜上所述，對(duì)于現(xiàn)有技術(shù)的靈敏放大器控制電路及靈敏放大器，輸入電壓傳播階段、靈敏放大器放大階段，和放大線預(yù)充電與均衡階段所需要的時(shí)間分別為T1、T2，T3。那么現(xiàn)有技術(shù)的靈敏放大器控制電路及靈敏放大器完成一次靈敏放大操作所需要的時(shí)間TCKSA= Τ1+Τ2+Τ3。假設(shè)采用該靈敏放大器控制電路及靈敏放大器的系統(tǒng)時(shí)鐘CLK的周期為TCK，由于靈敏放大器預(yù)充電反PRE_N的上升沿由讀使能RE的上升沿觸發(fā)，而讀使能RE又是由系統(tǒng)時(shí)鐘CLK經(jīng)過延時(shí)以后得到，因此靈敏放大器預(yù)充電反PRE_N的周期(上升沿到上升沿延時(shí))與系統(tǒng)時(shí)鐘CLK的周期相同為TCK。要確保現(xiàn)有技術(shù)的靈敏放大器控制電路及靈敏放大器在一個(gè)系統(tǒng)時(shí)鐘周期TCK內(nèi)完成靈敏放大操作的條件為TCKSA = T1+T2+T3〈 = TCK，即系統(tǒng)時(shí)鐘CLK的周期TCK> = T1+T2+T3，由此可以推導(dǎo)出采用現(xiàn)有技術(shù)的靈敏放大器控制電路及靈敏放大器的系統(tǒng)時(shí)鐘的最小周期TCK_MIN = T1+T2+T3。靈敏放大器能夠工作的最小周期為TCK_MIN，但系統(tǒng)希望工作的周期更小，靈敏放大器成為了瓶頸。當(dāng)系統(tǒng)時(shí)鐘CLK的周期TCK小于TCK_MIN時(shí)，靈敏放大器就無法可靠工作，進(jìn)而限制了系統(tǒng)的性能。

【發(fā)明內(nèi)容】

[0013]為了解決現(xiàn)有的靈敏放大器控制電路對(duì)應(yīng)的系統(tǒng)時(shí)鐘周期范圍太小，限制系統(tǒng)性能的技術(shù)問題，本發(fā)明提供一種改善靈敏放大器頻率限制的控制電路。
[0014]本發(fā)明的技術(shù)解決方案:
[0015]—種改善靈敏放大器頻率限制的控制電路，其特殊之處在于:包括反相器U0、反相器Ul、反相器U2、反相器U3、兩輸入與門U4、延時(shí)單兀U5、兩輸入與非門U6和兩輸入與非門U7，所述反相器UO的輸入端接靈敏放大器延時(shí)SADLY，反相器UO的輸出端分別與反相器Ul的輸入端和兩輸入與非門U7的一個(gè)輸入端連接，反相器Ul的輸出端輸出靈敏放大器使能SAE，同時(shí)反相器Ul輸出靈敏放大器使能SAE與反相器U2的輸入端連接，所述反相器U2的輸出端與兩輸入與非門U6的一個(gè)輸入端連接；
[0016]讀使能RE分別與延時(shí)單元U5的輸入端和兩輸入與門U4的一個(gè)輸入端連接，所述延時(shí)單元U5的輸出端與兩輸入與門U4的另一個(gè)輸入端連接，所述兩輸入與門U4的輸出端分別與兩輸入與非門U6的另一個(gè)輸入端以及反相器U3的輸入端連接，所述反相器U3的輸出端與兩輸入與非門U7的另一個(gè)輸入端連接，兩輸入與非門U7的輸出端輸出靈敏放大器預(yù)充電反PRE_N，兩輸入與非門U6的輸出端輸出讀使能反RE_N。
[0017]上述延遲單元將讀使能RE延遲TD后得到讀使能延時(shí)RE_DLY，讀使能RE和讀使能延時(shí)RE_DLY經(jīng)過兩輸入與門U4后得到窄脈沖寬度讀使能RE_CH0P，窄脈沖寬度讀使能RE_CH0P的上升沿觸發(fā)靈敏放大器預(yù)充電反高。、
[0018]本發(fā)明所具有的效果:
[0019]本發(fā)明所提供的一種改善靈敏放大器頻率限制的控制電路，對(duì)系統(tǒng)時(shí)鐘的最小周期進(jìn)行了改善，將TCK_MIN變小，擴(kuò)寬了系統(tǒng)時(shí)鐘的周期范圍，提高了系統(tǒng)性能。
【附圖說明】
[0020]圖1為典型靈敏放大器電路設(shè)計(jì)原理圖。
[0021 ]圖2為現(xiàn)有技術(shù)的靈敏放大器控制電路設(shè)計(jì)原理圖。
[0022]圖3為現(xiàn)有技術(shù)的靈敏放大器控制電路及靈敏放大器工作波形圖。
[0023]圖4為本發(fā)明的一種改善靈敏放大器頻率限制的控制電路設(shè)計(jì)原理圖。
[0024]圖5為本發(fā)明的一種改善靈敏放大器頻率限制的控制電路及靈敏放大器工作波形圖。
【具體實(shí)施方式】
[0025]下面結(jié)合附圖對(duì)本發(fā)明的實(shí)施方式做進(jìn)一步描述。
[0026]如圖4所示，圖4為本發(fā)明的一種改善靈敏放大器頻率限制的控制電路設(shè)計(jì)原理圖。包括，反相器UO?U3，延時(shí)單元U5，兩輸入與門U4，兩輸入與非門U6、U7。靈敏放大器延時(shí)SADLY接反相器UO的輸入。第一靈敏放大器延時(shí)反SAE_N1接反相器UO的輸出，接反相器Ul的輸入，還連接兩輸入與非門U7的一個(gè)輸入。靈敏放大器使能SAE接反相器Ul的輸出和反相器U2的輸入。第二靈敏放大器延時(shí)反SAE_N2接反相器U2的輸出，還連接兩輸入與非門U6的一個(gè)輸入。讀使能RE接延時(shí)單元U5的輸入，還連接兩輸入與門U4的一個(gè)輸入。讀使能延時(shí)RE_DLY接延時(shí)單元U5的輸出和兩輸入與門U4的另一個(gè)輸入。窄脈沖寬度讀使能RE_CH0P接兩輸入與門U4的輸出和反相器U3的輸入，還連接兩輸入與非門U6的另一個(gè)輸入。第二讀使能反RE_N2接反相器U5的輸出和兩輸入與非門U7的另一個(gè)輸入。讀使能反RE_r^接兩輸入與非門U6的輸出。靈敏放大器預(yù)充電反PRE_N接兩輸入與3 ^門U7的輸出。
[0027]現(xiàn)結(jié)合圖5，圖5為本發(fā)明的一種改善靈敏放大器頻率限制的控制電路及靈敏放大器工作波形圖，來說明本發(fā)明的一種改善靈敏放大器頻率限制的控制電路的工作原理。
[0028]在靈敏放大器不工作時(shí)，靈敏放大器預(yù)充電反PRE_N為低，預(yù)充電PMOS管P4、P5和均衡管P6導(dǎo)通，放大線SL和放大線反SL_r^^持在電源電壓VDD。讀使能反RE_N為高，因此輸入開關(guān)PMOS晶體管PO、P1關(guān)斷。同時(shí)，靈敏放大器使能SAE為低，電流開關(guān)匪OS晶體管N2關(guān)斷，虛地Virtua 1_VSS保持在VDD-Vtn，Vtn為NMOS晶體管NO、NI的閾值電壓。
[0029]靈敏放大器工作時(shí)分為三個(gè)階段，首先為輸入電壓傳播階段、其次為靈敏放大器放大階段，最后是放大線預(yù)充電與均衡電階段。
[0030]輸入電壓傳播階段從靈敏放大器預(yù)充電反PRE_N的上升沿到靈敏放大器使能SAE的上升沿，假設(shè)這段時(shí)間為?Τ。在系統(tǒng)時(shí)鐘CLK的上升沿，經(jīng)過一段延時(shí)后，讀使能RE有效。讀使能RE的經(jīng)過圖4中延時(shí)單元U5延時(shí)TD后得到讀使能延時(shí)RE_DLY。讀使能RE和讀使能延時(shí)RE_DLY經(jīng)過兩輸入與門U4相與后得到窄脈沖寬度讀使能RE_CH0P。窄脈沖寬度讀使能RE_CHOP的上升沿觸發(fā)靈敏放大器預(yù)充電反PRE_N變高，P4-P6關(guān)斷；同時(shí)觸發(fā)讀使能反1^_化變低，輸入開關(guān)管PO、Pl導(dǎo)通，輸入電壓正IN_P和輸入電壓反IN_N間的電壓差將傳到靈敏放大器的放大線SL和放大線反SL_N之間，使放大線SL和放大線反SL_N之間建立一定的電壓差，直到該電壓差達(dá)到靈敏放大器的失調(diào)電壓。
[0031]靈敏放大器放大階段從靈敏放大器使能SAE的上升沿到靈敏放大器預(yù)充電反PRE_N的下降沿，假設(shè)這段時(shí)間為T2 ο靈敏放大器延時(shí)SADLY的上升沿觸發(fā)讀使能RE變高，輸入開關(guān)管PO、P1關(guān)斷；同時(shí)觸發(fā)靈敏放大器使能SAE變高，電流開關(guān)NMOS晶體管N2打開，將虛地Virtual_VSS放電到地。此時(shí)，放大線SL和放大線反SL_N其中一個(gè)為電源電壓VDD，另一個(gè)為VDD-Δ Vin，Δ Vin為放大線SL和放大線反SL_N之間的電壓差。為方便描述，現(xiàn)假設(shè)放大線SL為VDD，放大線反SL_N*VDD- Δ Vin。下拉NMOS晶體管NO、N1打開，放大線SL和放大線反SL_N開始下降。此時(shí)，N0、N1工作在飽和區(qū)，其電流與其過驅(qū)動(dòng)電壓的平方成正比。放大線SL所接的下拉匪OS晶體管NI的過驅(qū)動(dòng)器電壓大，因此電流大，對(duì)放大線反SL_r^^電快;反之，放大線反SL_r^；f接的下拉NMOS晶體管NO過驅(qū)動(dòng)器電壓小，因此電流小，對(duì)放大線SL放電慢。放電快的放大線反SL_N首先到達(dá)上拉PMOS晶體管P2的閾值電壓，P2導(dǎo)通，P2對(duì)放大線SL充電，放大線SL開始回升，直到回到電源電壓VDD。同時(shí)，放大線反SL_N*續(xù)放電，直到放電到地VSS為止。
[0032]放大線SL/SL_N的預(yù)充電與均衡階段，從預(yù)充電反PRE_N的下降沿，到放大線SL和放大線反SL_N都回到預(yù)充電電平VDD，假設(shè)這段時(shí)間為T3。靈敏放大器延時(shí)SADLY的下降沿觸發(fā)靈敏放大器使能SAE變低，電流開關(guān)NMOS晶體管N2關(guān)斷，同時(shí)觸發(fā)靈敏放大器預(yù)充電反PRE_N變低，預(yù)充電與均衡PMOS晶體管P4-P6打開，P6將回預(yù)充電電平VDD。
[0033]綜上所述，對(duì)于本發(fā)明的一種改善靈敏放大器頻率限制的控制電路及靈敏放大器，輸入電壓傳播階段、靈敏放大器放大階段，和放大線預(yù)充電與均衡階段所需要的時(shí)間分別為IV、T2，T3。那么本發(fā)明的一種改善靈敏放大器頻率限制的控制電路及靈敏放大器完成一次靈敏放大操作所需要的時(shí)間TCKSY=IV+Τ2+Τ3。假設(shè)采用一種改善靈敏放大器頻率限制的控制電路及靈敏放大器的系統(tǒng)時(shí)鐘CLK的周期為TCf，由于靈敏放大器預(yù)充電反PRE__^上升沿由窄脈沖寬度讀使能RE_CH0P的上升沿觸發(fā)，而窄脈沖寬度讀使能RE_CH0P又是由經(jīng)過系統(tǒng)時(shí)鐘CLK延時(shí)后的讀使能RE經(jīng)過延時(shí)以后得到，因此靈敏放大器預(yù)充電反PRE__^周期(上升沿到上升沿延時(shí))與系統(tǒng)時(shí)鐘CLK的周期相同為TCf ο要確保一種改善靈敏放大器頻率限制的控制電路及靈敏放大器在一個(gè)系統(tǒng)時(shí)鐘周期TCf內(nèi)完成靈敏放大操作的條件為TCKSA' =T1/+T2+T3< = TCK/，即系統(tǒng)時(shí)鐘CLK的周期TCf ) = +T2+T3，由此可以推導(dǎo)出采用本發(fā)明的一種改善靈敏放大器頻率限制的控制電路及靈敏放大器系統(tǒng)的最小時(shí)鐘周期ΤΟ^ΜΙΥ =Tl7 +T2+T3。與現(xiàn)有技術(shù)的靈敏放大器控制電路及靈敏放大器不同，本發(fā)明的靈敏放大器預(yù)充電反PRE_N的上升沿是由讀使能RE經(jīng)過TD延時(shí)后的窄脈沖寬度讀使能RE_CHOP的上升沿觸發(fā)，因而輸入電壓傳播階段的時(shí)間T17被壓縮了，S卩T17 = T1-TD。那么本發(fā)明相對(duì)于現(xiàn)有技術(shù)，對(duì)于系統(tǒng)的最小時(shí)鐘周期的改善a Tck=Tc^min-Tcoin7 =(11+12+13)-(117 +T2+T3);將IV =Tl-TD帶入上面的公式，得到 Δ TCK= (T1+T2+T3)-(T1+T2+T3-TD)=TD。相比現(xiàn)有技術(shù)，采用本發(fā)明的一種改善靈敏放大器頻率限制的控制電路及靈敏放大器的系統(tǒng)時(shí)鐘的最小周期改善了TD，TD為圖4中延時(shí)單元U5的延時(shí)。
【主權(quán)項(xiàng)】
1.一種改善靈敏放大器頻率限制的控制電路，其特征在于:包括反相器U0、反相器Ul、反相器U2、反相器U3、兩輸入與門U4、延時(shí)單元U5、兩輸入與非門U6和兩輸入與非門U7，所述反相器UO的輸入端接靈敏放大器延時(shí)SADLY，反相器UO的輸出端分別與反相器Ul的輸入端和兩輸入與非門U7的一個(gè)輸入端連接，反相器Ul的輸出端輸出靈敏放大器使能SAE，同時(shí)反相器Ul輸出靈敏放大器使能SAE與反相器U2的輸入端連接，所述反相器U2的輸出端與兩輸入與非門U6的一個(gè)輸入端連接； 讀使能RE分別與延時(shí)單元U5的輸入端和兩輸入與門U4的一個(gè)輸入端連接，所述延時(shí)單元U5的輸出端與兩輸入與門U4的另一個(gè)輸入端連接，所述兩輸入與門U4的輸出端分別與兩輸入與非門U6的另一個(gè)輸入端以及反相器U3的輸入端連接，所述反相器U3的輸出端與兩輸入與非門U7的另一個(gè)輸入端連接，兩輸入與非門U7的輸出端輸出靈敏放大器預(yù)充電反PRE_N，兩輸入與非門U6的輸出端輸出讀使能反RE_N。2.根據(jù)權(quán)利要求1所述的改善靈敏放大器頻率限制的控制電路，其特征在于:所述延遲單元將讀使能RE延遲TD后得到讀使能延時(shí)RE_DLY，讀使能RE和讀使能延時(shí)RE_DLY經(jīng)過兩輸入與門U4后得到窄脈沖寬度讀使能RE_CH0P，窄脈沖寬度讀使能RE_CH0P的上升沿觸發(fā)靈敏放大器預(yù)充電反PRE_N變高。
【文檔編號(hào)】G11C7/06GK106057225SQ201610589968
【公開日】2016年10月26日
【申請(qǐng)日】2016年7月25日 公開號(hào)201610589968.1, CN 106057225 A, CN 106057225A, CN 201610589968, CN-A-106057225, CN106057225 A, CN106057225A, CN201610589968, CN201610589968.1
【發(fā)明人】熊保玉
【申請(qǐng)人】西安紫光國芯半導(dǎo)體有限公司