專利名稱：用于避免由于分段字線驅(qū)動器電路中的浮動字線而導(dǎo)致的失靈的本地字線驅(qū)動器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例通常涉及分段字線的設(shè)計(jì)和操作。特別地，實(shí)施例涉及減少分段字線驅(qū)動器電路中的故障。
背景技術(shù)：
如數(shù)字音樂播放器、便攜式數(shù)字助理(PDA)、蜂窩電話、和膝上型電腦之類的現(xiàn)代電子裝置需要增大的存儲量以處理裝置的用戶的計(jì)算要求。因此，現(xiàn)代電子裝置典型地使用某類隨機(jī)存取存儲器(RAM)、例如動態(tài)隨機(jī)存取存儲器(DRAM)用于存儲裝置的數(shù)據(jù)。
DRAM中的存儲器通常以存儲單元的陣列方式被布置。存儲器陣列中的地址(例如陣列中的存儲單元行)可以通過經(jīng)由連接于存儲單元行的字線向存儲單元行施加激活電壓(被稱為“字線開啟電壓(wordline on voltage)”，VWLON)而被存取。當(dāng)激活存儲單元行時(shí)，可以將數(shù)據(jù)經(jīng)由連接于存儲單元的位線寫入到存儲單元或從存儲單元讀取。然后，在存儲單元已經(jīng)被存取之后，可以通過將施加于存儲單元的電壓降低到低電壓(字線關(guān)閉電壓(wordline offvoltage)，VWLOFF)而去活存儲單元行。
在某些情況下，存儲器陣列可以被劃分為段并且經(jīng)由分段字線(segmentedwordline)被存取。分段字線可以包括一條主字線和經(jīng)由主字線激活的多條本地字線。為了激活多條本地字線之一，行解碼器可以被用于激活主字線，并且本地字線解碼器可以被用于針對所激活的主字線選擇本地字線之一。當(dāng)主字線被激活并且本地字線已經(jīng)被選擇時(shí)，位于本地字線的一端的本地字線驅(qū)動器可以向本地字線施加VWLON。在本地字線已經(jīng)被存取之后，主字線和本地字線解碼器可以取消選定并去活本地字線驅(qū)動器。當(dāng)本地字線驅(qū)動器被取消選定并被去活時(shí)，本地字線驅(qū)動器可以向本地字線施加VWLOFF。
在某些情況下，DRAM裝置的制造中的不足可能導(dǎo)致本地字線驅(qū)動器中的、向本地字線驅(qū)動器或本地字線驅(qū)動器的控制電路所施加的控制信號中的缺陷。上述缺陷可能導(dǎo)致DRAM裝置的不當(dāng)操作。例如，本地字線驅(qū)動器中的缺陷可能導(dǎo)致本地字線驅(qū)動器不當(dāng)?shù)厝セ畋镜刈志€。例如，當(dāng)本地字線被去活時(shí)代替向本地字線施加VWLOFF，本地字線驅(qū)動器可能代替地從VWLON和VWLOFF電斷開本地字線(稱為浮動本地字線)。
在某些情況下，當(dāng)本地字線被去活并且浮動時(shí)，本地字線中的泄漏電流可能增大本地字線的電壓。在本地字線電壓增大的地方，經(jīng)由本地字線存取的存儲單元可能不注意地被存取(例如，當(dāng)本地字線電壓接近VWLON時(shí))。在有缺陷的本地字線的存儲單元不注意地被存取的地方，數(shù)據(jù)可能從所述存儲單元中被讀取或被寫入其中，而同時(shí)其它存儲單元(例如在其它存儲器地址處)正在被存取。在某些情況下，將數(shù)據(jù)不注意地從有缺陷的本地字線的存儲單元中讀取或向其中寫入可能干擾正在從存儲器陣列中的其它存儲單元中讀取或向其中寫的數(shù)據(jù)(例如，在不注意地被存取的存儲單元和正確地被存取的存儲單元中的數(shù)據(jù)可能相互沖突)，因而不正確地修改或破壞存儲于其中的數(shù)據(jù)。
因此，需要一種用于存取分段存儲器陣列中的本地字線的改進(jìn)的方法和設(shè)備。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例通常提供一種用于存取分段存儲器中的本地字線的方法。在一個(gè)實(shí)施例中，該方法包括，在對本地字線存取期間，經(jīng)由位于本地字線第一端的本地字線驅(qū)動器向本地字線施加第一電壓。在完成存取之后，向本地字線施加第二電壓，其中將第二電壓經(jīng)由位于本地字線的與第一端相對的第二端處的下拉電路施加于本地字線，以及其中使一個(gè)或多個(gè)存儲單元附著在本地字線驅(qū)動器和字線下拉電路之間的本地字線上。


為了能夠更詳細(xì)地理解本發(fā)明的上述特征，可以參照實(shí)施例對以上簡要概括的本發(fā)明做出更詳細(xì)的說明，其中部分實(shí)施例在附圖中被圖示。然而需要注意的是，附圖僅僅示出本發(fā)明的典型實(shí)施例，因而不得被理解為對本發(fā)明范圍的限制，因?yàn)楸景l(fā)明可以允許其它等效的實(shí)施例。
圖1是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲裝置的方框圖。
圖2是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲器陣列的方框圖。
圖3是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的本地字線驅(qū)動器和下拉晶體管的電路圖。
圖4是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的多個(gè)本地字線和下拉晶體管的方框圖。
圖5是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的改進(jìn)的本地字線驅(qū)動器和下拉晶體管的方框圖。
圖6是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的具有下拉晶體管的存儲器陣列的電路圖。
圖7是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲器陣列中的下拉晶體管的側(cè)視圖的電路圖。
圖8是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于存取具有下拉晶體管的存儲器陣列的本地字線解碼器的方框圖。
具體實(shí)施例方式
本發(fā)明的實(shí)施例通常提供一種用于存取分段存儲器中的本地字線的方法。在一個(gè)實(shí)施例中，該方法包括，在對本地字線存取期間，經(jīng)由位于本地字線的第一端的本地字線驅(qū)動器向本地字線施加第一電壓。在完成存取之后，向本地字線施加第二電壓，其中經(jīng)由位于本地字線的與第一端相對的第二端(例如，從本地字線的兩端)的下拉電路向本地字線施加第二電壓，并且其中使一個(gè)或多個(gè)存儲單元附著在本地字線驅(qū)動器和字線下拉電路之間的本地字線上。通過提供用于本地字線的下拉電路，可以避免本地字線驅(qū)動器中的任何缺陷，所述缺陷使得在存取后本地字線保持浮動并且可能導(dǎo)致對本地字線的不注意的存取。
為了便于理解，以下描述將涉及如動態(tài)隨機(jī)存取存儲(DRAM)裝置之類的存儲裝置作為具體示例，但是不限制可以利用此處所描述的電路的裝置的示例。進(jìn)一步地，雖然以下描述可能將某些控制信號看作被確定到高邏輯信號或降低到低邏輯信號，但是所屬領(lǐng)域技術(shù)人員將認(rèn)識到這些信號電平僅僅是示例性的，而且此處所描述的任何電路都可以被配置用以使用任何極性和/或電壓電平的任意數(shù)目的信號。同樣地，雖然某些信號被認(rèn)為源于給定的控制電路或裝置，但是應(yīng)該認(rèn)識到任何描述的控制信號都可以源于任何給定的電路或裝置。
此處描述的任何信號名稱是示例性的，并且本發(fā)明的實(shí)施例通?？梢酝ㄟ^具有任何(多個(gè))名稱的任何(多個(gè))信號、和/或從一個(gè)或多個(gè)這種信號中導(dǎo)出的任何(多個(gè))信號來實(shí)施。相似地，某些電路的所述實(shí)施方式僅僅是示例性的。在某些情況下，可以存在這些電路的簡化實(shí)施方式，以便更好地解釋本發(fā)明的實(shí)施例的各方面。然而，所屬領(lǐng)域技術(shù)人員將認(rèn)識到本發(fā)明的實(shí)施例可以適用于應(yīng)用這些電路的任意實(shí)施方式或配置，其中包括這些電路的復(fù)雜的和/或商用的實(shí)施方式。
DRAM存儲裝置圖1是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲裝置100的方框圖。存儲裝置可以具有利用存儲器I/O接口存取的控制電路102?？刂齐娐?02可以被用于存取存儲器的一個(gè)或者多個(gè)存儲器陣列104，并且可以向存儲器陣列104內(nèi)的部件發(fā)出控制信號。圖2是描述示例性存儲器陣列104和相關(guān)的存取電路的方框圖。在一個(gè)實(shí)施例中，行解碼器(row decoder)210和列解碼器(columndecoder)220可以被用于存取存儲器陣列104。每次存取存儲器陣列104中的存儲器地址時(shí)，地址都可以由行解碼器210和列解碼器220解碼以確定存儲器地址處于陣列中的哪一行(也稱為字線或主字線240)和哪一列(也稱為位線250)。其它元件(未示出)(例如讀出放大器(sense amplifier))也可以被用于存取(例如讀、寫，或更新)存儲器陣列104。
在某些情況下，存儲裝置100可以利用分段字線結(jié)構(gòu)。在分段字線結(jié)構(gòu)中，每個(gè)存儲器陣列104都可以包括多個(gè)存儲段230，并且每個(gè)段都可以包括存儲單元218的一個(gè)陣列。為了激活每個(gè)存儲段230中的存儲單元218，行解碼器210可以首先被用于解碼存儲器地址，并選擇存儲器陣列104內(nèi)的段230。在已經(jīng)選定段230之后，存儲器地址可以進(jìn)一步被解碼以從存儲器陣列104中選擇主字線240。當(dāng)已經(jīng)選定主字線240時(shí)，可以隨后由本地字線解碼器214解碼該存儲器地址以選擇并存取段230內(nèi)的本地行(稱為本地字線242)。解碼存儲器地址以選擇段230、主字線240、和段230內(nèi)的本地字線242的過程可以被稱為分級解碼。
每個(gè)本地字線242都可以具有本地字線驅(qū)動器216，其被連接于本地字線242的一端，并被用于驅(qū)動本地字線242。為了存取任意一個(gè)存儲器地址，雖然多條主字線240和多條本地字線242未被激活，但一條主字線240和一條本地字線242可以被激活。所選擇的主字線240和本地字線242可以處于被稱為操作或激活模式的模式中。在某些情況下，未被選擇的字線240和本地字線242可以處于被稱為非激活狀態(tài)或非激活模式(inactive mode)的狀態(tài)或模式中。
當(dāng)主字線240被選擇時(shí)，用于選定的主字線240的主字線驅(qū)動器212可以降低施加于主字線240的反相主字線信號(bMWL)。由本地字線解碼器214向每一個(gè)本地字線驅(qū)動器216輸出的信號(稱為WLRSTP)可以被用于確定用于選定的主字線216的本地字線驅(qū)動器216是否被激活。每一個(gè)本地字線解碼器214都可以控制幾個(gè)本地字線驅(qū)動器216(也稱為本地字線驅(qū)動器216的列或簇)。當(dāng)WLRSTP被降低到低電壓并且bMWL是低電壓時(shí)，本地字線驅(qū)動器216可以被激活。當(dāng)WLRSTP被確定為高電壓(例如VDD或另一高電壓)，或者當(dāng)bMWL被確定為高電壓時(shí)，本地字線驅(qū)動器216和本地字線242可以是非激活的。當(dāng)本地字線242是非激活的時(shí)，它可以通過利用字線復(fù)位信號WLRST(緩沖型的WLRSTP)被復(fù)位(例如被降低到低電壓)。
圖3是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的具有下拉晶體管308的本地字線驅(qū)動器216的電路圖。本地字線驅(qū)動器216可以具有驅(qū)動本地字線242的反相器(PMOS上拉晶體管P1 302和NMOS下拉晶體管N1 304)、以及使本地字線242復(fù)位的復(fù)位晶體管(NMOS晶體管N2 306)。如下所述，下拉晶體管可以被用于去活本地字線242。反相器可以由bMWL信號控制，并且復(fù)位晶體管306可以由所述WLRST信號(緩沖式WLRSTP信號)驅(qū)動。
本地字線驅(qū)動器的操作如果利用給定的主字線240和本地字線242進(jìn)行存儲器存取，則主字線240的字線驅(qū)動器212可以降低bMWL信號，因而選擇主字線240。否則，用于未被選擇的主字線240的bMWL信號可以保持在高電壓。
當(dāng)bMWL信號被降低時(shí)，字線驅(qū)動信號WLDV(WLRSTP信號的反相)可以通過PMOS晶體管302由本地字線驅(qū)動器216驅(qū)動。如果bMWL被降低并且本地字線242在存儲器存取期間未被選擇，則字線關(guān)閉電壓(VWLOFF)可以被施加于WLDV并且被傳送到本地字線242上。如果bMWL被降低并且本地字線242在存儲器存取期間被選擇，則本地字線驅(qū)動器216的本地字線解碼器214可以降低WLRSTP信號，因而將WLDV信號確定為高電壓(例如稱為VPP或VWLON)。然后，所確定的WLDV信號被傳送到本地字線242上，從而允許由本地字線242控制的存儲單元通過位線250被存取。
在某些情況下，用于本地字線驅(qū)動器216的主字線240不能被選擇(bMWL＝VPP)，但是由本地字線解碼器214控制的、包括本地字線驅(qū)動器216的本地字線驅(qū)動器的列可以被選擇(WLRSTP＝VPP)。在這種情況下，本地字線242未被選擇，并且本地字線驅(qū)動器216的輸出是VWLOFF。
當(dāng)沒有發(fā)生對主字線240的存取時(shí)，主字線240和本地字線242可以被取消選定。因此，對于主字線240，bMWL信號可以被提高至高邏輯值VPP。對于本地字線242，字線驅(qū)動信號WLRSTP信號可以被確定為高電壓，因此將WLRST提高到高電壓，將WLDV降低到低電壓，并且使本地字線242被復(fù)位為字線關(guān)閉電壓VWLOFF。在某些情況下，字線關(guān)閉電壓VWLOFF可以是低電壓VGND。在其它情況下，字線關(guān)閉電壓可以是可由充電泵保持的向下驅(qū)動低電壓(也稱為向下推動低電壓(downward-boosted low voltage))。在某些情況下，當(dāng)未選擇主字線240和本地字線242時(shí)，本地字線驅(qū)動器216可以處于等待模式。
利用用于本地字線的單獨(dú)的下拉晶體管如上所述，在某些情況下，本地字線驅(qū)動器216中的缺陷可能導(dǎo)致本地字線242不適當(dāng)?shù)乇蝗セ?。例如，NMOS晶體管304和/或306可能有缺陷地被制造，或者施加于晶體管304、306的控制信號可能是有缺陷的(例如，控制線可能包括短路或間隙)。因此，在某些情況下，當(dāng)本地字線242被去活(例如，當(dāng)本地字線解碼器214和主字線212取消選定本地字線242)時(shí)，代替適當(dāng)?shù)貙⒈镜刈志€242降低到字線關(guān)閉電壓VWLOFF，本地字線242可能僅僅在電上被斷開(稱為浮動，例如晶體管304和306可能保持關(guān)閉并且非導(dǎo)通)。在某些情況下，浮動本地字線242可能向上浮動到高電壓。例如，如果WLDV被確定并且bMWL也被確定，那么通過關(guān)閉的PMOS晶體管302的泄漏電流可能緩慢地對本地字線242充電。如上所述，當(dāng)本地字線242向上浮動到高電壓時(shí)，經(jīng)由本地字線242被存取的存儲單元可能不注意地被存取并且干擾和可能破壞在用于其它本地字線242的其它被正確存取的存儲單元中正在被存取的數(shù)據(jù)。
在本發(fā)明的一個(gè)實(shí)施例中，為了最小化分段存儲器陣列104中的浮動本地字線242的可能性，下拉晶體管308可以被連接到分段存儲器陣列104中的本地字線242。如圖3中所述，下拉晶體管可以被連接到本地字線242的與連接本地字線驅(qū)動器216的端相對的一端上。
通過將下拉晶體管連接到本地字線的相對端(例如，在位線250和經(jīng)由本地字線242所存取的存儲單元的另一側(cè))，在本地字線驅(qū)動器216中的任何局部化的制造缺陷都可能不影響下拉晶體管308，因而允許本地字線242被適當(dāng)?shù)亟档偷阶志€關(guān)閉電壓VWLOFF，并防止不注意的數(shù)據(jù)損失。換句話說，因?yàn)榇鎯ζ麝嚵兄械娜毕菘赡苴呄蛴诰植炕?例如，限于一個(gè)區(qū)域)，因此通過將下拉晶體管308置于遠(yuǎn)離本地字線驅(qū)動器216的區(qū)域中，使影響本地字線驅(qū)動器216的任何局部化缺陷將會影響下拉晶體管308的可能性小，反之亦然。因此，下拉晶體管308提供確保本地字線242不浮動到高電壓從而使連接到本地字線的存儲單元不注意地被存取的冗余。
如所述，下拉晶體管308可以由WL下拉信號控制。當(dāng)WL下拉信號被確定時(shí)，NMOS下拉晶體管308可以將本地字線242連接到字線關(guān)閉電壓VWLOFF。當(dāng)WL下拉信號被降低到低電壓時(shí)，下拉晶體管308可以將本地字線242從字線關(guān)閉電壓VWLOFF斷開，從而允許本地字線電壓由本地字線驅(qū)動器216控制。
在某些情況下，WL下拉信號可以由WLRST信號或與之等效的來控制。WL下拉信號等效于WLRST信號的情況下，只要本地字線242沒有被本地字線解碼器214選擇，下拉晶體管308就可以向本地字線242施加VWLOFF。在某些情況下，單個(gè)的解碼器214可以被用于驅(qū)動WL下拉和WLRST?？蛇x地，在某些情況下，如下所述，單獨(dú)的解碼器可以被用于控制WL下拉和WLRST。在本發(fā)明的另一個(gè)實(shí)施例中，當(dāng)本地字線242所在的段230不是正在被存取時(shí)，例如當(dāng)本地字線242所在的段230正在被預(yù)充電時(shí)，下拉晶體管308可以施加VWLOFF。
基于段存取控制下拉晶體管圖4是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的多個(gè)本地字線242和下拉晶體管308的方框圖。如上所述，在一個(gè)實(shí)施例中，當(dāng)本地字線242所在的段230不是正在被存取時(shí)，下拉晶體管308的每一個(gè)都可以被激活并且向本地字線242施加字線關(guān)閉電壓VWLOFF。
如所述，段230中的下拉晶體管308的每一個(gè)都可以由單個(gè)控制線控制。在一個(gè)實(shí)施例中，控制信號FWL下拉1和FWL下拉2(浮動字線下拉)可以被用于控制下拉晶體管308。如通過時(shí)序圖402所述，當(dāng)段230不是正在被存取時(shí)(例如FWL下拉信號可以相對于與對給定的段230的存取相應(yīng)的信號反相，例如當(dāng)段230中的位線250正在被預(yù)充電時(shí))，F(xiàn)WL下拉信號可以被確定。每次段230不是正在被存取時(shí)確定FWL下拉信號可以保證浮動字線242(即使有的話)的電壓不增大到接近VWLON的電平。換句話說，通過周期性地確定FWL下拉以及將本地字線電壓降低到VWLOFF，下拉晶體管可以防止任何浮動字線242的電壓上升到可能引起上述數(shù)據(jù)損失的電壓電平。
在本發(fā)明的一個(gè)實(shí)施例中，下拉晶體管308的控制線可以從每一端被驅(qū)動。例如，單獨(dú)的、冗余的驅(qū)動器電路可以被用于驅(qū)動FWL下拉1和FWL下拉2。通過利用冗余的驅(qū)動器電路驅(qū)動FWL下拉1和FWL下拉2，在驅(qū)動器電路之一失靈(例如由于驅(qū)動器電路中的制造缺陷所導(dǎo)致)的情況下，其它驅(qū)動器電路仍然可以被用于確定FWL下拉信號，并且防止任何浮動本地字線242不注意地被存取。
在某些情況下，下拉晶體管308可以被用于代替本地字線驅(qū)動器216中的下拉晶體管。圖5是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的改進(jìn)的本地字線驅(qū)動器216和下拉晶體管308的方框圖。如所述，改進(jìn)的本地字線驅(qū)動器216可以包括由晶體管302和304組成并且由bMWL和WLDV信號控制的單個(gè)反相器。下拉晶體管308可以被連接到本地字線242的相對端并且由WLRST信號控制。每次本地字線242不是正在被存取時(shí)，WLRST信號可以被確定，因而將本地字線242的電壓降低到VWLOFF。通過應(yīng)用由WLRST驅(qū)動的單個(gè)下拉晶體管308，在利用下拉晶體管308的DRAM小片(die)上由下拉晶體管308所占用的空間可以被保存。
本地字線和下拉晶體管的示意性線路6是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的具有下拉晶體管308的存儲器陣列104的示意性線路圖的電路圖。在某些情況下，為了保存區(qū)域，例如通過將用于存儲器陣列104中的每個(gè)其它本地字線的本地字線驅(qū)動器216置于位線250和由本地字線242存取的存儲單元的相對側(cè)，存儲器陣列104中的本地字線242可以被交叉存取。在本發(fā)明的一個(gè)實(shí)施例中，通過將用于每個(gè)其它本地字線242的下拉晶體管308置于位線250和由本地字線242存取的存儲單元的相對側(cè)，下拉晶體管308可以相似地被交叉存取。如所述，電橋602(例如從柵極導(dǎo)電層706至第一金屬層(M1層710)，和至激活層708)可以被用于將本地字線242連接到下拉晶體管308。
圖7是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲器陣列中的下拉晶體管308的側(cè)視圖的電路圖。如所述，本地字線242和下拉晶體管308之間的電橋602可以通過從柵極導(dǎo)電層706到M1層710的通路702而被連接到本地字線242的一端處的柵極導(dǎo)電層706。
電橋602可以通過從M1層710到激活層708的通路704被連接到下拉晶體管308的源極。下拉晶體管308的柵極可以通過從M1層710到柵極導(dǎo)電層706的通路702而被連接到WL下拉信號。下拉晶體管308的漏極可以通過從激活層708到M1層710的通路704而被連接。
在某些情況下，多個(gè)本地字線解碼器214可以被用于激活分段存儲器陣列104中的下拉晶體管308。圖8是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的被用于控制存儲器陣列104中的下拉晶體管308的附加的本地字線解碼器2141的方框圖。如所述，改變的本地字線242可以從存儲器陣列104中的相對側(cè)被驅(qū)動，從而允許本地字線驅(qū)動器216被交叉存取，并因而保存在存儲器陣列104中的空間。同樣地，被附著在從本地字線驅(qū)動器216的、本地字線242的相對側(cè)的下拉晶體管308也可以被交叉存取。
如上所述，本地字線解碼器214可以被用于生成由本地字線驅(qū)動器216用來選擇要被存取的本地字線242的字線復(fù)位信號WLRSTP。相似地，附加的本地字線解碼器2141可以被用于激活不是正在被存取的本地字線242的下拉晶體管308。例如，在一個(gè)實(shí)施例中，附加的本地字線解碼器2141可以生成并施加WLRSTP信號給下拉晶體管308。當(dāng)WLRSTP信號被確定時(shí)，下拉晶體管308可以降低不是正在被存取的本地字線242的電壓，因而防止任何浮動本地字線242不注意地被存取，并且防止任何導(dǎo)致的存儲損失。
通過應(yīng)用附加的本地字線解碼器2141控制下拉晶體管308，可以提供用于下拉晶體管308的冗余控制。因?yàn)橄吕w管308可以被冗余地控制，所以本地字線解碼器214、本地字線驅(qū)動器216、或向本地字線解碼器216施加控制信號的控制線中的任何局部化的制造缺陷均不會影響附加的本地字線解碼器2141，從而允許任何浮動本地字線242被正確地降低到字線關(guān)閉電壓VWLOFF。
雖然以上關(guān)于下拉晶體管308進(jìn)行描述，然而所屬領(lǐng)域技術(shù)人員已知的任何適當(dāng)?shù)南吕娐范伎梢员挥糜谙蛭幢患せ畹淖志€施加字線關(guān)閉電壓VWLOFF。同樣地，雖然某些電壓在以上被描述為向下驅(qū)動低電壓(例如VWLOFF)或由充電泵驅(qū)動的推動高電壓(例如VPP)，但是本發(fā)明的實(shí)施例可以被用于所述信號不由充電泵驅(qū)動的情況。本發(fā)明的實(shí)施例還可以被用于在所述向下驅(qū)動的或推動的信號(例如VWLOFF或VPP)用低電源電壓或高電源電壓(例如VGND或VDD)、或者用相對彼此不同的任何其它電壓來替換的情況下實(shí)現(xiàn)。
進(jìn)一步地，雖然前述內(nèi)容針對本發(fā)明的實(shí)施例，然而在不脫離本發(fā)明的基本范圍的情況下，本發(fā)明的其它和進(jìn)一步的實(shí)施例可以被設(shè)計(jì)，并且本發(fā)明的范圍由接著的權(quán)利要求書確定。
權(quán)利要求
1.一種用于存取分段存儲器中的本地字線的方法，該方法包括在對本地字線存取期間，經(jīng)由位于本地字線的第一端的本地字線驅(qū)動器向本地字線施加第一電壓；以及在完成存取之后，向本地字線施加第二電壓，其中經(jīng)由位于本地字線的與第一端相對的第二端的下拉電路向本地字線施加第二電壓，以及其中一個(gè)或多個(gè)存儲單元在本地字線驅(qū)動器和字線下拉電路之間被附著在本地字線上。
2.根據(jù)權(quán)利要求1的方法，其中在完成存取之后，進(jìn)一步經(jīng)由位于本地字線一端的本地字線驅(qū)動器施加第二電壓。
3.根據(jù)權(quán)利要求1的方法，其中當(dāng)本地字線所在的段不是正在被存取時(shí)，通過下拉電略施加第二電壓。
4.根據(jù)權(quán)利要求1的方法，其中僅僅在本地字線所在的段的預(yù)充電狀態(tài)期間，通過下拉電路施加第二電壓。
5.根據(jù)權(quán)利要求1的方法，其中本地字線是由主字線控制的多個(gè)本地字線之一，以及其中當(dāng)多個(gè)本地字線的另一個(gè)正在被存取時(shí)，通過下拉電路向本地字線施加第二電壓。
6.一種用于存取分段存儲器中的本地字線的方法，該方法包括接收存儲器地址；確定所接收到的存儲器地址是否對應(yīng)于本地字線；如果所接收到的存儲器地址對應(yīng)于本地字線，則經(jīng)由位于本地字線的一端的本地字線驅(qū)動器向本地字線施加第一電壓；以及如果所接收到的存儲器地址不對應(yīng)于本地字線，則向本地字線施加第二電壓，其中經(jīng)由位于本地字線的與本地字線的一端相對的端的下拉電路向本地字線施加第二電壓，其中一個(gè)或多個(gè)存儲單元在本地字線驅(qū)動器和字線下拉電路之間被附著在本地字線上。
7.根據(jù)權(quán)利要求6的方法，其中行解碼器和第一本地字線解碼器被用于確定所接收到的地址是否對應(yīng)于本地字線，并且如果是如此，則激活主字線和用于本地字線的本地字線驅(qū)動器。
8.根據(jù)權(quán)利要求7的方法，其中第二本地字線解碼器被用于確定所接收到的地址是否對應(yīng)于本地字線，并且如果不對應(yīng)，則激活下拉電路。
9.根據(jù)權(quán)利要求8的方法，其中激活下拉電路包括向晶體管的柵極施加高電壓，其中晶體管的源極被連接到本地字線的相對端，以及其中晶體管的漏極被連接到第二電壓。
10.根據(jù)權(quán)利要求6的方法，其中僅僅在本地字線所在的段的預(yù)充電狀態(tài)期間，通過下拉電路施加第二電壓。
11.一種存儲裝置，包括本地字線；連接于本地字線的第一端的本地字線驅(qū)動器；連接于本地字線的與第一端相對的第二端的下拉電路，其中一個(gè)或多個(gè)存儲單元在本地字線的第一端和本地字線的第二端之間被附著在本地字線上；以及電路，被配置用以在對本地字線存取期間，激活本地字線驅(qū)動器，因而向本地字線施加第一電壓；以及在對本地字線存取之后，激活下拉電路，因而向本地字線施加第二電壓。
12.根據(jù)權(quán)利要求11的存儲裝置，其中本地字線驅(qū)動器由單個(gè)下拉晶體管和單個(gè)上拉晶體管構(gòu)成，并且其中下拉電路由單個(gè)下拉晶體管構(gòu)成。
13.根據(jù)權(quán)利要求11的存儲裝置，其中當(dāng)本地字線所在的段不是正在被存取時(shí)，通過下拉電路向本地字線施加第二電壓。
14.根據(jù)權(quán)利要求11的存儲裝置，其中僅僅在本地字線所在的段的預(yù)充電狀態(tài)期間，通過下拉電路施加第二電壓。
15.根據(jù)權(quán)利要求11的存儲裝置，其中下拉電路包括NMOS晶體管，其中NMOS晶體管的源極被連接到本地字線的第二端，NMOS晶體管的漏極被連接到第二電壓，并且其中激活下拉電路包括向NMOS晶體管的柵極施加激活電壓。
16.一種DRAM存儲裝置，包括存儲器陣列，包括多個(gè)段，其中每個(gè)段包括i)多個(gè)本地字線，其中每個(gè)本地字線包括連接于本地字線的第一端的本地字線驅(qū)動器；以及連接于本地字線的與第一端相對的第二端的下拉電路，其中一個(gè)或多個(gè)存儲單元在每個(gè)本地字線的第一端和每個(gè)本地字線的第二端之間被分別附著在多個(gè)本地字線的每一個(gè)上；以及ii)多個(gè)主字線，其中每個(gè)主字線被用于存取相應(yīng)的多個(gè)本地字線；解碼器電路，其被配置用以接收存儲器地址；確定所接收到的存儲器地址是否對應(yīng)于多個(gè)本地字線中的一個(gè)；如果所接收到的存儲器地址對應(yīng)于多個(gè)本地字線中的一個(gè)，則經(jīng)由連接于一個(gè)本地字線的本地字線驅(qū)動器向一個(gè)本地字線施加第一電壓；以及如果所接收到的存儲器地址不對應(yīng)于一個(gè)本地字線，則經(jīng)由一個(gè)本地字線的相應(yīng)的下拉電路向一個(gè)本地字線施加第二電壓。
17.根據(jù)權(quán)利要求16的DRAM存儲裝置，其中每個(gè)本地字線驅(qū)動器都由單個(gè)下拉晶體管和單個(gè)上拉晶體管構(gòu)成，并且其中每一下拉電路都由單個(gè)NMOS下拉晶體管構(gòu)成。
18.根據(jù)權(quán)利要求16的DRAM存儲裝置，其中僅僅在本地字線所在的段的預(yù)充電狀態(tài)期間，向每一本地字線施加第二電壓。
19.根據(jù)權(quán)利要求16的DRAM存儲裝置，其中當(dāng)本地字線所在的段不是正在被存取時(shí)，經(jīng)由用于本地字線的相應(yīng)下拉電路向段中的每一本地字線施加第二電壓。
20.根據(jù)權(quán)利要求16的DRAM存儲裝置，其中每一下拉電路都包括NMOS晶體管，其中NMOS晶體管的源極被連接于相應(yīng)的本地字線，NMOS晶體管的漏極被連接于第二電壓，以及其中施加第二電壓包括向NMOS晶體管的柵極施加激活電壓。
21.一種存儲裝置，包括本地字線；連接于本地字線的第一端的用于驅(qū)動本地字線的裝置；連接于本地字線的與第一端相對的第二端的用于施加電壓的裝置，其中一個(gè)或多個(gè)存儲單元在本地字線的第一端和本地字線的第二端之間被附著在本地字線上；以及用于存取的裝置，其被配置用以在對本地字線存取期間，激活本地字線驅(qū)動器，因而向本地字線施加第一電壓；以及在存取本地字線之后，激活下拉電路，因而向本地字線施加第二電壓。
22.根據(jù)權(quán)利要求21的存儲裝置，其中用于驅(qū)動本地字線的裝置由單個(gè)下拉晶體管和單個(gè)上拉晶體管構(gòu)成，并且其中用于施加電壓的裝置由單個(gè)下拉晶體管構(gòu)成。
23.根據(jù)權(quán)利要求21的存儲裝置，其中當(dāng)本地字線所在的段不是正在被存取時(shí)，經(jīng)由用于施加電壓的裝置向本地字線施加第二電壓。
24.根據(jù)權(quán)利要求21的存儲裝置，其中僅僅在本地字線所在的段的預(yù)充電狀態(tài)期間，由用于施加電壓的裝置施加第二電壓。
25.根據(jù)權(quán)利要求21的存儲裝置，其中用于施加電壓的裝置包括NMOS晶體管，其中NMOS晶體管的源極被連接于本地字線的第二端，NMOS晶體管的漏極被連接于第二電壓，以及其中激活用于施加電壓的裝置包括向NMOS晶體管的柵極施加激活電壓。
全文摘要
用于避免由于分段字線驅(qū)動器電路中的浮動字線而導(dǎo)致的失靈的本地字線驅(qū)動器電路。本發(fā)明的實(shí)施例通常提供一種用于存取分段存儲器中的本地字線的方法。在一個(gè)實(shí)施例中，該方法包括，在對本地字線存取期間，經(jīng)由位于本地字線的第一端的本地字線驅(qū)動器向本地字線施加第一電壓。在完成存取之后，向本地字線施加第二電壓，其中經(jīng)由位于本地字線的與第一端相對的第二端的下拉電路向本地字線施加第二電壓，以及其中一個(gè)或多個(gè)存儲單元被附著在本地字線驅(qū)動器和字線下拉電路之間的本地字線上。
文檔編號G11C11/408GK101047022SQ200710084250
公開日2007年10月3日 申請日期2007年1月17日 優(yōu)先權(quán)日2006年1月17日
發(fā)明者N·雷姆 申請人:奇夢達(dá)股份公司