專利名稱：升壓電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種升壓電路，以及更具體地，涉及包括在半導(dǎo)體集成電路中并且基于多相時(shí)鐘進(jìn)行操作的升壓電路。
背景技術(shù)：
例如快速電可擦可編程只讀存儲(chǔ)器(flash EEPROM)的非易失性存儲(chǔ)器或者包含有這種存儲(chǔ)器的微型計(jì)算機(jī)需要比外部提供的電源電壓更高的電壓，以便在非易失性存儲(chǔ)器上執(zhí)行擦除/編程操作(此后，共同地稱為“重寫操作”)或者讀取操作。這些操作所需要的電壓是從升壓電路中提供的，其中升壓電路包括在非易失性存儲(chǔ)器等中并且產(chǎn)生多個(gè)升壓電壓。廣泛使用四相時(shí)鐘驅(qū)動(dòng)閾值平衡型升壓電路作為升壓電路，其中該升壓電路能夠在低電壓電平下進(jìn)行操作，以有效地對(duì)電壓電平進(jìn)行升壓。


圖16是描述傳統(tǒng)的四相時(shí)鐘驅(qū)動(dòng)升壓電路之結(jié)構(gòu)的示意圖。圖16所示的升壓電路包括第一升壓器模塊48，用于產(chǎn)生高于電源電壓的電壓Pout1；以及第二升壓器模塊49，用于產(chǎn)生高于電壓Pout1的電壓Pout2。第一升壓器模塊48包括振蕩電路10、多個(gè)四相時(shí)鐘產(chǎn)生電路29、在數(shù)量上與四相時(shí)鐘產(chǎn)生電路29的數(shù)量相等的激勵(lì)電路69、以及檢測電路70。第二升壓器模塊49是以類似于第一升壓器模塊48的方式構(gòu)造的。
第一升壓器模塊48中包括的每一個(gè)電路都如下描述的那樣進(jìn)行操作。振蕩電路10輸出彼此相位不同的多個(gè)振蕩時(shí)鐘100。四相時(shí)鐘產(chǎn)生電路29每一個(gè)基于振蕩時(shí)鐘100其中之一(例如，OSC1)來產(chǎn)生四相時(shí)鐘209，其中所述四相時(shí)鐘209是由彼此相位不同的四個(gè)時(shí)鐘組成的。激勵(lì)電路69每一個(gè)基于由四相時(shí)鐘產(chǎn)生電路29其中之一產(chǎn)生的四相時(shí)鐘209來產(chǎn)生高于電源電壓的電壓Pout1。為了將從激勵(lì)電路69輸出的電壓Pout1控制在預(yù)定電壓(此后，稱為“目標(biāo)電壓”)，檢測電路70基于電壓Pout1的電平來控制振蕩電路10的接通/斷開操作。在檢測電路70中，根據(jù)電壓設(shè)定信號(hào)ACTH，目標(biāo)電壓例如在高電平和低電平之間轉(zhuǎn)換。
振蕩電路10例如包括環(huán)形振蕩器，其中一個(gè)與非(NAND)門與偶數(shù)個(gè)反相器連接以形成一個(gè)環(huán)(見后面將描述的圖2)。四相時(shí)鐘產(chǎn)生電路29每一個(gè)例如是這樣一個(gè)電路，其中多個(gè)反相器和選擇電路22如圖17中所示那樣連接在一起。選擇電路22每一個(gè)當(dāng)輸入S是低(L)電平時(shí)輸出輸入A，以及當(dāng)輸入S是高(H)電平時(shí)輸出輸入B(見后面將描述的圖4)。四相時(shí)鐘產(chǎn)生電路29每一個(gè)包括延遲電路28，其中延遲電路28每一個(gè)都是由多個(gè)相互串聯(lián)的反相器組成的。每個(gè)延遲電路28所產(chǎn)生的延遲時(shí)間周期假定為Tcs。
激勵(lì)電路69每一個(gè)例如是這樣一個(gè)電路，其中四個(gè)升壓器單元68以及62-64如圖18A所示那樣相互串聯(lián)。最后級(jí)中的升壓器單元64具有輸出端，該輸出端連接到整流器晶體管65。如圖18A所示，升壓器單元68以及62-64每一個(gè)都被耦合到由四相時(shí)鐘產(chǎn)生電路29其中之一所產(chǎn)生的四相時(shí)鐘209中的兩個(gè)時(shí)鐘，并被這兩個(gè)時(shí)鐘驅(qū)動(dòng)。
升壓器單元68以及62-64是例如圖18B所示類型的升壓器單元。升壓器單元68以及62-64每一個(gè)包括N溝道電荷傳送晶體管M1、N溝道開關(guān)晶體管M2、升壓電容器C1和C2、以及電壓重置電路67。當(dāng)從R端子輸入的電壓重置信號(hào)ACTR為非活動(dòng)的(inactive)時(shí)，電壓重置電路67使電荷傳送晶體管M1的柵極端和接地端變?yōu)榉菍?dǎo)通狀態(tài)，以及當(dāng)所述信號(hào)為活動(dòng)的(active)時(shí)，使上述兩個(gè)端子變?yōu)閷?dǎo)通狀態(tài)。這樣，當(dāng)電壓重置信號(hào)ACTR為活動(dòng)的時(shí)，在電荷傳送晶體管M1兩端之間所施加的柵極電壓Vg被重置到接地電壓VSS。這種電壓重置電路67通過N溝道金屬氧化物半導(dǎo)體(NMOS)晶體管M3來實(shí)現(xiàn)，其中源極端接地，漏極端連接到電荷傳送晶體管M1的柵極端，以及電壓重置信號(hào)ACTR被施加到柵極端。
參考圖19，描述以上述方式構(gòu)造的傳統(tǒng)升壓電路中使用的四相時(shí)鐘產(chǎn)生方法。當(dāng)從EN端子輸入的時(shí)鐘啟動(dòng)信號(hào)CP EN的電平變?yōu)椤癏”時(shí)，振蕩電路10開始操作，以及順序地輸出n個(gè)信號(hào)OSC1到OSCn，作為振蕩時(shí)鐘100，以便在預(yù)定時(shí)間周期(圖19所示的延遲時(shí)間周期Tos)的多個(gè)增量中被延遲。
在圖17所示的第i四相時(shí)鐘產(chǎn)生電路29中(其中i為1到n范圍內(nèi)的整數(shù))，當(dāng)從振蕩電路10輸出的信號(hào)OSCi下降時(shí)，時(shí)鐘CLKG1iS下降。在時(shí)鐘CLKG1iS下降時(shí)，時(shí)鐘CLKT1iS升高。在延遲時(shí)間周期Tcs之后，因?yàn)橛裳舆t電路28所引起的時(shí)鐘CLKT1iS的升高，時(shí)鐘CLKT2iS下降。在時(shí)鐘CLKT2iS下降時(shí)，時(shí)鐘CLKG2iS升高。在經(jīng)過電荷傳送時(shí)間周期Ttr之后，時(shí)鐘OSCi升高，以及時(shí)鐘CLKG2iS下降。在時(shí)鐘CLKG2iS下降時(shí)，時(shí)鐘CLKT2iS升高。在由于時(shí)鐘CLKT2iS的升高而由延遲電路28所引起的延遲時(shí)間周期Tcs之后，時(shí)鐘CLKT1iS下降。在時(shí)鐘CLKT1iS下降時(shí)，時(shí)鐘CLKG1iS升高。以這種方式，在第i四相時(shí)鐘產(chǎn)生電路29中，基于從振蕩電路10輸出的信號(hào)OSCi，產(chǎn)生彼此相位不同的四相時(shí)鐘CLKG1iS、CLKT1iS、CLKT2iS、以及CLKG2iS。請(qǐng)注意圖19通過例子的方式顯示了第n四相時(shí)鐘產(chǎn)生電路29如何基于從振蕩電路10輸出的信號(hào)OSCn產(chǎn)生四個(gè)時(shí)鐘CLKG1nS、CLKT1nS、CLKT2nS、以及CLKG2nS。
基于從第i四相時(shí)鐘產(chǎn)生電路29輸出的四個(gè)時(shí)鐘CLKG1iS、CLKT1iS、CLKT2iS、CLKG2Is，第i激勵(lì)電路69執(zhí)行電壓升壓，并且輸出比電源電壓高的電壓Pout1。激勵(lì)電路69在時(shí)鐘CLKG1iS或者CLG2iS的電平為“H”期間傳送用于執(zhí)行電壓升壓的電荷。因而，電壓升壓的效率隨著周期變得更長(例如，隨著電荷傳送時(shí)間周期變得更長)而提高。
檢測電路70具有比電源電壓高的目標(biāo)電壓。當(dāng)從激勵(lì)電路69輸出的電壓Pout1低于目標(biāo)電壓時(shí)，檢測電路70將時(shí)鐘啟動(dòng)信號(hào)CP_EN設(shè)定為“H”電平，以及當(dāng)電壓Pout1比目標(biāo)電壓高時(shí)，將信號(hào)CP_EN設(shè)定為“L”電平。在信號(hào)CP_EN為“H”電平時(shí)，振蕩電路10是活動(dòng)的，并且因而激勵(lì)電路69執(zhí)行電壓升壓，使得電壓Pout1升高。另一方面，在信號(hào)CP_EN為“L”電平時(shí)，振蕩電路10是非活動(dòng)的，并且因而激勵(lì)電路69中止電壓升壓，使得電壓Pout1沒有升高。這樣，從激勵(lì)電路69輸出的電壓Pout1被控制，使得與目標(biāo)電壓一致。
正如以上所述，在傳統(tǒng)的升壓電路中，每一個(gè)激勵(lì)電路69基于從振蕩電路10輸出的一個(gè)振蕩時(shí)鐘100進(jìn)行操作(見例如日本專利公開No.2000-331489)。
接下來，詳細(xì)描述傳統(tǒng)升壓電路(圖18A和圖18B)中包括的激勵(lì)電路69。當(dāng)升壓電路被激活時(shí)，電壓重置信號(hào)ACTR保持在“L”電平，使得電壓重置電路67中包括的NMOS晶體管M3變?yōu)榉菍?dǎo)通狀態(tài)。激勵(lì)電路69輸出四個(gè)時(shí)鐘CLKG1iS、CLKT1iS、CLKT2iS、以及CLKG2iS，每一個(gè)都是在“H”和“L”電平之間周期性交替的方波(看圖19)。請(qǐng)注意到“H”和“L”電平周期的每一個(gè)具有預(yù)定的長度。如圖18A所示，四個(gè)時(shí)鐘被輸入到升壓器單元68以及62-64。
當(dāng)提供四相時(shí)鐘時(shí)，激勵(lì)電路69將第一級(jí)的升壓器單元68中包括的升壓電容器C1中積累的電荷傳送到第二級(jí)的升壓器單元62中包括的升壓電容器C1。然后，電荷被傳送到第三級(jí)的升壓器單元63中包括的升壓電容器C1，以及進(jìn)一步被傳送到第四級(jí)的升壓器單元64中包括的升壓電容器C1。當(dāng)電荷被順序地從一個(gè)升壓電容器C1傳送到另一個(gè)升壓電容器時(shí)，時(shí)鐘CLKT1iS和CLKT2iS在預(yù)定的時(shí)間從接地電壓電平變?yōu)殡娫措妷弘娖?，由此可以抑制從前一?jí)電路所輸出的升壓電壓的下降。此后，升壓電壓被傳送到下一級(jí)中的升壓電容器C1，在此時(shí)鐘CLKT1iS和CLKT2iS在預(yù)定的時(shí)間從接地電壓電平變?yōu)殡娫措妷弘娖?，使得升壓電壓被進(jìn)一步升壓。因而，可以得到比從前一級(jí)的電路輸出的電壓高的電壓。通過重復(fù)這一系列的操作，可以獲得比電源電壓VCC高的期望電壓。
檢測電路70對(duì)將要從第一升壓器模塊48輸出的電壓Pout1進(jìn)行控制，使得保持在目標(biāo)電壓電平。如圖16所示，檢測電路70接收用于改變目標(biāo)電壓之電平的電壓重置信號(hào)ACTH。當(dāng)需要相對(duì)較高的電壓(例如，10V)時(shí)，例如當(dāng)在快速EEPROM上執(zhí)行重寫操作時(shí)，電壓重置信號(hào)ACTH例如設(shè)定在“H”電平。在這種情況中，檢測電路70的目標(biāo)電壓是10V，以及控制將要從第一升壓器模塊48輸出的電壓Pout1，使得其為10V。另一方面，當(dāng)需要相對(duì)較低的電壓(例如，5V)時(shí)，例如當(dāng)在快速EEPROM上執(zhí)行讀取操作時(shí)，電壓重置信號(hào)ACTH例如設(shè)定在“L”電平。在這種情況中，檢測電路70的目標(biāo)電壓是5V，以及控制將要從第一升壓器模塊48輸出的電壓Pout1，使其為5V。以這種方式，通過改變電壓重置信號(hào)ACTH的電平，可以使將要從升壓電路輸出的電壓Pout1根據(jù)操作模式在多個(gè)電平之間進(jìn)行轉(zhuǎn)換。
然而，例如在模式突然從重寫轉(zhuǎn)變?yōu)樽x取的情況中，當(dāng)目標(biāo)電壓改變時(shí)，激勵(lì)電路69可能遇到如下所述的問題。如果目標(biāo)電壓從高電平變?yōu)榈碗娖?，那么在第四?jí)升壓器單元64包括的電荷傳送晶體管M1中，源極電壓Vs以及漏極電壓Vd突然減小，使得兩個(gè)電壓基本上變得相等。因而，不管時(shí)鐘CLKG1iS和CLKT1iS的狀態(tài)，開關(guān)晶體管M2進(jìn)入恒定截止?fàn)顟B(tài)，使得在電荷傳送晶體管M1中，柵極電壓Vg保持在高電平。結(jié)果，不管CLKG1iS和CLKT1iS的狀態(tài)，電荷傳送晶體管M1中的柵源電壓Vgs變的高于電荷傳送晶體管M1的閾值電壓Vt(例如，大約0.5V)，使得電荷傳送晶體管M1進(jìn)入恒定導(dǎo)通狀態(tài)。因而，同在第四級(jí)升壓器單元64中一樣，在第三級(jí)升壓器單元63包括的電荷傳送晶體管M1中，源極電壓Vs以及漏極電壓Vd突然減小，使得第三級(jí)升壓器單元63中包括的每個(gè)節(jié)點(diǎn)都進(jìn)入與第四級(jí)升壓器單元64中包括的每個(gè)節(jié)點(diǎn)相同的狀態(tài)。結(jié)果，在第三級(jí)升壓器單元63中包括的電荷傳送晶體管M也進(jìn)入恒定導(dǎo)通狀態(tài)。第二級(jí)升壓器單元62和第一級(jí)升壓器單元68都出現(xiàn)相同的情況，使得第二級(jí)升壓器單元62中包括的每個(gè)節(jié)點(diǎn)以及第一級(jí)升壓器單元68中包括的每個(gè)節(jié)點(diǎn)都進(jìn)入同上述一樣的狀態(tài)。當(dāng)隨著目標(biāo)電壓從高電平變?yōu)榈碗娖降耐瑫r(shí)電源電壓變?yōu)榈碗娖綍r(shí)也遇到上述問題。在這種情況中，毫無疑問，可能很容易遇到上述問題。如果遇到上述問題，那么在改變目標(biāo)電壓電平之后不能獲得期望的電壓電平，使得升壓電路的電流提供性能降低。如果升壓電路的操作電壓被逐漸減小，也容易遇到以上問題。
因此，為了防止以上問題，升壓器單元68以及62-64的每一個(gè)都包括電壓重置電路67。電壓重置電路67提供有從相應(yīng)的一個(gè)升壓器單元的R端子所輸入的電壓重置信號(hào)ACTR。當(dāng)電壓重置信號(hào)ACTR變化時(shí)，電壓重置信號(hào)ACTR只在預(yù)定時(shí)間周期(例如，大約10納秒(ns))被置于活動(dòng)狀態(tài)(“H”)。因而，只有在電壓重置信號(hào)ACTR被置于活動(dòng)狀態(tài)的時(shí)間周期，電壓重置電路67中包括的NMOS晶體管M3中的柵源電壓(其電平等于電源電壓Vcc的電平，例，如0.5V)才超出NMOS晶體管M3的閾值電壓，使得NMOS晶體管M3變?yōu)閷?dǎo)通狀態(tài)。這樣，升壓器單元68以及62-64每一個(gè)包括的電荷傳送晶體管M1中的柵極電壓Vg的電平被重置到接地電壓Vss的電平。此后，通過改變電壓重置信號(hào)ACTR使得處于非活動(dòng)狀態(tài)(“L”)，導(dǎo)致NMOS晶體管M3變?yōu)榉菍?dǎo)通狀態(tài)。因而，即使在電荷傳送晶體管M1中柵極電壓逐漸升高，升壓電荷也不會(huì)損失，因此激勵(lì)電路69能夠正常地執(zhí)行電壓升壓。以這種方式，通過設(shè)置電壓重置電路67，可以防止其中電荷傳送晶體管M1進(jìn)入恒定導(dǎo)通狀態(tài)的問題。
上述傳統(tǒng)的升壓電路具有以下描述的問題。在傳統(tǒng)的升壓電路中，基于從振蕩電路10輸出的一個(gè)振蕩時(shí)鐘100，通過相應(yīng)的四相時(shí)鐘產(chǎn)生電路29分別產(chǎn)生將要被提供給激勵(lì)電路69的四相時(shí)鐘209。同樣，振蕩時(shí)鐘100的周期Tosc是由振蕩電路10的結(jié)構(gòu)確定的(具體地，由環(huán)形振蕩器中包括的反相器和電容器所產(chǎn)生的延遲時(shí)間周期)，而時(shí)鐘CLKT1iS和CLKT2iS之間的延遲時(shí)間周期Tcs是由四相時(shí)鐘產(chǎn)生電路29其中相應(yīng)一個(gè)的結(jié)構(gòu)確定的(具體地，由延遲電路28所產(chǎn)生的延遲時(shí)間周期)。通過不同的電路確定周期Tosc以及延遲時(shí)間周期Tcs的原因有兩個(gè)。第一，需要分別消除振蕩時(shí)鐘100之周期Tosc的電源電壓特性等。第二，由各個(gè)四相時(shí)鐘產(chǎn)生電路29所產(chǎn)生的延遲時(shí)間周期為幾納秒，以及需要的四相時(shí)鐘產(chǎn)生電路29的數(shù)量與激勵(lì)電路69的數(shù)量相同，使得四相時(shí)鐘產(chǎn)生電路29每一個(gè)都要求小的尺寸。然而，在由不同的電路分別確定周期Tosc和延遲時(shí)間周期Tcs的升壓電路中，根據(jù)例如電源電壓、過程中的變化、溫度波動(dòng)等等操作條件，周期Tosc和延遲時(shí)間周期Tcs可能或者不可能變得相互成正比。因而，在給定的操作條件下，電荷傳送的時(shí)間周期Ttr變得更短，導(dǎo)致電壓升壓效率下降。由于以上原因，也很難增加振蕩時(shí)鐘100的頻率。
另外，在傳統(tǒng)的升壓電路中，第一升壓器模塊48和第二升壓器模塊49兩者都包括振蕩電路10和四相時(shí)鐘產(chǎn)生單元29，因此，電路尺寸很大。此外，如果第一升壓器模塊48和第二升壓器模塊49都用相同的四相時(shí)鐘209進(jìn)行操作，電流同時(shí)流到兩個(gè)升壓器模塊，導(dǎo)致峰值電流的增加。
此外，在傳統(tǒng)的升壓電路中，當(dāng)時(shí)鐘啟動(dòng)信號(hào)CP_EN的電平變?yōu)椤癓”時(shí)，將要提供到所有激勵(lì)電路69上的四相時(shí)鐘209同時(shí)保持在相同的電平。在這種情況中，不管激勵(lì)電路69的狀態(tài)，所有四相時(shí)鐘209都保持在相同的電平，使得與正常狀態(tài)相比，峰值電流增大。此外，如果電壓Pout2比電壓Pout1高，則因?yàn)榈诙龎浩髂K49的電流提供能力低于第一升壓器模塊48的電流提供能力，所以電壓Pout2的升高時(shí)間變得更長。
此外，正如以上所述，為了防止電荷傳送晶體管M1處于恒定導(dǎo)通狀態(tài)的問題，升壓器單元68以及62-64每一個(gè)都包括電壓重置電路67。然而，在第一級(jí)升壓器單元68中，開關(guān)晶體管M2的漏極端和基底節(jié)點(diǎn)都保持在電源電壓VCC，以及因此，在電壓重置信號(hào)CP_EN處于活動(dòng)狀態(tài)中時(shí)，如果電荷傳送晶體管M1中的柵極電壓的電平被控制到接近于接地電壓的電平，則電流經(jīng)由開關(guān)晶體管M2中的基底節(jié)點(diǎn)與源極節(jié)點(diǎn)之間的前向偏置PN結(jié)從電源VCC流到電荷傳送晶體管M1的柵極端。因而，除電壓重置電路之外，傳統(tǒng)的升壓電路需要時(shí)間控制電路，用于對(duì)電壓重置信號(hào)ACTR被激活時(shí)間周期進(jìn)行控制。結(jié)果，由于時(shí)間控制電路的尺寸，所以增加了升壓電路的尺寸。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種能夠解決上述問題的升壓電路。
為了達(dá)到上述目的，本發(fā)明具有以下特征。
本發(fā)明的第一升壓電路是基于多相時(shí)鐘進(jìn)行操作的升壓電路，包括振蕩電路，用于輸出彼此相位不同的多個(gè)振蕩時(shí)鐘；多相時(shí)鐘產(chǎn)生電路，用于根據(jù)所述多個(gè)振蕩時(shí)鐘之間的相位差，產(chǎn)生多相時(shí)鐘；以及激勵(lì)電路，用于根據(jù)所述多相時(shí)鐘來產(chǎn)生一個(gè)升壓電壓。
在上述升壓電路中，多相時(shí)鐘中包含的時(shí)鐘之間的延遲時(shí)間周期是基于從振蕩電路輸出的多個(gè)振蕩時(shí)鐘之間的相位差來產(chǎn)生的，因此與振蕩時(shí)鐘的周期總是成正比例關(guān)系。因而，即使操作條件(例如電源電壓、過程中的變化、以及溫度波度等)改變，以及因而，振蕩時(shí)鐘的周期被改變，延遲時(shí)間周期也以相同的速度變化。因此，可以唯一地確定用于執(zhí)行電壓升壓的電荷傳送時(shí)間周期。因而，可以容易地設(shè)計(jì)允許實(shí)現(xiàn)期望的電荷傳送時(shí)間周期的升壓電路，以及也可以增加振蕩時(shí)鐘的頻率。
在這種情況中，所述升壓電路還包括檢測電路，用于將激勵(lì)電路中產(chǎn)生的升壓的電壓與預(yù)定目標(biāo)電壓進(jìn)行比較，以及輸出控制信號(hào)，其中當(dāng)升壓電壓小于目標(biāo)電壓時(shí)，該控制信號(hào)具有第一值，以及當(dāng)升壓電壓大于目標(biāo)電壓時(shí)，該控制信號(hào)具有第二值；以及多相時(shí)鐘傳送控制電路，用于根據(jù)控制信號(hào)來控制是否將多相時(shí)鐘從多相時(shí)鐘產(chǎn)生電路傳送到激勵(lì)電路。在這種情況中，當(dāng)多相時(shí)鐘傳送控制電路中止傳送多相時(shí)鐘時(shí)，多相時(shí)鐘可以保持在中止傳送多相時(shí)鐘時(shí)取得的值，以及當(dāng)由多相時(shí)鐘產(chǎn)生電路所產(chǎn)生的多相時(shí)鐘取得在中止被傳送時(shí)取得的值時(shí)，多相時(shí)鐘產(chǎn)生電路重新開始傳送多相時(shí)鐘。
在上述的升壓電路中，激勵(lì)電路在將相位差保持在與操作期間的相位差相同的水平時(shí)順序地中止它們的操作。因此，當(dāng)電壓升壓中止或重新開始時(shí)，可以防止在操作期間電流流動(dòng)變得比大于峰值電流流動(dòng)。
更優(yōu)選地，多相時(shí)鐘傳送控制電路可以包括控制信號(hào)存儲(chǔ)電路，用于對(duì)于多相時(shí)鐘之每個(gè)周期存儲(chǔ)控制信號(hào)的值；以及時(shí)鐘屏蔽電路，用于當(dāng)存儲(chǔ)的值等于第一值時(shí)，使多相時(shí)鐘從其中通過，以及當(dāng)在其它情況下時(shí)，使多相時(shí)鐘保持在預(yù)定值。
這樣，可以在多相時(shí)鐘的周期內(nèi)的預(yù)定時(shí)間點(diǎn)中止傳送多相時(shí)鐘，以及也可以在與中止傳送的周期中相同的時(shí)間點(diǎn)重新開始傳送多相時(shí)鐘。
可替換地，多相時(shí)鐘傳送控制電路可以包括多個(gè)控制信號(hào)存儲(chǔ)電路，用于對(duì)于多相時(shí)鐘的每個(gè)周期在不同時(shí)間存儲(chǔ)控制信號(hào)的多個(gè)值；定時(shí)存儲(chǔ)電路，用于存儲(chǔ)控制信號(hào)存儲(chǔ)電路中存儲(chǔ)的任何值從第一值變?yōu)榈诙档臅r(shí)間；以及時(shí)鐘屏蔽電路，用于當(dāng)控制信號(hào)存儲(chǔ)電路中存儲(chǔ)的值都等于第一值時(shí)，使多相時(shí)鐘通過，以及當(dāng)在其它情況下時(shí)，根據(jù)定時(shí)存儲(chǔ)電路中存儲(chǔ)的時(shí)間，使多相時(shí)鐘保持在預(yù)定值。
因而，可以在一個(gè)周期內(nèi)的多個(gè)時(shí)間中止傳送多相時(shí)鐘，因此當(dāng)控制信號(hào)的值從第一值變?yōu)榈诙禃r(shí)，可以立即中止對(duì)電壓進(jìn)行升壓。因而，可以抑制超過目標(biāo)電壓電平的升壓電壓的數(shù)量。
本發(fā)明的第二升壓電路是基于多相時(shí)鐘進(jìn)行操作的升壓電路，包括振蕩電路，用于輸出彼此相位不同的多個(gè)振蕩時(shí)鐘；多相時(shí)鐘產(chǎn)生電路，用于基于所述多個(gè)振蕩時(shí)鐘之間的相位差產(chǎn)生多相時(shí)鐘；以及多個(gè)激勵(lì)電路，用于基于所述多相時(shí)鐘產(chǎn)生彼此相位不同的多個(gè)升壓電壓。
在上述升壓電路中，多相時(shí)鐘中包含的時(shí)鐘之間的延遲時(shí)間周期是基于從振蕩電路輸出的多個(gè)振蕩時(shí)鐘之間的相位差產(chǎn)生的，因此與振蕩時(shí)鐘的周期總是成正比例關(guān)系。因而，即使操作條件(例如電源電壓、過程中的變化、以及溫度波度等)改變，以及因此振蕩時(shí)鐘的周期被改變，延遲時(shí)間周期也以相同的速度變化。因此，可以唯一地確定用于執(zhí)行電壓升壓的電荷傳送時(shí)間周期。因而，可以容易地設(shè)計(jì)允許實(shí)現(xiàn)所期望的電荷傳送時(shí)間周期的升壓電路，以及也可以增加振蕩時(shí)鐘的頻率。
此外，在上述升壓電路中，即使在產(chǎn)生多個(gè)升壓電壓的情況中，也可以在用于產(chǎn)生升壓電壓的多個(gè)升壓器模塊之間共享振蕩電路和多相時(shí)鐘產(chǎn)生電路，因此可以減小升壓電路的電路尺寸。
在這種情況中，所述升壓電路還可以包括用于延遲多相時(shí)鐘的多相時(shí)鐘延遲電路，并且所述多個(gè)激勵(lì)電路可以被提供有由多相時(shí)鐘延遲電路通過不同時(shí)間周期進(jìn)行延遲的多相時(shí)鐘。
在上述升壓電路中，多個(gè)激勵(lì)電路在彼此不同的時(shí)間對(duì)電壓進(jìn)行升壓。因而，可以使峰值電流在不同的時(shí)間流向激勵(lì)電路。這樣，可以將整個(gè)電路中的峰值電流抑制到與只包括一個(gè)激勵(lì)電路的升壓電路中的峰值電流相同的水平。
可替換地，升壓電路還可以包括升壓輔助電路，用于使得電流只按照從低電壓輸出端到高電壓輸出端的方向在多個(gè)激勵(lì)電路的輸出端之間流動(dòng)，其中低電壓輸出端輸出相對(duì)較低的升壓電壓，高電壓輸出端輸出相對(duì)較高的升壓電壓。
在上述升壓電路中，當(dāng)從高電壓輸出端輸出的升壓電壓低于從低電壓輸出端輸出的升壓電壓時(shí)，電流流向升壓輔助電路，以及當(dāng)在其它情況下時(shí)，沒有電流流向升壓輔助電路。這樣，可以減小相對(duì)較高的升壓電壓的升高時(shí)間。
更優(yōu)選地，所述升壓輔助電路可以包括N溝道晶體管，其中漏極端和接地端子都連接到低電壓輸出端，源極端連接到高電壓輸出端，并且本體(bulk)接地。
在上述升壓電路中，所述N溝道晶體管用作二極管，以及因此可以容易地構(gòu)造一個(gè)升壓輔助電路，該升壓輔助電路使電流只在從低電壓輸出端到高電壓輸出端的方向上流動(dòng)。
可替換地，所述升壓輔助電路還可以包括第一N溝道晶體管，其中漏極端和接地端子都連接到低電壓輸出端，以及源極端連接到高電壓輸出端；第二N溝道晶體管，其中漏極端連接到低電壓輸出端，以及柵極端連接到高電壓輸出端；以及第三N溝道晶體管，其中漏極端連接到高電壓輸出端，以及柵極端連接到低電壓輸出端。在這種情況中，第二N溝道晶體管的源極端以及第三N溝道晶體管的源極端都連接到第一N溝道晶體管、第二N溝道晶體管、以及第三N溝道晶體管每一個(gè)的本體。
在上述升壓電路中，所述N溝道晶體管用作二極管，以及因此可以容易地構(gòu)造一個(gè)升壓輔助電路，該升壓輔助電路使電流只在從低電壓輸出端到高電壓輸出端的方向上流動(dòng)。此外，第二和第三N溝道晶體管可以被用于控制第一N溝道晶體管的基底電壓，從而抑制基底偏壓效應(yīng)的產(chǎn)生。因而，可以使得較大的電流流向升壓輔助電路，由此進(jìn)一步減小了相對(duì)較高的升壓電壓的升高時(shí)間。
本發(fā)明的第三升壓電路是基于多相時(shí)鐘進(jìn)行操作的升壓電路，包括振蕩電路，用于產(chǎn)生彼此相位不同的多個(gè)振蕩時(shí)鐘；多相時(shí)鐘產(chǎn)生電路，用于基于所述多個(gè)振蕩時(shí)鐘產(chǎn)生多相時(shí)鐘；以及激勵(lì)電路，用于基于所述多相時(shí)鐘電壓產(chǎn)生升壓電壓。在這種情況中，激勵(lì)電路包括多個(gè)彼此串聯(lián)的升壓器單元，多個(gè)升壓器單元每一個(gè)包括電荷傳送晶體管，用于將輸出電壓從上一級(jí)中的電路傳送到下一級(jí)中的電路；輸出電壓升壓電容器，具有連接到電荷傳送晶體管的輸出端的第一電極，以及多相時(shí)鐘中包含的第一時(shí)鐘被施加到其上的第二電極；柵極電壓升壓電容器，具有連接到電荷傳送晶體管的柵極端的第一電極，以及多相時(shí)鐘中包含的第二時(shí)鐘被施加到其上的第二電極；開關(guān)晶體管，用于執(zhí)行轉(zhuǎn)換，以使電荷傳送晶體管的輸入端耦合到其柵極端；以及電壓重置電路，用于根據(jù)給定的重置控制信號(hào)來將電荷傳送晶體管的柵極電壓重置到預(yù)定電壓電平；并且在第一級(jí)中的升壓器單元中，所述重置信號(hào)的反相信號(hào)被施加到電荷傳送晶體管的阱(well)以及開關(guān)晶體管的阱(well)，以及在除第一級(jí)之外的所有級(jí)中的升壓器單元中，上一級(jí)中的電路的輸出電壓被施加到電荷傳送晶體管的阱以及開關(guān)晶體管的阱。
在上述升壓電路中，當(dāng)電壓重置信號(hào)被用來重置電荷傳送晶體管的柵極電壓時(shí)，沒有靜態(tài)電流流向激勵(lì)電路。因而，不需要控制用于激活電壓重置電路的時(shí)間周期，以及也不需要提供用于控制激活電壓重置電路的時(shí)間周期的時(shí)間控制電路。這樣，可以減小升壓電路的電路尺寸。
正如以上所述，在本發(fā)明的升壓電路中，時(shí)鐘和振蕩時(shí)鐘的周期之間的延遲時(shí)間周期彼此都總是成正比例關(guān)系，因此可以獲得期望的電荷傳送時(shí)間，以及增加振蕩時(shí)鐘的頻率。此外，多相時(shí)鐘傳送控制電路可以被用來抑制峰值電流的數(shù)量，以及由此抑制超出目標(biāo)電壓之電平的升壓電壓的數(shù)量。此外，在產(chǎn)生多個(gè)升壓電壓的情況中，振蕩電路以及多相時(shí)鐘產(chǎn)生電路可以在升壓器模塊之間被共享，從而可以減小電路尺寸。此外，上述多相時(shí)鐘延遲電路可以被用于抑制峰值電流的數(shù)量。此外，所述升壓輔助電路可以被用于減小升壓電壓的升高時(shí)間。此外，通過以上述方式構(gòu)造第一級(jí)升壓器單元，可以減小電路尺寸。
通過結(jié)合附圖的以下詳細(xì)說明，本發(fā)明的這些以及其它目的、特征、方面以及優(yōu)點(diǎn)將更加明顯。
附圖簡要說明圖1是描述根據(jù)本發(fā)明之實(shí)施例的升壓電路之結(jié)構(gòu)的方框圖；圖2是描述包括在圖1所示的升壓電路中的振蕩電路之示例性結(jié)構(gòu)的示意圖；圖3是描述包括在圖1所示的升壓電路中的四相時(shí)鐘產(chǎn)生電路之示例性結(jié)構(gòu)的示意圖；圖4是描述包括在圖3所示的四相時(shí)鐘產(chǎn)生電路中的選擇器之示例性結(jié)構(gòu)的示意圖；圖5是描述包括在圖1所示的升壓電路中的四相時(shí)鐘延遲電路之示例性結(jié)構(gòu)的示意圖；圖6是描述包括在圖1所示的升壓電路中的四相時(shí)鐘傳送控制電路之第一示例性結(jié)構(gòu)的示意圖；
圖7是描述包括在圖1所示的升壓電路中的四相時(shí)鐘傳送控制電路之示例性結(jié)構(gòu)的示意圖；圖8A、8B和8C每一個(gè)是描述包括在圖1所示的升壓電路中的激勵(lì)電路之示例性結(jié)構(gòu)的示意圖；圖9是描述包括在圖1所示的升壓電路中的升壓輔助電路之第一示例性結(jié)構(gòu)的示意圖；圖10是描述包括在圖1所示的升壓電路中的升壓輔助電路之第二示例性結(jié)構(gòu)的示意圖；圖11是用于圖3所示的四相時(shí)鐘產(chǎn)生電路的時(shí)序圖；圖12是用于圖6所示的四相時(shí)鐘傳送控制電路的時(shí)序圖；圖13是用于圖7所示的四相時(shí)鐘傳送控制電路的時(shí)序圖；圖14是描述圖7所示的四相時(shí)鐘傳送控制電路在第一時(shí)間點(diǎn)中止四相時(shí)鐘的傳送的情況的時(shí)序圖；圖15是描述圖7所示的四相時(shí)鐘傳送控制電路在第二時(shí)間點(diǎn)中止四相時(shí)鐘的傳送的情況的時(shí)序圖；圖16是描述傳統(tǒng)的升壓電路之結(jié)構(gòu)的示意圖；圖17是描述包括在升壓電路中的四相時(shí)鐘產(chǎn)生電路之示例型結(jié)構(gòu)的示意圖；圖18A和18B每一個(gè)是描述包括在傳統(tǒng)的升壓電路中的激勵(lì)電路之示例性結(jié)構(gòu)的示意圖；以及圖19是用于圖17所示的四相時(shí)鐘產(chǎn)生電路的時(shí)序圖。
具體實(shí)施例方式
圖1是描述根據(jù)本發(fā)明之實(shí)施例的升壓電路之結(jié)構(gòu)的方框圖。該升壓電路包括振蕩電路10、多個(gè)四相時(shí)鐘產(chǎn)生電路20、四相時(shí)鐘延遲電路30、第一升壓器模塊41、第二升壓器模塊42、以及升壓輔助電路80。第一升壓器模塊41包括在數(shù)量上與四相時(shí)鐘產(chǎn)生電路20相等的四相時(shí)鐘傳送控制電路50、在數(shù)量上與四相時(shí)鐘傳送控制電路50相等的激勵(lì)電路60、以及檢測電路70。第二升壓器模塊42是以類似于第一升壓器模塊41的方式構(gòu)造的。第一升壓器模塊41產(chǎn)生比電源電壓高的電壓Pout1，以及第二升壓器模塊42產(chǎn)生比電壓Pout1高的電壓Pout2。
圖1所示的升壓電路具有以下主要特征。具體地，四相時(shí)鐘產(chǎn)生電路20基于從振蕩電路10輸出的多個(gè)振蕩時(shí)鐘100產(chǎn)生四相時(shí)鐘200。由于四相時(shí)鐘延遲電路30的操作，由四相時(shí)鐘產(chǎn)生電路20所產(chǎn)生的四相時(shí)鐘200在時(shí)間的多個(gè)增量中被延遲，以及被提供到第一升壓器模塊41和第二升壓器模塊42。四相時(shí)鐘傳送控制電路50結(jié)構(gòu)特征在于使得四相時(shí)鐘200的傳送在預(yù)定狀態(tài)下中止。此外，激勵(lì)電路60中包括的升壓器單元的結(jié)構(gòu)特征在于使得減小升壓電路的電路尺寸。此外，圖1所示的升壓電路的特征在于包括用于減小電壓Pout2的升高時(shí)間的升壓輔助電路80。
以下說明都是基于假定圖1所示的升壓電路包括n個(gè)四相時(shí)鐘產(chǎn)生電路20(此處n為等于或大于2的整數(shù))，以及第一升壓器模塊41和第二升壓器模塊42每一個(gè)都包括n個(gè)四相時(shí)鐘傳送控制電路50以及n個(gè)激勵(lì)電路60。此外，在以下描述中，i表示在1到n范圍內(nèi)的整數(shù)。
圖1所示的升壓電路通常按照以下描述的方式進(jìn)行操作。振蕩電路具有EN端，其中振蕩啟動(dòng)信號(hào)OSC_EN被施加到EN端，用于控制是否提供振蕩。在振蕩啟動(dòng)信號(hào)OSC_EN的電平為“H”時(shí)，振蕩電路10輸出彼此相位不同的n個(gè)振蕩時(shí)鐘100(OSC1到OSCn)。四相時(shí)鐘產(chǎn)生電路20基于從振蕩電路10輸出的四個(gè)振蕩時(shí)鐘100(例如，OSC1到OSC4)來產(chǎn)生四相時(shí)鐘200，其中四相時(shí)鐘200的每一個(gè)由不同相位的四個(gè)時(shí)鐘組成(例如，CLKG11S、CLKT11S、CLKT12S、以及CLKG12S；在圖1中，顯示了CLK**1S)。根據(jù)從檢測電路70輸出的時(shí)鐘啟動(dòng)信號(hào)CP_EN，四相時(shí)鐘傳送控制電路50控制是否將四相時(shí)鐘200從四相時(shí)鐘產(chǎn)生電路20傳送到激勵(lì)電路60。在沒有傳送四相時(shí)鐘200的情況中，來自四相時(shí)鐘傳送控制電路50的輸出固定在H電平或L電平。激勵(lì)電路60每一個(gè)根據(jù)從四相時(shí)鐘傳送控制電路50其中相應(yīng)一個(gè)輸出的四相時(shí)鐘進(jìn)行操作，以及產(chǎn)生比電源電壓高的電壓Pout1(或電壓Pout2)。為了將從各個(gè)激勵(lì)電路60輸出的電壓Pout1(或電壓Pout2)控制在目標(biāo)電壓的電平，檢測電路70基于電壓Pout1(或電壓Pout2)的電平將時(shí)鐘啟動(dòng)信號(hào)CP_EN輸出到四相時(shí)鐘傳送控制電路50。
四相時(shí)鐘延遲電路30使得由四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四相時(shí)鐘200被延遲一個(gè)預(yù)定的時(shí)間周期Td。第一升壓器模塊41直接從四相時(shí)鐘產(chǎn)生電路20接收四相時(shí)鐘200，同時(shí)第二升壓器模塊42經(jīng)由四相時(shí)鐘延遲電路30接收四相時(shí)鐘200。升壓輔助電路80設(shè)置在第一升壓器模塊41之輸出端和第二升壓器模塊42之輸出端之間，升壓輔助電路80使得電流只在從第一升壓器模塊41之輸出端到第二升壓器模塊42之輸出端的方向上流動(dòng)。
下面，將通過參照?qǐng)D2-10來描述圖1所示的電路的示例性結(jié)構(gòu)。圖2是描述振蕩電路10的示例性結(jié)構(gòu)的示意圖。圖2所示的振蕩電路10包括NAND門11、(n-1)個(gè)反相器12、n個(gè)電容器13、以及n個(gè)緩沖器14。除緩沖器14之外的組件構(gòu)成環(huán)形振蕩器15。
圖3是描述第i四相時(shí)鐘產(chǎn)生電路20的示例性結(jié)構(gòu)的示意圖。在圖3中，反相器21輸出反相時(shí)鐘OSCBi到OSCB(i+3)，其中反相時(shí)鐘OSCBi到OSCB(i+3)是通過對(duì)從振蕩電路10輸出的信號(hào)OSCi到OSC(i+3)進(jìn)行反相而獲得的。例如，如圖4所示，構(gòu)造圖3所示的選擇電路22的每一個(gè)。圖4所示的電路當(dāng)輸入S是“L”電平時(shí)輸出輸入A，以及當(dāng)輸入S是“H”電平時(shí)輸出輸入B。請(qǐng)注意如圖4所示的選擇電路22也使用在除四相時(shí)鐘產(chǎn)生電路20之外的電路中。
圖5是描述四相時(shí)鐘延遲電路30的示例性結(jié)構(gòu)的示意圖。圖5所示的四相時(shí)鐘延遲電路30包括n個(gè)延遲部分31。延遲部分31每一個(gè)都是多個(gè)反相器32相互串聯(lián)的電路，以及使得由四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四相時(shí)鐘200被延遲一個(gè)延遲時(shí)間周期Td。請(qǐng)注意圖5所示的反相器32每一個(gè)都通過標(biāo)記被示意性地表示，標(biāo)記表示四個(gè)單一輸入、單一輸出反相器。
圖6是描述四相時(shí)鐘傳送控制電路50的第一示例性結(jié)構(gòu)的示意圖，以及圖7是描述四相時(shí)鐘傳送控制電路50的第二示例性結(jié)構(gòu)的示意圖。在圖6和7中，當(dāng)輸入R在“H”電平時(shí)，鎖存電路51、52以及56-58提供固定電平的輸出(鎖存電路51、52、以及58提供“H”電平輸出，以及鎖存電路56、57提供“L”電平輸出)(重置操作)?？商鎿Q地，當(dāng)輸入R在“L”電平以及輸入CK在“H”電平時(shí)，輸入D沒有經(jīng)過處理而被輸出(直接輸出操作)?？商鎿Q地，當(dāng)輸入CK的電平從“H”變?yōu)椤癓”時(shí)，輸入D被存儲(chǔ)以及被輸出(鎖存操作)。鎖存電路52和57每一個(gè)用作控制信號(hào)存儲(chǔ)電路，用于存儲(chǔ)時(shí)鐘啟動(dòng)信號(hào)CP_EN。鎖存電路58用作定時(shí)存儲(chǔ)電路，用于存儲(chǔ)鎖存電路52和57中存儲(chǔ)的任何值從“H”變?yōu)椤癓”的時(shí)間。此外，例如，圖6和7所示的時(shí)鐘屏蔽電路53和59根據(jù)鎖存電路52中存儲(chǔ)的值來屏蔽四相時(shí)鐘200。
圖8A、8B和8C每一個(gè)是描述激勵(lì)電路60的示例性結(jié)構(gòu)的示意圖。如圖8A所示，各個(gè)激勵(lì)電路60包括四個(gè)升壓器單元61-64。第一級(jí)中的升壓器單元61是如圖8B所示的類型，以及升壓器單元62-64是如圖8C所示的類型。第一級(jí)升壓器單元61具有連接到反相器66的VINC端，并且最后級(jí)的升壓器單元64具有連接到整流器晶體管65的輸出端。
圖9是描述升壓輔助電路80的第一示例性結(jié)構(gòu)的示意圖。在圖9中，升壓輔助電路80a包括具有三阱結(jié)構(gòu)的N溝道晶體管81。N溝道晶體管81具有P基底、N阱、以及P阱，它們被耦合到接地電壓。此外，N溝道晶體管81具有連接到升壓輔助電路80a之IN端的漏極端和柵極端，以及也具有連接到升壓輔助電路80a之OUT端的源極端。這樣，N溝道晶體管81用作二極管，使得電流只在從IN端到OUT端的方向上流動(dòng)。
圖10是描述升壓輔助電路80的第二示例性結(jié)構(gòu)的示意圖。在圖10中，升壓輔助電路80b包括三個(gè)具有三阱結(jié)構(gòu)的N溝道晶體管82、83和84。N溝道晶體管82具有如圖9所示的N溝道晶體管81一樣連接的漏極端、柵極端、以及源極端。N溝道晶體管83具有連接到升壓輔助電路80b之IN端的漏極端，以及連接到升壓輔助電路80b之OUT端的柵極端。N溝道晶體管84具有連接到升壓輔助電路80b之OUT端的漏極端，以及連接到升壓輔助電路80b之IN端的柵極端。N溝道晶體管83和84每一個(gè)具有連接到N溝道晶體管82-84之本體的源極端。類似于圖9所示的N溝道晶體管81，N溝道晶體管82用作二極管，以及N溝道晶體管83和84控制N溝道晶體管82中的P阱電勢。
下面，將要按照產(chǎn)生四相時(shí)鐘200的方法、四相時(shí)鐘延遲電路30、四相時(shí)鐘傳送控制電路50、激勵(lì)電路60、以及升壓輔助電路80的順序?qū)D1所示的升壓電路進(jìn)行詳細(xì)說明。
首先，通過參考圖11，描述用于產(chǎn)生四相時(shí)鐘200的方法。正如以上所述，在振蕩電路10中(圖2)，NAND門11、反相器12、以及電容器13構(gòu)成環(huán)形振蕩器15。在從EN端輸入的振蕩啟動(dòng)信號(hào)OSC_EN處于“H”電平時(shí)，環(huán)形振蕩器15進(jìn)行振蕩。更具體地，當(dāng)由每一個(gè)反相器12引起的延遲時(shí)間周期被假定為Tos時(shí)，環(huán)形振蕩器15輸出在延遲時(shí)間周期Tos的多個(gè)增量被延遲的n個(gè)信號(hào)OSC1到OSCn，作為振蕩時(shí)鐘100。振蕩時(shí)鐘100每一個(gè)具有周期Tosc，其基于環(huán)形振蕩器15中包括的反相器12的數(shù)量，通過Tosc＝Tos×(反相器數(shù)量+1)×2來表示。因而，Tosc＝Tos×2n。
在第i四相時(shí)鐘產(chǎn)生電路20(圖3)中，當(dāng)從振蕩電路10輸出的信號(hào)OSCi下降時(shí)，時(shí)鐘CLKG1iS下降。在經(jīng)過時(shí)間周期Tcs之后，當(dāng)OSC(i+1)升高時(shí)，時(shí)鐘CLKG1iS升高。在經(jīng)過另一個(gè)時(shí)間周期Tos之后，當(dāng)時(shí)鐘OSC(i+2)下降時(shí)，時(shí)鐘CLKG2iS下降。在經(jīng)過又一個(gè)時(shí)間周期Tos之后，當(dāng)時(shí)鐘OSC(i+3)升高時(shí)，時(shí)鐘CLKG2Is升高。在經(jīng)過電荷傳送時(shí)間周期Ttr之后，當(dāng)信號(hào)OSCi升高時(shí)，時(shí)鐘CLKG2iS下降。在經(jīng)過一個(gè)時(shí)間周期Tos之后，當(dāng)時(shí)鐘OSC(i+1)下降時(shí)，時(shí)鐘CLKG2iS升高。在經(jīng)過另一個(gè)時(shí)間周期Tos之后，當(dāng)時(shí)鐘OSC(i+2)升高時(shí)，時(shí)鐘CLKG1iS下降。在經(jīng)過又一個(gè)時(shí)間周期Tos之后，當(dāng)時(shí)鐘OSC(i+3)下降時(shí)，時(shí)鐘CLKG1iS升高。圖11通過例子的方式顯示第(n-3)四相時(shí)鐘產(chǎn)生電路20如何基于從振蕩電路10輸出的信號(hào)OSC(n-3)到OSCn來產(chǎn)生彼此相位不同的四個(gè)時(shí)鐘CLKG1(n-3)S、CLKT1(n-3)S、CLKT2(n-3)S、CLKG2(n-3)S，作為四相時(shí)鐘200。
在傳統(tǒng)的升壓電路(圖16)中，由每一個(gè)四相時(shí)鐘產(chǎn)生電路29產(chǎn)生的四相時(shí)鐘209包含被四相時(shí)鐘產(chǎn)生電路29中包括的延遲電路28在延遲時(shí)間周期Tcs的多個(gè)增量中延遲的時(shí)鐘。另一方面，在根據(jù)本實(shí)施例的升壓電路(圖1)中，由每一個(gè)四相時(shí)鐘產(chǎn)生電路29產(chǎn)生的四相時(shí)鐘200包含基于從振蕩電路10輸出的振蕩時(shí)鐘100之間的相位差在延遲時(shí)間周期Tos的多個(gè)增量中被延遲的時(shí)鐘。此外，在根據(jù)本實(shí)施例的升壓電路中，周期Tosc和延遲時(shí)間周期Tos總是成正比例關(guān)系，例如Tosc＝Tos×2n。
因而，在根據(jù)本實(shí)施例的升壓電路中，即使例如電源電壓、過程中的變量、溫度波動(dòng)等操作條件被改變，以及由此周期Tosc被改變，延遲時(shí)間周期Tos也以相同的速度被改變。因此，可以唯一地確定用于執(zhí)行電壓升壓的電荷傳送時(shí)間周期Ttr。這樣，可以容易地設(shè)計(jì)允許實(shí)現(xiàn)期望的電荷傳送時(shí)間周期的升壓電路，以及也可以增加振蕩時(shí)鐘100的頻率。
接著描述的是四相時(shí)鐘延遲電路30。由第i四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四個(gè)時(shí)鐘CLKG1iS、CLKT1iS、CLKT2iS、以及CLKG2iS都通過四相時(shí)鐘延遲電路30在預(yù)定延遲時(shí)間周期Td的多個(gè)增量中被延遲，以及分別變?yōu)樗膫€(gè)時(shí)鐘CLKG1iK、CLKT1iK、CLKT2iK、以及CLKG2iK。在這里，延遲時(shí)間周期Td被確定，使得第一升壓器模塊41和42不同時(shí)操作，例如，使得時(shí)鐘CLKG1iS、CLKT1iS、CLKT2iS、以及CLKG2iS的電平不與CLKG1iK、CLKT1iK、CLKT2iK、以及CLKG2iK的電平同時(shí)變化。
因此，使用包括四相時(shí)鐘延遲電路30的升壓電路，可以使峰值電流在不同的時(shí)間流到激勵(lì)電路60。這樣，可以將整個(gè)升壓電路中的峰值電流抑制到與只包括一個(gè)激勵(lì)電路的升壓電路中的相同的水平。
接著，參考圖12，描述四相時(shí)鐘傳送控制電路50a。假設(shè)在這里描述的例子中n為5，例如，升壓電路包括5個(gè)四相時(shí)鐘產(chǎn)生電路20，以及第一升壓器模塊包括5個(gè)四相時(shí)鐘傳送控制電路50a。
圖12是用于四相時(shí)鐘傳送控制電路50a的時(shí)序圖。以正如以上描述的方式，振蕩電路10輸出在延遲時(shí)間周期Tos的多個(gè)增量(increment)中被順序延遲的5個(gè)信號(hào)OSC1到OSC5(在圖12中，部分A顯示了五個(gè)信號(hào)的一部分，例如，OSC1和OSC2)。參考圖12中的部分B，第一四向時(shí)鐘產(chǎn)生電路20基于四個(gè)信號(hào)OSC1到OSC4產(chǎn)生四個(gè)時(shí)鐘CLKG11S、CLKT11S、CLKT21S、以及CLKG21S。參考圖12中的部分D，由第二到第五四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四相時(shí)鐘200的電平都在與由第一四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四相時(shí)鐘200的電平被改變時(shí)的時(shí)間不同的時(shí)間被改變(為了簡化圖12的時(shí)序圖，在部分D中只顯示了五個(gè)四相時(shí)鐘200中的兩個(gè)，例如，CLKG1iS和CLKG2iS)。第i四相時(shí)鐘傳送控制電路50接收6個(gè)信號(hào)，例如，由第i四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四個(gè)信號(hào)CLKG1iS、CLKT1iS、CLKT2iS、以及CLKG2iS、從CLKT1iS延遲了2×Tos的時(shí)鐘CLKT1(i+2)S、以及從檢測電路70輸出的時(shí)鐘啟動(dòng)信號(hào)CP EN。
在四相時(shí)鐘傳送控制電路50a(圖6)中，當(dāng)所有時(shí)鐘CLKG1iS、CLKT1iS、以及CLKT1(i+2)S都變成“L”電平(在CLKG1iS的下降沿上)時(shí)，鎖存啟動(dòng)信號(hào)LAT_EN的電平從“H”變?yōu)椤暗汀?。此時(shí)，鎖存電路51提取時(shí)鐘啟動(dòng)信號(hào)CP_EN，以及鎖存電路52使鎖存電路51的輸出Q從其中通過。
時(shí)鐘CLKG1iS、CLKT1iS、以及CLKT1(i+2)S都是在“L”電平狀態(tài)持續(xù)一個(gè)時(shí)間周期Tos。在經(jīng)過時(shí)間周期Tos之后，當(dāng)時(shí)鐘CLKG1iS升高時(shí)，LAT_EN的電平從“L”變?yōu)椤癏”，以及鎖存電路52保持鎖存電路51的輸出Q。在LAT_EN的電平是“H”時(shí)，CP_EN下降，以及此后，LAT_EN的電平從“H”變?yōu)椤癓”以及進(jìn)一步從“L”變?yōu)椤癏”。當(dāng)LAT_EN的電平變回到“H”時(shí)，時(shí)鐘激活信號(hào)CP_ACT_EN的電平變?yōu)椤癓”。在CP_ACT_EN的電平為“L”時(shí)，時(shí)鐘屏蔽電路53分別將CLKG1iC、CLKT1iC、CLKT2iC、以及CLKG2iC保持在“L”、“L”、“H”、以及“L”。以這種方式，在CP_ACT_EN的電平為“L”時(shí)，由四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四相時(shí)鐘200沒有被傳送到激勵(lì)電路60其中相應(yīng)一個(gè)。
此后，當(dāng)CP_EN的電平變成“H”，以及因而CP_ACT_EN的電平變?yōu)椤癏”時(shí)，時(shí)鐘屏蔽電路53輸出沒有經(jīng)過處理的四個(gè)輸入時(shí)鐘CLKG1iS、CLKT1iS、CLKT2iS、以及CLKG2is，作為CLKG1iC、CLKT1iC、CLKT2iC、以及CLKG2iC。以這種方式，在CP_ACT_EN的電平變?yōu)椤癏”時(shí)，由四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四相時(shí)鐘200被傳送到激勵(lì)電路60其中相應(yīng)一個(gè)。
在四相時(shí)鐘傳送控制電路50a中，時(shí)鐘激活信號(hào)CP_ACT_EN的電平只有當(dāng)輸入的四相時(shí)鐘200處于預(yù)定狀態(tài)時(shí)才被改變。具體地，在第i四相時(shí)鐘傳送控制電路50a中，CP_ACT_EN的電平只有當(dāng)CLKG1iS、CLKT1iS變成“L”電平時(shí)(例如，當(dāng)CLKG1iS下降時(shí))才被改變。同樣地，四相時(shí)鐘傳送控制電路50a只在振蕩時(shí)鐘100之周期內(nèi)的預(yù)定時(shí)間執(zhí)行轉(zhuǎn)換，以傳送四相時(shí)鐘。
例如，考慮當(dāng)如圖12的部分B所示四相時(shí)鐘200順序地被輸入第一四相時(shí)鐘傳送控制電路50時(shí)，CP_EN的電平如圖12的部分E所示變化的情況。在這種情況下，即使CP_EN的電平變?yōu)椤癓”，CP_ACT_EN的電平保持“H”，直到CLKG11S下降。實(shí)際上，在CLK_EN的電平變?yōu)椤癓”之后，CP_ACT_EN的電平在CLKG11S在P2的下降沿變?yōu)椤癓”。在CLKG11S在P2下降之后，如圖12的部分F所示，CLKG11C、CLKT11C、CLKT21C、以及CLKG21C的電平都保持在與當(dāng)CLKG11S在P2下降時(shí)相同的電平(具體地，CLKG11C、CLKT11C、CLKT21C、以及CLKG21C分別保持在“L”、“L”、“H”、以及“L”電平)。因而，如圖12的部分F所示，CLKG11C的信號(hào)脈沖在q3、q4以及q5以及CLKG21C的信號(hào)脈沖在q2、q3以及q4都沒有被傳送到相應(yīng)于第一四相時(shí)鐘傳送控制電路50的第一激勵(lì)電路60。
接下來，考慮在時(shí)鐘的電平都被保持的周期(此后，稱為“時(shí)鐘保持周期”)之后，如圖12所示CP_EN的電平變?yōu)椤癏”的情況。在這種情況下，如果CP_EN的電平變?yōu)椤癏”，那么CP_ACT_EN保持在“L”電平，直到CLKG11S下降。實(shí)際上，在CLK_EN的電平變?yōu)椤癏”之后，CP_ACT_EN的電平在CLKG11S在P5的下降沿變?yōu)椤癓”。在CLKG11S在P5的下降之后，如圖12的部分F所示，四個(gè)輸入時(shí)鐘CLKG11S、CLKT11S、CLKT21S、以及CLKG21S沒有經(jīng)過處理被輸出作為CLKG11C、CLKT11C、CLKT21C、以及CLKG21C。這樣，CLKT21C的時(shí)鐘脈沖在P6以及在P6之后和CLKT21C在P5以及在P5之后都被傳送到第一激勵(lì)電路60。
以這種方式，當(dāng)CLKG11S在P2下降時(shí)，第一激勵(lì)電路60中止它的操作。同樣地，當(dāng)CLKG12S在r3下降時(shí)，第二激勵(lì)電路60中止它的操作；當(dāng)CLKG13S在r2下降時(shí)，第三激勵(lì)電路60中止它的操作；當(dāng)CLKG14S在w2下降時(shí)，第四激勵(lì)電路60中止它的操作；以及當(dāng)CLKG15S在y2下降時(shí)，第五激勵(lì)電路60中止它的操作。第i激勵(lì)電路60只有當(dāng)CLKG1iS下降時(shí)才中止它的操作。因?yàn)闀r(shí)鐘CLKG1iS彼此相位不同，所以五個(gè)激勵(lì)電路60在不同時(shí)間中止它的操作。此外，第i激勵(lì)電路60只有當(dāng)CLKG1iS下降時(shí)才重新開始電壓升壓，以及因此五個(gè)激勵(lì)電路在不同時(shí)間重新開始電壓升壓。
在傳統(tǒng)的升壓電路中，當(dāng)時(shí)鐘啟動(dòng)信號(hào)CP_EN的電平變?yōu)椤癓”時(shí)，將要提供給激勵(lì)電路的四相時(shí)鐘同時(shí)保持在預(yù)定狀態(tài)中，而不管激勵(lì)電路的狀態(tài)。因而，在傳統(tǒng)的升壓電路中，當(dāng)中止或者重新開始電壓升壓時(shí)，在操作期間電流常常比峰值電流大。另一方面，在根據(jù)本發(fā)明的升壓電路中，由于四相時(shí)鐘傳送控制電路50的動(dòng)作，每一個(gè)升壓器模塊中包括的多個(gè)激勵(lì)電路60在不同的時(shí)間中止或重新開始電壓升壓。這樣，利用根據(jù)本實(shí)施例的升壓電路，當(dāng)中止或重新開始電壓升壓時(shí)，可以防止在操作期間電流流動(dòng)比峰值電流流動(dòng)大。
此外，在傳統(tǒng)的升壓電路(圖16)中，激勵(lì)電路69基于從檢測電路70輸出的時(shí)鐘啟動(dòng)信號(hào)CP_EN而直接被控制。因而，為了產(chǎn)生多個(gè)升壓的電壓，對(duì)于每個(gè)升壓電壓，升壓電路需要包括振蕩電路10以及四相時(shí)鐘產(chǎn)生電路29。另一方面，在根據(jù)本實(shí)施例的升壓電路中，四相時(shí)鐘傳送控制電路50a基于從檢測電路70輸出的時(shí)鐘啟動(dòng)信號(hào)CP_EN而被控制，使得激勵(lì)電路69間接地被控制。因而，即使在產(chǎn)生多個(gè)升壓電壓的情況下，升壓電路只需要包括一個(gè)激勵(lì)電路10以及在數(shù)量上與升壓器模塊中包括的激勵(lì)電路相等的四相時(shí)鐘產(chǎn)生電路29。因而，可以減小升壓電路的尺寸。
以上描述的四相時(shí)鐘傳送控制電路50a適用于例如一組四相時(shí)鐘200被提供到一個(gè)激勵(lì)電路60的升壓電路。以及因此每個(gè)振蕩電路10的周期只需要進(jìn)行一次四相時(shí)鐘200的傳送控制。然而，如果四相時(shí)鐘傳送控制電路50a用于一組四相時(shí)鐘200被提供到兩個(gè)激勵(lì)電路的升壓電路，則結(jié)合升壓電壓中脈動(dòng)的范圍，可能出現(xiàn)以下描述的低效率。
在一組四相時(shí)鐘200被提供到兩個(gè)激勵(lì)電路的升壓電路中，兩個(gè)激勵(lì)電路在CLKG1iS的電平為“H”的周期以及在CLKG2iS的電平為“H”周期執(zhí)行電壓升壓。因而，在從時(shí)鐘啟動(dòng)信號(hào)CP_EN的電平變?yōu)椤癓”直到時(shí)鐘激活信號(hào)的電平變?yōu)椤癓”的時(shí)間周期中，在最壞的情況下，CLKG1iS和CLKG2Is每個(gè)在同一時(shí)間變?yōu)椤癏”電平。因此，即使企圖當(dāng)CP_EN的電平變?yōu)椤癓”時(shí)使激勵(lì)電路60立即中止，CLKG1iS的時(shí)鐘脈沖以及CLKG2iS的時(shí)鐘脈沖都被輸入激勵(lì)電路60的每一個(gè)，以及在最壞的情況下，激勵(lì)電路60每一個(gè)在兩個(gè)時(shí)間執(zhí)行電壓升壓，例如，在緊挨著CLKG1iS的下降之后CP_EN的電平立即變?yōu)椤癓”時(shí)。例如，如圖12的部分E所示，當(dāng)CP_EN的電平變?yōu)椤癓”時(shí)，最好立即停止向每一個(gè)激勵(lì)電路60提供時(shí)鐘脈沖。然而，實(shí)際上，如圖12的部分G所示，CLKG12C在r3的時(shí)鐘脈沖以及CLKG22C在s2的時(shí)鐘脈沖都被提供到第二激勵(lì)電路60。因而，在CP_EN的電平變?yōu)椤癓”之后，額外的時(shí)鐘脈沖被提供到激勵(lì)電路60，使得電壓Pout1的電平相當(dāng)大地超過目標(biāo)電壓的電平，并且超越了升壓電壓中脈動(dòng)的指定范圍。
因而，如果需要用更高的精度來控制升壓電壓，優(yōu)選地，例如使用如圖7所示的四相時(shí)鐘傳送控制電路50b。四相時(shí)鐘傳送控制電路50b在振蕩時(shí)鐘100的每個(gè)周期執(zhí)行多次(具體地，十次)轉(zhuǎn)換，以傳送四相時(shí)鐘200。
下面，參考圖13-15，針對(duì)n為5的情況，描述四相時(shí)鐘傳送控制電路50b(圖7)。圖13是用于四相時(shí)鐘傳送控制電路50b的時(shí)序圖。在圖13中，部分A、B、以及D到F都與圖12所示的這些部分相同。圖12中的部分G與圖13中的部分G彼此不同之處在于前者顯示了CLKG12C在r3的時(shí)鐘脈沖、CLKG15C在y2的時(shí)鐘脈沖、CLKG22C在s5的時(shí)鐘脈沖、以及CLKG25C在z4的時(shí)鐘脈沖，然而后者沒有顯示這四個(gè)時(shí)鐘脈沖。第i四相時(shí)鐘傳送控制電路50b接收七個(gè)信號(hào)，例如，由第i四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四個(gè)時(shí)鐘CLKG1iS、CLKT1iS、CLKT2iS、以及CLKG2iS；將要從CLKT1iS被延遲2×Tos的CLKT1(i+2)S；從檢測電路70輸出的時(shí)鐘啟動(dòng)信號(hào)CP_EN；以及重置信號(hào)RST_EN。
正如以下所述，在四相時(shí)鐘傳送控制電路50b的每一個(gè)中，當(dāng)重置被斷開(例如，重置信號(hào)RST_EN是在“L”電平)并且從鎖存電路52輸出的第一時(shí)鐘啟動(dòng)信號(hào)CP_EN_A1以及從鎖存電路57輸出的第二時(shí)鐘啟動(dòng)信號(hào)CP_EN_A2都處于“H”電平時(shí)，四相時(shí)鐘200被傳送到相應(yīng)的一個(gè)激勵(lì)電路60。
當(dāng)CLKG1iS、CLKT1iS、CLKT1(i+2)S都變?yōu)椤癓”電平時(shí)，第一鎖存啟動(dòng)信號(hào)LAT EN1的電平從“H”變?yōu)椤癓”，以及當(dāng)CLKG2iS、CLKT2iS、CLKT1(i+2)S分別變?yōu)椤癓”、“L”、“H”電平時(shí)，第二鎖存啟動(dòng)信號(hào)LAT_EN2的電平從“H”變?yōu)椤癓”。然而，由于NAND門54和55的動(dòng)作，LAT_EN1的電平只有當(dāng)CP_EN_A2的電平為“H”時(shí)才變化，以及LAT_EN2的電平只有當(dāng)CP_EN_A1的電平為“H”時(shí)才變化。
當(dāng)LAT_EN1的電平從“H”變?yōu)椤癓”時(shí)，鎖存電路51鎖存時(shí)鐘啟動(dòng)信號(hào)CP_EN。LAT_EN1的電平為“L”的狀態(tài)持續(xù)一個(gè)時(shí)間周期Tos。當(dāng)LAT_EN1的電平從“L”變?yōu)椤癏”時(shí)，鎖存電路52保持鎖存電路51的輸出Q。以這種方式，CP_EN的電平順序地被鎖存電路51和鎖存電路52鎖存。同樣地，CP_EN的電平順序地被鎖存電路56和鎖存電路57鎖存。
因而，在CP_EN的電平為“H”時(shí)，CP_EN_A1和CP_EN_A2兩者都在“H”電平，以及因而時(shí)鐘激活信號(hào)CP_ACT_EN的電平為“H”。當(dāng)CP_ACT_EN的電平為“H”時(shí)，時(shí)鐘屏蔽電路59輸出沒有經(jīng)過處理的輸入時(shí)鐘CLKG1iS、CLKT1iS、CLKT2iS、以及CLKG2Is，作為CLKG1iC、CLKT1iC、CLKT2iC、以及CLKG2iC。以這種方式，在CP_ACT_EN的電平為“H”時(shí)，由四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四相時(shí)鐘200被傳送到激勵(lì)電路60。
圖14是用于四相時(shí)鐘200的傳送在CLKG1iS下降之后被中止的情況的時(shí)序圖。在從CLKG2iS的下降到CLKG1iS的下降的周期，如果CP_EN的電平從“H”變?yōu)椤癓”，則當(dāng)CLKG1iS、CLKT1iS、以及CLKT1(i+2)S都變?yōu)椤癓(低)”電平時(shí)(在圖14中CLKG1iS在P2下降時(shí))，LAT_EN1的電平變?yōu)椤癓”。隨后(在經(jīng)過時(shí)間周期Tos之后)，當(dāng)LAT_EN1的電平變?yōu)椤癏”時(shí)，CP_EN_A1的電平變?yōu)椤癓”，以及基本上同時(shí)，CP_ACT_EN的電平也變?yōu)椤癓”。因?yàn)楫?dāng)CP_ACT_EN的電平變?yōu)椤癓”時(shí)鎖存電路58鎖存CLKT1(i+2)S，所以鎖存電路58的輸出電平變?yōu)椤癓”。
在鎖存電路58的輸出電平為“L”以及CP_ACT_EN的電平為“L”的同時(shí)，當(dāng)LAT_EN1的電平已經(jīng)變?yōu)椤癓(低)”時(shí)，時(shí)鐘屏蔽電路59分別保持CLKG1iC、CLKT1iC、CLKT2iC、以及CLKG2Ic在與CLKG1iS、CLKT1iS、CLKT2iS、以及CLKG2iS相同的電平(具體地，它們分別被保持在“L”、“L”、“H”、以及“L”電平)。以這種方式，在CP_ACT_EN的電平為“L”時(shí)，由四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四相時(shí)鐘200沒有被傳送到激勵(lì)電路60。請(qǐng)注意在LAT_EN1的電平為“L”時(shí)，由于NAND門的動(dòng)作，LAT_EN2的電平被保持在“H”。在圖14的部分C中，顯示了CP_EN_A1如何屏蔽在“H”電平的LAT_EN2。
此后，當(dāng)CP_EN的電平從“L”變?yōu)椤癏”以及隨后CLKG1iS、CLKT1iS、CLKT1(i+2)S都變?yōu)椤癓”電平時(shí)(在圖14中CLKG1iS在p5下降時(shí))，LAT_EN1的電平變?yōu)椤癓”。隨后(在經(jīng)過時(shí)間周期Tos之后)，當(dāng)LAT_EN1的電平變?yōu)椤癏”時(shí)，CP_EN_A1的電平變?yōu)椤癏”，以及基本上同時(shí)，CP_ACT_EN的電平也變?yōu)椤癏”。在CP_ACT_EN的電平變?yōu)椤癏”之后，由四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四相時(shí)鐘200再次被傳送到激勵(lì)電路60(在圖14的部分D中，顯示了CLKG1iC的時(shí)鐘脈沖在p6以及p6之后如何被傳送，以及CLKG2iC的時(shí)鐘在q5以及之后如何被傳送)。以這種方式，四相時(shí)鐘傳送控制電路50b在四相時(shí)鐘200變?yōu)榕c傳送中止時(shí)相同的電平之后重新開始由四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四相時(shí)鐘200的傳送。因而，可以保持將要提供到激勵(lì)電路60的四相時(shí)鐘的連續(xù)性。
圖15是用于四相時(shí)鐘200的傳送在CLKG2iS下降之后被中止的情況的時(shí)序圖。在這種情況中，四相時(shí)鐘傳送控制電路50b之操作基本上與以上描述的在CLKG1iS下降之后中止四相時(shí)鐘200之傳送的操作相同。具體地，在從CLKG1iS的下降到CLKG2iS的下降的周期，當(dāng)CP_EN的電平從“H”變?yōu)椤癓”時(shí)，以及隨后，當(dāng)CLKG2iS和CLKT2iS變?yōu)椤癓”電平以及CLKT1(i+2)S變?yōu)椤癏”電平時(shí)(在圖15中CLKG2iS在q2下降時(shí))，LAT_EN2的電平變?yōu)椤癓”。隨后(在經(jīng)過時(shí)間周期Tos之后)，當(dāng)LAT_EN2的電平變?yōu)椤癏”時(shí)，CP_EN_A2的電平變?yōu)椤癓”，以及基本上同時(shí)，CP_ACT_EN的電平變?yōu)椤癓”。因?yàn)楫?dāng)CP_ACT_EN的電平變?yōu)椤癓”時(shí)鎖存電路58鎖存CLKT1(i+2)S，所以鎖存電路58的輸出電平變?yōu)椤癏”。
在鎖存電路58的輸出電平為“H”以及CP_ACT_EN的電平為“L”的同時(shí)，當(dāng)LAT_EN2的電平已經(jīng)變?yōu)椤癓”時(shí)，時(shí)鐘屏蔽電路59分別保持CLKG1iC、CLKT1iC、CLKT2iC、以及CLKG2iC在與CLKG1iS、CLKT1iS、CLKT2iS、以及CLKG2iS相同的電平(具體地，它們分別在“L”、“H”、“L”、以及“L”電平)。請(qǐng)注意在LAT_EN2的電平為“L”時(shí)，由于NAND門的動(dòng)作，LAT_EN1的電平被保持在“H”。在圖15的部分C中，顯示了CP_EN_A2如何屏蔽在“H”電平的LAT_EN1。
此后，當(dāng)CP_EN的電平從“L”變?yōu)椤癏”時(shí)，以及隨后，當(dāng)CLKT2iS、CLKG2iS變?yōu)椤癓”電平以及CLKT1(i+2)S變?yōu)椤癏”電平時(shí)(在圖15中CLKG2iS在q5的下降時(shí))，LAT_EN2的電平變?yōu)椤癓”。隨后(在經(jīng)過時(shí)間周期Tos之后)，當(dāng)LAT_EN2的電平變?yōu)椤癏”時(shí)，CP_EN_A2的電平變?yōu)椤癏”，以及基本上同時(shí)，CP_ACT_EN的電平也變?yōu)椤癏”。在CP_ACT_EN的電平變?yōu)椤癏”之后，由四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四相時(shí)鐘200再次被傳送到激勵(lì)電路60(在圖15的部分D中，顯示了CLKG1iC的時(shí)鐘在p6以及p6之后如何被傳送，以及CLKG2iC的時(shí)鐘在q6以及q6之后如何被傳送)。以這種方式，當(dāng)四相時(shí)鐘200變?yōu)榕c傳送中止時(shí)相同的電平時(shí)，四相時(shí)鐘傳送控制電路50b重新開始由四相時(shí)鐘產(chǎn)生電路20產(chǎn)生的四相時(shí)鐘200的傳送。這樣，可以維持將要提供到激勵(lì)電路60的四相時(shí)鐘的連續(xù)性。
正如以上所述，在首先描述的包含有四相時(shí)鐘傳送控制電路50a的升壓電路中(圖6)，存在激勵(lì)電路60在時(shí)鐘啟動(dòng)信號(hào)CP_EN變?yōu)椤癓”電平之后可能操作兩次的可能性，然而在較后描述的包含有四相時(shí)鐘傳送控制電路50b的升壓電路中(圖7)，激勵(lì)電路60在時(shí)鐘啟動(dòng)信號(hào)CP_EN變?yōu)椤癓”電平之后最多只操作一次。因此，利用后者的升壓電路，可以抑制超過目標(biāo)電壓之電平的升壓電壓的數(shù)量，由此減小了升壓電壓中脈動(dòng)(ripple)的范圍。
接著，參考圖8A-8C，詳細(xì)描述激勵(lì)電路60。激勵(lì)電路60基于與包括在傳統(tǒng)升壓電路(圖18)中的激勵(lì)電路69相同的原理對(duì)電源電壓進(jìn)行升壓。因此，通過激勵(lì)電路60進(jìn)行的電壓升壓在這里被省略，以及只描述了第一級(jí)升壓器單元61，其為本實(shí)施例之激勵(lì)電路60的特有特征。正如以上所述，在每一個(gè)激勵(lì)電路60中包括的四個(gè)升壓器單元61-64當(dāng)中，第一級(jí)升壓器單元61是如圖8B所示類型的升壓器單元，以及其它升壓器單元62-64都是如圖8C所示類型的升壓器單元。
升壓器單元61-64每一個(gè)接收來自激勵(lì)電路60外部設(shè)置的控制電路(未顯示)的電壓重置信號(hào)ACTR。當(dāng)電壓重置信號(hào)ACTR是非活動(dòng)的(“L”)時(shí)，反相器66的輸出電平為“H”，并且電源電壓VCC被施加到升壓器單元61的VINC端。
現(xiàn)在，考慮這樣一種情況，即當(dāng)電壓重置信號(hào)ACTR是非活動(dòng)的并且激勵(lì)電路60正執(zhí)行電壓升壓時(shí)，目標(biāo)電壓突然從高電平轉(zhuǎn)換到低電平。在這種情況下，正如在傳統(tǒng)的激勵(lì)電路69(圖18A和18B)中的一樣，激勵(lì)電路60可能會(huì)遇到電荷傳送晶體管被帶入恒定導(dǎo)通狀態(tài)的問題。因而，為了防止這個(gè)問題，當(dāng)電壓重置信號(hào)ACTR的電平變化時(shí)，在預(yù)定的時(shí)間周期，對(duì)電壓重置信號(hào)ACTR進(jìn)行設(shè)定，使其為活動(dòng)的(“H”)。
當(dāng)電壓重置信號(hào)ACTR被設(shè)定為“H”電平時(shí)，反相器66的輸出電平變?yōu)椤癓”電平，以及升壓器單元61的VINC端被耦合到接地電壓。結(jié)果，包括在升壓器單元61中的開關(guān)晶體管M2的漏極端、源極端、以及P阱都被耦合到接地電壓，使得沒有靜態(tài)電流被施加到開關(guān)晶體管M2。此外，電荷傳送晶體管M1的柵極電壓等于接地電壓，以及因此即使電源電壓VCC被施加到VIN端，也沒有電流從VIN端流向VO端。此外，接地電壓被施加到電荷傳送晶體管M1的P阱，以及因此沒有電流流向電荷傳送晶體管M1的漏極端(例如，升壓器單元61的VIN端)或源極端(例如，升壓器單元61的VO端)，因?yàn)闆]有前向偏置PN結(jié)。因此，即使電壓重置電路67被激活，也沒有靜態(tài)電流流過。
在完成重置之后，當(dāng)電壓重置信號(hào)ACTR的狀態(tài)從活動(dòng)的(“H”)變?yōu)榉腔顒?dòng)的(“L”)時(shí)，NMOS晶體管變成非導(dǎo)通狀態(tài)的，并且電源電壓VCC被施加到VINC端。因而，即使此后電荷傳送晶體管M1的柵極電壓逐漸被升壓，升壓的電荷也沒有損失，以及因此激勵(lì)電路60可以正常地執(zhí)行電壓升壓。同樣地，類似于傳統(tǒng)的激勵(lì)電路69，激勵(lì)電路60可以被用來防止電荷傳送晶體管M1被帶入恒定導(dǎo)通狀態(tài)的問題。
正如以上所述，在包括具有激勵(lì)電路60的升壓器單元中，在激勵(lì)電路60未激活時(shí)，即使通過激活電壓重置電路67，也沒有靜態(tài)電流流過。因此，不需要控制電壓重置信號(hào)ACTR是活動(dòng)的時(shí)間，以及因此，不需要用于此控制的時(shí)間控制電路。這樣，可以減小升壓電路的電路尺寸。
接著，參照?qǐng)D9和10，詳細(xì)描述升壓輔助電路80。正如以上所述，升壓輔助電路80是電流只在從IN端到輸出端的方向上流動(dòng)的電路，并且所述電路設(shè)置在第一升壓器模塊41的輸出端和第二升壓器模塊42的輸出端之間。如果電壓Pout2高于電壓Pout1，那么升壓輔助電路80的IN端被耦合到第一升壓器模塊41的輸出端，以及升壓輔助電路80的OUT端被耦合到第二升壓器模塊42的輸出端。
當(dāng)電壓Pout1和電壓Pout2同時(shí)升高時(shí)，如果升壓電路沒有提供任何指定的功能，則電壓Pout2的升高要慢于電壓Pout1的升高。因而，圖1所示的升壓電路包括升壓輔助電路80，以便減小電壓Pout2的升高時(shí)間。直到電壓Pout1達(dá)到目標(biāo)電壓的電平，電壓Pout1才比電壓Pout2升高的更快。直到這個(gè)時(shí)間點(diǎn)，在升壓輔助電路80中，電流在從IN端到OUT端的方向上流動(dòng)，例如，在從第一升壓器模塊41之輸出端到第二升壓器模塊42之輸出端的方向上。因此，直到電壓Pout1達(dá)到目標(biāo)電壓電平，與沒有輔助的情況相比，利用升壓輔助電路80的輔助，電壓Pout2上升的更快。
在電壓Pout1達(dá)到目標(biāo)電壓電平之后，它不再升高。另一方面，電壓Pout2利用輔助繼續(xù)升高，以變得等于Pout1，并且還繼續(xù)升高。然而，在升壓輔助電路80中，沒有電流在從OUT端流到IN端的方向上流過，以及因此在電壓Pout2超過電壓Pout1之后，沒有電流流向升壓輔助電路80。因而，在電壓Pout2超過電壓Pout1之后，升壓輔助電路80不再影響電壓Pout1和電壓Pout2。
正如以上所述，在相對(duì)較高的目標(biāo)電壓的一側(cè)的升壓電壓比相對(duì)較低的目標(biāo)電壓一側(cè)的升壓電壓低時(shí)，升壓輔助電路80輔助在相對(duì)較高的目標(biāo)電壓的一側(cè)的升壓電壓升高，以及在它們電平之間的關(guān)系顛倒之后，升壓輔助電路80不再影響升壓電壓。因而，利用包括升壓輔助電路80的升壓電路，可以減小相對(duì)較高的目標(biāo)電壓一側(cè)的升壓電壓的升高時(shí)間。
升壓輔助電路80例如是如圖9或10所示類型的電路。正如以上所述，圖9所示的升壓輔助電路80a中包括的N溝道晶體管81用作使電流只在從IN端到OUT端的方向上流過升壓輔助電路80a的二極管。更具體地，在IN端的電壓電平高于OUT端的電壓電平時(shí)，電流在從IN端到OUT端的方向上流動(dòng)，此時(shí)IN端的電壓電平為Vin，OUT端的電壓電平為Vout，以及N溝道晶體管81的閾值電壓為Vt，電壓Vout升高到(Vin-Vt)。
在升壓輔助電路80中，N溝道晶體管81的本體(圖9中的B表示)被耦合到接地電壓。因而，當(dāng)電壓Vin升高時(shí)，由于基底偏壓效應(yīng)，閾值電壓Vt也升高，使得減小了電壓Vout的最大電壓電平。因而，在從第二升壓器模塊42輸出的電壓Pout2(例如，在OUT端的電壓)超過從第一升壓器模塊41輸出的電壓Pout1(例如，在IN端的電壓)之后，沒有電流流向N溝道晶體管81。這樣，可以實(shí)現(xiàn)完全斷開狀態(tài)。
正如以上所述，在IN端的電壓電平高于OUT端的電壓電平時(shí)，包括升壓輔助電路80a的升壓電路使電流從其中流過，以輔助OUT端的電壓的升高，以及在所述電壓電平之間的關(guān)系被顛倒之后，可以實(shí)現(xiàn)完全斷開狀態(tài)。
接著，詳細(xì)描述圖10所示的升壓輔助電路80b。當(dāng)IN端的電壓電平高于OUT端的電壓電平時(shí)，N溝道晶體管84的漏極電壓低于其柵極電壓，以及因此N溝道晶體管84變?yōu)閷?dǎo)通狀態(tài)，使得在Out端的電壓被施加到阱節(jié)點(diǎn)。此外，在N溝道晶體管83中，柵極電壓和源電壓變得基本上彼此相等，使得漏極電壓變得高于柵極電壓和源極電壓，使得N溝道晶體管83被帶入斷開狀態(tài)。結(jié)果，阱節(jié)點(diǎn)的電壓電平變得等于OUT端的電壓電平。
另一方面，在OUT端的電壓變得高于IN端的電壓之后，N溝道晶體管83的柵極電壓低于其漏極電壓，以及因此N溝道晶體管83變?yōu)閷?dǎo)通狀態(tài)，使得IN端的電壓被施加到阱節(jié)點(diǎn)。此外，在N溝道晶體管84中，柵極電壓和源極電壓變得基本上相等，并且因此漏極電壓變的高于柵極電壓和源極電壓，使得N溝道晶體管84被帶入OFF(斷開)狀態(tài)。因而，阱節(jié)點(diǎn)的電壓電平變得等于IN端的電壓電平。
正如以上所述，阱節(jié)點(diǎn)的電壓電平變得等于IN端的電壓電平和OUT端的電壓電平中較低的一個(gè)。因?yàn)镮N端的電壓電平和OUT端的電壓電平中較低的一個(gè)被施加到N溝道晶體管82的阱節(jié)點(diǎn)，所以即使IN端的電壓電平高于OUT端的電壓電平，也可以抑制基底偏壓效應(yīng)的發(fā)生。此外，在OUT端的電壓電平變的高于IN端的電壓電平之后，因?yàn)闆]有前向偏置PN節(jié)點(diǎn)，所以沒有電流流動(dòng)，以及因此可以實(shí)現(xiàn)完全的OFF狀態(tài)。
同樣地，包括升壓輔助電路80b的升壓電路實(shí)現(xiàn)了類似于由包括升壓輔助電路80a的升壓電路所達(dá)到的效果。而且，利用包括升壓輔助電路80b的升壓電路，即使IN端的電壓電平高于OUT端的電壓電平，也可以抑制基底偏壓效應(yīng)的發(fā)生，以及有效地輔助OUT端的電壓電平的升高。
存在多種根據(jù)本實(shí)施例的上述升壓電路的變型。例如，升壓電路可以包括三個(gè)或多個(gè)升壓器模塊。此外，每一個(gè)升壓器模塊中包括的四相時(shí)鐘電壓控制電路和激勵(lì)電路可以在數(shù)量上彼此不同，其數(shù)量可能小于四相時(shí)鐘產(chǎn)生電路的數(shù)量。此外，激勵(lì)電路60可以被不同于四相時(shí)鐘的多相時(shí)鐘所驅(qū)動(dòng)。此外，通過參照?qǐng)D2-9，已經(jīng)描述了用于升壓電路中包括的每一個(gè)電路的示例性結(jié)構(gòu)，所述電路結(jié)構(gòu)僅僅是是說明性的，并且可以使用除所描述的這些電路之外的電路。
本發(fā)明的升壓電路具有多個(gè)特有特征，例如小的電路尺寸、高的操作效率、低的電流消耗等等，以及因此可以被有利地用在非易失性存儲(chǔ)器中，例如快速EEPROM或者包含有這種存儲(chǔ)器的微型計(jì)算機(jī)。
雖然已經(jīng)詳細(xì)描述了本發(fā)明，但先前的描述是在所有方面都是說明性的，而非限制性的。應(yīng)當(dāng)理解，可以設(shè)計(jì)出許多其它變型以及變化，而沒有背離本發(fā)明的范圍。
權(quán)利要求
1.一種基于多相時(shí)鐘進(jìn)行操作的升壓電路，包括振蕩電路，用于輸出彼此相位不同的多個(gè)振蕩時(shí)鐘；多相時(shí)鐘產(chǎn)生電路，用于根據(jù)所述多個(gè)振蕩時(shí)鐘之間的相位差，產(chǎn)生所述多相時(shí)鐘；以及激勵(lì)電路，用于根據(jù)所述多相時(shí)鐘，產(chǎn)生一升壓電壓。
2.根據(jù)權(quán)利要求1的升壓電路，還包括檢測電路，用于將在所述激勵(lì)電路中產(chǎn)生的所述升壓電壓與一預(yù)定目標(biāo)電壓進(jìn)行比較，以及輸出一控制信號(hào)，其中，當(dāng)所述升壓電壓低于所述目標(biāo)電壓時(shí)，所述控制信號(hào)取得第一值，以及當(dāng)所述升壓電壓高于所述目標(biāo)電壓時(shí)，所述控制信號(hào)取得第二值；以及多相時(shí)鐘傳送控制電路，用于根據(jù)所述控制信號(hào)來控制是否將所述多相時(shí)鐘從所述多相時(shí)鐘產(chǎn)生電路傳送到所述激勵(lì)電路，其中，當(dāng)所述多相時(shí)鐘傳送控制電路中止傳送所述多相時(shí)鐘時(shí)，所述多相時(shí)鐘保持在中止傳送所述多相時(shí)鐘時(shí)取得的值，以及當(dāng)由所述多相時(shí)鐘產(chǎn)生電路產(chǎn)生的所述多相時(shí)鐘取得在中止被傳送時(shí)獲取的值時(shí)，所述多相時(shí)鐘傳送控制電路重新開始傳送所述多相時(shí)鐘。
3.根據(jù)權(quán)利要求2的升壓電路，其中，所述多相時(shí)鐘傳送控制電路包括控制信號(hào)存儲(chǔ)電路，用于對(duì)于所述多相時(shí)鐘之每一個(gè)周期存儲(chǔ)所述控制信號(hào)的值；以及時(shí)鐘屏蔽電路，用于當(dāng)所述存儲(chǔ)的值等于所述第一值時(shí)，使所述多相時(shí)鐘從其中通過，以及當(dāng)在其它情況下時(shí)，將所述多相時(shí)鐘保持在一預(yù)定值。
4.根據(jù)權(quán)利要求2的升壓電路，其中，所述多相時(shí)鐘傳送控制電路包括多個(gè)控制信號(hào)存儲(chǔ)電路，用于對(duì)于所述多相時(shí)鐘之每一個(gè)周期存儲(chǔ)所述控制信號(hào)在不同時(shí)間的多個(gè)值；定時(shí)存儲(chǔ)電路，用于存儲(chǔ)所述控制信號(hào)存儲(chǔ)電路中存儲(chǔ)的任何值從所述第一值變?yōu)樗龅诙档臅r(shí)間；以及時(shí)鐘屏蔽電路，用于當(dāng)存儲(chǔ)在所述控制信號(hào)存儲(chǔ)電路中的所述多個(gè)值都等于所述第一值時(shí)，使所述多相時(shí)鐘通過，以及當(dāng)在其它情況下時(shí)，根據(jù)存儲(chǔ)在所述定時(shí)存儲(chǔ)電路中的所述時(shí)間，將所述多相時(shí)鐘保持在一預(yù)定值。
5.一種基于多相時(shí)鐘進(jìn)行操作的升壓電路，包括振蕩電路，用于輸出彼此相位不同的多個(gè)振蕩時(shí)鐘；多相時(shí)鐘產(chǎn)生電路，用于根據(jù)所述多個(gè)振蕩時(shí)鐘之間的相位差，產(chǎn)生所述多相時(shí)鐘；以及多個(gè)激勵(lì)電路，用于基于所述多相時(shí)鐘，產(chǎn)生彼此電平不同的多個(gè)升壓電壓。
6.根據(jù)權(quán)利要求5的升壓電路，還包括多相時(shí)鐘延遲電路，用于延遲所述多相時(shí)鐘，其中，所述多個(gè)激勵(lì)電路被提供有由所述多相時(shí)鐘延遲電路延遲不同時(shí)間周期的多個(gè)多相時(shí)鐘。
7.根據(jù)權(quán)利要求5的升壓電路，還包括升壓輔助電路，用于使電流只按照從低電壓輸出端到高電壓輸出端的方向在所述多個(gè)激勵(lì)電路的輸出端之間流動(dòng)，所述低電壓輸出端輸出相對(duì)較低的升壓電壓，所述高電壓輸出端輸出相對(duì)較高的升壓電壓。
8.根據(jù)權(quán)利要求7的升壓電路，其中，所述升壓輔助電路包括N溝道晶體管，其中，所述N溝道晶體管的漏極端和柵極端連接到所述低電壓輸出端，源極端連接到所述高電壓輸出端，以及本體被接地。
9.根據(jù)權(quán)利要求7的升壓電路，其中，所述升壓輔助電路包括第一N溝道晶體管，其中，所述第一N溝道晶體管的漏極端和柵極端連接到所述低電壓輸出端，以及源極端連接到所述高電壓輸出端；第二N溝道晶體管，其中，所述第二N溝道晶體管的漏極端連接到所述低電壓輸出端，以及柵極端連接到所述高電壓輸出端；以及第三N溝道晶體管，其中，所述第三N溝道晶體管的漏極端連接到所述高電壓輸出端，以及柵極端連接到所述低電壓輸出端，以及其中，所述第二N溝道晶體管的源極端和所述第三N溝道晶體管的源極端都連接到所述第一N溝道晶體管、所述第二N溝道晶體管、以及所述第三N溝道晶體管每一個(gè)的本體。
10.一種基于多相時(shí)鐘進(jìn)行操作的升壓電路，包括振蕩電路，用于輸出彼此相位不同的多個(gè)振蕩時(shí)鐘；多相時(shí)鐘產(chǎn)生電路，用于基于所述多個(gè)振蕩時(shí)鐘，產(chǎn)生所述多相時(shí)鐘；以及激勵(lì)電路，用于根據(jù)所述多相時(shí)鐘，產(chǎn)生一升壓電壓；其中，所述激勵(lì)電路包括彼此串聯(lián)的多個(gè)升壓器單元，其中，所述多個(gè)升壓器單元的每一個(gè)包括電荷傳送晶體管，用于把來自上一級(jí)中的電路的輸出電壓傳送到下一級(jí)中的電路；輸出電壓升壓電容器，具有連接到所述電荷傳送晶體管之輸出端的第一電極；以及所述多相時(shí)鐘中包含的第一時(shí)鐘被施加在其上的第二電極；柵極電壓升壓電容器，具有連接到所述電荷傳送晶體管之柵極端的第一電極，以及所述多相時(shí)鐘中包含的第二時(shí)鐘被施加在其上的第二電極；開關(guān)晶體管，用于執(zhí)行轉(zhuǎn)換，以將所述電荷傳送晶體管的輸入端耦合到其柵極端；以及電壓重置電路，用于根據(jù)給定的重置控制信號(hào)，將所述電荷傳送晶體管的柵極電壓重置到一預(yù)定電壓電平，以及其中，在第一級(jí)的升壓器單元中，所述重置控制信號(hào)的反相信號(hào)被施加到所述電荷傳送晶體管的阱以及所述開關(guān)晶體管的阱上，以及在除所述第一級(jí)之外的任何級(jí)的升壓器單元中，所述上一級(jí)中的電路的輸出電壓被施加到所述電荷傳送晶體管的阱以及所述開關(guān)晶體管的阱。
全文摘要
本發(fā)明公開了一種基于多相時(shí)鐘進(jìn)行操作的升壓電路。振蕩電路(10)輸出相位不同的振蕩時(shí)鐘(100)，以及四相時(shí)鐘產(chǎn)生電路(20)基于振蕩時(shí)鐘(100)之間的相位差，產(chǎn)生四相時(shí)鐘(200)。四相時(shí)鐘傳送控制電路(50)根據(jù)信號(hào)CP_EN來控制是否傳送所述四相時(shí)鐘(200)，以及激勵(lì)電路(60)基于傳送的四相時(shí)鐘，產(chǎn)生一升壓電壓。四相時(shí)鐘(200)中包括的時(shí)鐘之間的延遲時(shí)間周期Tos是基于所述振蕩時(shí)鐘(100)之間的相位差來產(chǎn)生的，以及因此總是與振蕩時(shí)鐘(100)的周期(Tosc)成正比例關(guān)系。因而，即使周期(Tosc)由于操作條件而改變，以及因此可以唯一地確定電荷傳送時(shí)間周期(Ttr)。
文檔編號(hào)H01L21/822GK1677820SQ20051006266
公開日2005年10月5日 申請(qǐng)日期2005年3月31日 優(yōu)先權(quán)日2004年3月31日
發(fā)明者東亮太郎, 小島誠 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社