專利名稱：動(dòng)態(tài)記憶胞元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于一種使用在DRAM內(nèi)存的動(dòng)態(tài)記憶胞元。
背景技術(shù)：
迄今已熟知的DRAM記憶胞元之缺點(diǎn)為在該胞元電荷流到該位線上時(shí)之激活期間，其位對(duì)僅有一條條位線之電壓會(huì)改變。在位線對(duì)的位線上之電壓差可由讀出放大器放大，其中該具有較高電荷的電壓會(huì)增加而該具有較低電荷的電壓會(huì)減少。在該位線對(duì)的位線上之電荷的發(fā)散分離并不完全對(duì)稱，因?yàn)閺闹行碾妷哼M(jìn)行，僅有一條位線連接至該儲(chǔ)存電容，使得最初僅有一條位線的電荷會(huì)在該記憶胞元的讀出期間改變。此導(dǎo)致該電荷在放大作用(預(yù)讀出(presensing))期間有不對(duì)稱的發(fā)散分離。
此在預(yù)讀出期間的行為具有不可能完全排除在不同的毗連位線對(duì)(該位線對(duì)的位線經(jīng)扭轉(zhuǎn))之毗連位線間的訊號(hào)耦合之效應(yīng)。相較之下，在對(duì)稱行為的實(shí)例中，在電荷于預(yù)讀出中分離之實(shí)例中，來自位線間之耦合的負(fù)面影響實(shí)際上可藉由扭轉(zhuǎn)該些位線之輔助來排除。

發(fā)明內(nèi)容
本發(fā)明之目標(biāo)為提供一種DRAM記憶胞元，此可使其能減低在位線間之負(fù)面耦合。
此目標(biāo)可利用如權(quán)利要求第1項(xiàng)之動(dòng)態(tài)記憶胞元來達(dá)成。
本發(fā)明更優(yōu)良的精細(xì)改進(jìn)則詳細(xì)指明在相依的權(quán)利要求中。
本發(fā)明之第一觀點(diǎn)提供一種可藉由一選擇訊號(hào)來選擇的動(dòng)態(tài)記憶胞元，其內(nèi)容可藉由一具有第一及第二位線之位對(duì)讀出。該動(dòng)態(tài)記憶胞元具有一連接至第一及第二選擇晶體管的儲(chǔ)存電容。依該選擇訊號(hào)而定，該儲(chǔ)存電容的第一終端經(jīng)由該第一選擇晶體管連接至該第一位線，及該儲(chǔ)存電容的第二終端經(jīng)由該第二選擇晶體管連接至該第二位線。
在此方法中，可提供一種動(dòng)態(tài)記憶胞元，其中該儲(chǔ)存電容的電荷內(nèi)容會(huì)在讀出期間施加至該位對(duì)的二位線。在讀出之前，該位線對(duì)的位線在相同的中心電壓下(此由先前進(jìn)行的電荷均值化所引起)。結(jié)果，在位線對(duì)之位線間的電容同時(shí)干涉之情況中，該位線之一的電荷會(huì)減低且另一條位線的電荷會(huì)增加相同的量。
在此方法中，于記憶胞元的讀出期間，可在二條位線上獲得實(shí)質(zhì)上確切相反(即對(duì)稱)的訊號(hào)曲線。因此，實(shí)質(zhì)上在中心處扭轉(zhuǎn)的位對(duì)之位位會(huì)造成欲耦合在其中的相反對(duì)稱訊號(hào)曲線到一未未扭轉(zhuǎn)的毗連位線上，以便該耦合在其中的訊號(hào)可彼此互易地補(bǔ)償。
可提供的是，以積體在一基材中的方法來建構(gòu)該記憶胞元。該儲(chǔ)存電容包含一溝槽電容，該儲(chǔ)存電容的內(nèi)部區(qū)域與外部區(qū)域則由一絕緣層分隔，以形成一電容器。該第一選擇晶體管連接至該儲(chǔ)存電容的內(nèi)部區(qū)域，且該第二選擇晶體管連接至該儲(chǔ)存電容的外部區(qū)域，以便在該選擇晶體管經(jīng)激活的情況中，該內(nèi)部區(qū)域的電荷可施加至該第一位線且該外部區(qū)域的電荷可施加至該第二位線。
為此目的，較佳的是將該第一及第二選擇晶體管鉛直安排在該溝槽電容的二邊。藉由鉛直安排該選擇晶體管，用來實(shí)現(xiàn)此記憶胞元所需之面積仍然非常小，使得具有此動(dòng)態(tài)記憶胞元的DRAM內(nèi)存與習(xí)知的DRAM內(nèi)存比較并無明顯較大。
為了實(shí)現(xiàn)鉛直安排的選擇晶體管，可在該溝槽電容上安排一可施加驅(qū)動(dòng)訊號(hào)的驅(qū)動(dòng)區(qū)域。此導(dǎo)引區(qū)域較佳為以可同步提供作為該第一及第二選擇晶體管之闡極區(qū)域的方式配置。
在該溝槽電容處，以該溝槽電容能接觸連接的方式來安排該選擇晶體管的汲極/源極區(qū)域。于此實(shí)例中，該第一選擇晶體管的汲極/源極區(qū)可造成與該儲(chǔ)存電容的外部區(qū)域接觸，及該第二選擇晶體管的汲極/源極區(qū)可造成與該儲(chǔ)存電容的內(nèi)部區(qū)域接觸。將該選擇晶體管之各別進(jìn)一步的汲極/源極區(qū)域安排成接近該表面，以將其接觸連接至欲讀出該貯存電荷之相符合的位線上。


下列將參考伴隨的圖形更詳細(xì)解釋本發(fā)明較佳的具體實(shí)施例，其中圖1為一具有根據(jù)本發(fā)明的較佳具體實(shí)施例之動(dòng)態(tài)記憶胞元構(gòu)件的電路圖；圖2為一具有根據(jù)本發(fā)明的具體實(shí)施例之記憶胞元的DRAM內(nèi)存之細(xì)部圖，其含有一經(jīng)扭轉(zhuǎn)的位線；
圖3為一含有根據(jù)本發(fā)明之經(jīng)積體的動(dòng)態(tài)記憶胞元之基材的截面圖；圖4為一根據(jù)本發(fā)明之動(dòng)態(tài)記憶胞元的基材晶圓之平面圖。
具體實(shí)施例方式
圖1闡明一種根據(jù)本發(fā)明之動(dòng)態(tài)記憶胞元。該記憶胞元具有一儲(chǔ)存電容器C，其第一終端經(jīng)由第一選擇晶體管T1連接至位BBLP的第一位線BL1。該儲(chǔ)存電容器C的第二終端經(jīng)由第二選擇晶體管T2連接至位線對(duì)BLP的第二位線BL2。該第一選擇晶體管T1與該第二選擇晶體管T2的控制終端可經(jīng)由字符線(word line)WL驅(qū)動(dòng)。較佳的是將選擇晶體管T1，T2設(shè)計(jì)成n-信道場(chǎng)效應(yīng)晶體管，以便該些選擇晶體管T1，T2可在字符線WL上的高電壓情況中開啟。
若該選擇晶體管在通電狀態(tài)，則貯存在該儲(chǔ)存電容C中的電荷會(huì)相等地流到該第一位線BL1與該第二位線BL2上。位線對(duì)BLP的二條位線BL1，BL2已藉由一電荷均值化裝置(無顯示)預(yù)先均值化成中心電壓。
該位線對(duì)BLP的第一位線BL1及第二位線BL2在一末端處連接至讀出放大器1。將該讀出放大器以可偵測(cè)到在位線對(duì)BLP的二條位線BL1，BL2間之電荷差，且可增加具有較高電荷的位線電壓及減低具有較低電荷的位線之電壓的方式配置。由于貯存在該儲(chǔ)存電容中之電荷相等且可同步施加至二位線的事實(shí)，結(jié)果為在該二條位線上繞著該中心電壓有一對(duì)稱相反的訊號(hào)曲線。
再者，此記憶胞元的優(yōu)點(diǎn)為該位對(duì)BBLP的二條位線BL1，BL2于是在連接至該記憶胞元后具有相同的電容。因此，可避免因該儲(chǔ)存電容僅施加至一條位線的事實(shí)所產(chǎn)生的不對(duì)稱性。
再者，在位線對(duì)BLP之位線BL1，BL2間的訊號(hào)大小為兩倍。此可使用來改善訊號(hào)屬性，因此使得該芯片更可信賴或其它可藉由例如減半中心電壓來減低電能消耗。此可產(chǎn)生進(jìn)一步的優(yōu)點(diǎn)，換句話說，可藉由減低該胞元電壓以大于比例地減低漏電流(其經(jīng)常依以非歐姆方式(即非線性方式)所施加的電壓而定)。
圖2闡明具有根據(jù)本發(fā)明的較佳具體實(shí)施例之動(dòng)態(tài)記憶胞元的DRAM內(nèi)存之細(xì)部圖。顯示在圖1的選擇晶體管在圖2中則以簡化的方式由在字符線WL與位線BL間之交叉線處的點(diǎn)來象征性地表示，而該儲(chǔ)存電容C則象征性地由在字符線上的點(diǎn)來表示。在每個(gè)第二位線對(duì)BLP之實(shí)例中，可看見的是該些位線在中心處扭轉(zhuǎn)。
第一位線對(duì)BLP1具有一經(jīng)扭轉(zhuǎn)的位線，而第二位線對(duì)BLP2具有一無扭轉(zhuǎn)的位線。此安排的優(yōu)點(diǎn)為將該第一位線對(duì)BLP1的第一位線之一半鋪設(shè)成與該第二位線對(duì)BLP2的第一位線毗連。同樣地，將該第一位線對(duì)BLP1的第二位線BL2之一半鋪設(shè)成與該第二位線對(duì)BLP2的第一位線毗連。因?yàn)樵谂B之位線間會(huì)發(fā)生訊號(hào)過耦合的情況，在此方法中，在該第一位線對(duì)BLP1之第一位線的一半上及在第二位線之一半上的訊號(hào)曲線會(huì)耦合進(jìn)入該第二位線對(duì)的毗連第一位線中，此相反的訊號(hào)曲線意謂著該耦合在其中的訊號(hào)乃于相反方向且可彼此互易地補(bǔ)償。在此方法中，可能由于在不同位線對(duì)的位線間之訊號(hào)曲線而減低耦合在其中的擾動(dòng)訊號(hào)。
與先述技藝比較，此特別優(yōu)良，因?yàn)榭山逵筛鶕?jù)本發(fā)明之動(dòng)態(tài)記憶胞元來獲得一對(duì)稱訊號(hào)曲線。
因?yàn)樵诹?xí)知的記憶胞元實(shí)例中，該儲(chǔ)存電容的電荷僅會(huì)施加至一條位線上而產(chǎn)生一不對(duì)稱的訊號(hào)曲線，以至于在顯示于圖2之安排的實(shí)例中，無法實(shí)現(xiàn)完全補(bǔ)償該過耦合訊號(hào)。
圖3闡明含有二個(gè)根據(jù)本發(fā)明之經(jīng)積體的動(dòng)態(tài)記憶胞元之半導(dǎo)體基材的截面圖。儲(chǔ)存電容C具體化為一溝槽電容，其由內(nèi)部區(qū)域10與外部區(qū)域11形成。內(nèi)部區(qū)域10及外部區(qū)域11可由絕緣層12將彼此分隔，因此可產(chǎn)生一電容器安排。安排在溝槽電容上的為字符線堆棧13，其電連接至字符線14。在所顯示的圖中，字符線14鉛直于該截平面蔓延。字符線14、字符線堆棧13及溝槽電容10、11、12較佳為彼此鉛直地積體在該基材上。
第一選擇晶體管T1鉛直安排在該字符線堆棧13的第一邊上。連接至第一位線BL1的第一導(dǎo)電區(qū)域15則在第一邊上蔓延，即毗連至字符線14。該第一導(dǎo)電區(qū)域15連接至該第一選擇晶體管T1的第一汲極/源極區(qū)16。該第一汲極/源極區(qū)16較佳地經(jīng)n+-摻雜，且藉由第一絕緣體17與字符線堆棧13分隔。在鉛直方向上，將該第一選擇晶體管T1之第一信道區(qū)域18安排在第一源極/漏極區(qū)域16下。將在第一選擇晶體管T1的第一信道區(qū)域18與字符線堆棧13間之絕緣體17設(shè)計(jì)成閘極氧化物17。
電連接至儲(chǔ)存電容的內(nèi)部區(qū)域10之第二源極/漏極區(qū)24則位于鉛直方向之第一信道區(qū)域18下。第一選擇晶體管T1以此方法形成，使得該晶體管可經(jīng)由字符線14驅(qū)動(dòng)且可依在字符線14上的選擇訊號(hào)而將在儲(chǔ)存電容之內(nèi)部區(qū)域10中的電荷施加至第一位線BL1。
連接至第二位線BL2(無顯示)的接觸連接區(qū)域19則提供在字符線堆棧13的第二邊上。該接觸連接區(qū)域19可經(jīng)由第二導(dǎo)電區(qū)域20連接至第二選擇晶體管T2的第三源極/漏極區(qū)21。第三源極/漏極區(qū)21可由第二絕緣體25與字符線堆棧13分隔。第二選擇晶體管T2的第二信道區(qū)域26則位于鉛直方向之第三源極/漏極區(qū)21下。
第二絕緣體25(同樣設(shè)計(jì)成閘極氧化物)則在字符線堆棧13與第二選擇晶體管T2之第二信道區(qū)域26間蔓延。第四源極/漏極區(qū)22(同樣由第二絕緣體25與字符線堆棧13分隔)則位于鉛直方向之第二信道區(qū)域26下。
第四源極/漏極區(qū)22則位于該溝槽電容的區(qū)域中，但是絕緣區(qū)域23則安排在該溝槽電容的內(nèi)部區(qū)域10與第四源極/漏極區(qū)22之間。此外，該第四源極/漏極區(qū)22電連接至該溝槽電容的外部區(qū)域11。在此方法中，該溝槽電容C的外部區(qū)域11經(jīng)由第二選擇晶體管T2接觸連接。若該第二選擇晶體管T2于在字符線14上之選擇訊號(hào)控制下激活，則該溝槽電容的外部區(qū)域11可經(jīng)由接觸區(qū)域19連接至該第二位線BL2。
此可產(chǎn)生一選擇晶體管T1，T2呈鉛直安排的結(jié)構(gòu)，使得可不需預(yù)計(jì)擴(kuò)大該面積需求而能實(shí)現(xiàn)根據(jù)本發(fā)明之此記憶胞元。
圖4闡明一具有根據(jù)本發(fā)明之經(jīng)積體的動(dòng)態(tài)記憶胞元之基材的平面圖。為了清楚的目的，并無顯示該鉛直蔓延的字符線及水平蔓延的位線。該記憶胞元以小方盒形式表示，其含有連接在二邊的橢圓形選擇晶體管T1，T2。圖3的截面圖則與在圖4中以虛線方式描出的截線相符合。
為了讓記憶胞元與二位線接觸，則提供第一及第二導(dǎo)電區(qū)域15，20，在每個(gè)實(shí)例中，該第一導(dǎo)電區(qū)域15與第一選擇晶體管連接；且在每個(gè)實(shí)例中，該第二導(dǎo)電區(qū)域20與第二選擇晶體管T2連接。
提供一定長度的導(dǎo)電區(qū)域15，20，使得在接觸連接器之輔助下，該第一導(dǎo)電區(qū)域15可連接至第一位線BL1且該第二導(dǎo)電區(qū)域20可連接至第二位線BL2。該位線(無顯示在圖4中)則水平蔓延在以下列方式闡明之結(jié)構(gòu)上該第一位線蔓延在第一導(dǎo)電區(qū)域15之接觸連接19上，及該第二位線蔓延在第二導(dǎo)電區(qū)域20之接觸連接19上。字符線14在與其相關(guān)的正確角度上蔓延，以在每個(gè)實(shí)例中能精確地在該記憶胞元結(jié)構(gòu)上，而造成與字符線堆棧13接觸。
在此方法中，其可能制造一經(jīng)改良的DRAM內(nèi)存電路，此控制并沒有增加面積需求，且在二選擇晶體管T1，T2之輔助下可同步將儲(chǔ)存電容C連接至二條毗連位線。
此優(yōu)點(diǎn)為在位對(duì)的毗連位線上之訊號(hào)曲線呈對(duì)稱，以至于在經(jīng)扭轉(zhuǎn)的位線之實(shí)例中，在相關(guān)不扭轉(zhuǎn)之位線上的串音可導(dǎo)致耦合在其中的訊號(hào)能彼此互易地補(bǔ)償。
參考符號(hào)表列1讀出放大器10儲(chǔ)存電容之內(nèi)部區(qū)域11儲(chǔ)存電容之外部區(qū)域12介電質(zhì)13字符線堆棧14字符線15第一導(dǎo)電區(qū)域16第一源極/漏極區(qū)17第一絕緣體18第一信道區(qū)域19位線接觸連接器20第二導(dǎo)電區(qū)域21第三源極/漏極區(qū)22第四源極/漏極區(qū)23絕緣層24第二源極/漏極區(qū)25第二絕緣體26第二信道區(qū)域
權(quán)利要求
1.一種動(dòng)態(tài)記憶胞元，其可由選擇訊號(hào)選擇且其內(nèi)容可由一具有第一及第二位線(BL1，BL2)的位對(duì)((BLP)讀出，其具有一儲(chǔ)存電容(C)和第一及第二選擇晶體管(T1，T2)；在此實(shí)例中，依選擇訊號(hào)而定，該儲(chǔ)存電容(C)的第一終端可經(jīng)由該第一選擇晶體管(T1)連接至該第一位線(BL1)，及該儲(chǔ)存電容(C)的第二終端可經(jīng)由該第二選擇晶體管(T2)連接至該第二位線(BL2)。
2.如權(quán)利要求第1項(xiàng)之動(dòng)態(tài)記憶胞元，該記憶胞元以一積體方式建構(gòu)在一基材中，該儲(chǔ)存電容(C)包含一溝槽電容，該儲(chǔ)存電容的內(nèi)部區(qū)域(10)則由絕緣層(12)與外部區(qū)域(11)分隔，該第一選擇晶體管(T1)連接至該儲(chǔ)存電容(C)的內(nèi)部區(qū)域(10)且該第二選擇晶體管(T2)連接至該儲(chǔ)存電容(C)的外部區(qū)域(11)，以至于在激活該選擇晶體管(T1，T2)的情況中，該內(nèi)部區(qū)域(10)的電荷可施加至第一位線(BL1)且該外部區(qū)域(11)的電荷可施加至第二位線(BL2)。
3.如權(quán)利要求第2項(xiàng)之動(dòng)態(tài)記憶胞元，該第一及第二選擇晶體管(T1，T2)鉛直安排在該溝槽電容的二邊上。
4.如權(quán)利要求第3項(xiàng)之動(dòng)態(tài)記憶胞元，其將一施加驅(qū)動(dòng)訊號(hào)的驅(qū)動(dòng)區(qū)域(13)安排在該溝槽電容上。
5.如權(quán)利要求第4項(xiàng)之動(dòng)態(tài)記憶胞元，該驅(qū)動(dòng)區(qū)域以可提供作為該第一及第二選擇晶體管(T1，T2)的闡極區(qū)域之方式配置。
6.如權(quán)利要求第3或4項(xiàng)之動(dòng)態(tài)記憶胞元，將該選擇晶體管(T1，T2)的各別汲極/源極區(qū)域(16，21，22，24)安排在該溝槽電容處，以造成與后者接觸。
全文摘要
本發(fā)明系關(guān)于一種動(dòng)態(tài)記憶胞元，其可藉由選擇訊號(hào)選擇且其內(nèi)容可由含有第一及第二位線的位對(duì)讀出，其具有一儲(chǔ)存電容和第一及第二選擇晶體管；在此實(shí)例中，依該選擇訊號(hào)而定，該儲(chǔ)存電容的第一終端可經(jīng)由第一選擇晶體管連接至第一位線且該儲(chǔ)存電容的第二終端可經(jīng)由第二選擇晶體管連接至第二位線。
文檔編號(hào)G11C11/405GK1503367SQ200310119658
公開日2004年6月9日 申請(qǐng)日期2003年11月27日 優(yōu)先權(quán)日2002年11月27日
發(fā)明者P·比爾, P 比爾 申請(qǐng)人:因芬尼昂技術(shù)股份公司