專利名稱：制造記憶胞元之方法、記憶胞元及記憶胞元裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種用于制造記憶胞元的方法、亦關(guān)于一種記憶胞元與一種記憶胞元裝置。
有鑒于計(jì)算機(jī)技術(shù)的快速發(fā)展，一直持續(xù)需要一種密度更高且更便宜的儲(chǔ)存媒體。
從習(xí)知技藝中可知，在DRAM(Dynamic Random Access Memory，動(dòng)態(tài)隨機(jī)存取內(nèi)存)記憶胞元中，是將信息編碼為電容器的電荷狀態(tài)。DRAM的缺點(diǎn)則在于其尺寸性不足，且DRAM內(nèi)存需要重復(fù)地更新，而產(chǎn)生關(guān)于電力平衡方面的問(wèn)題；此外，當(dāng)電力供應(yīng)中斷時(shí)，DRAM中所儲(chǔ)存的信息亦將自DRAM逸失。
在SRAM(Static Random Access Memory，靜態(tài)隨機(jī)存取內(nèi)存)記憶胞元的例子中，是利用多個(gè)共同連接的晶體管來(lái)儲(chǔ)存信息。SRAM的缺點(diǎn)在于其尺寸性不足，且當(dāng)電力供應(yīng)中斷時(shí)，SRAM中所儲(chǔ)存的信息亦將自SRAM逸失。
從習(xí)知技藝中亦可得知MRAM(Magnetic Random Access Memory，磁性隨機(jī)存取內(nèi)存)記憶胞元，因MRAM內(nèi)存的導(dǎo)電性是與其磁化區(qū)域的磁化狀態(tài)有關(guān)，而在此一記憶胞元中即以磁化區(qū)域磁化狀態(tài)的方式來(lái)清楚儲(chǔ)存信息。然而，在繼續(xù)減少M(fèi)RAM的尺寸時(shí)，便會(huì)因超順磁性現(xiàn)象而產(chǎn)生問(wèn)題；所謂超順磁性限制是指MRAM內(nèi)存僅具有尺寸性不足的問(wèn)題，且在兩記憶狀態(tài)間僅能測(cè)量到一微小訊號(hào)；此外，更有讀取MRAM記憶胞元的困難，且需要復(fù)雜的二極管來(lái)執(zhí)行正常讀取。
FeRAM(Ferroelectric Random Access Memory，鐵電隨機(jī)存取內(nèi)存)記憶胞元?jiǎng)t是DRAM記憶胞元的改良類型，其中FeRAM是利用電容器介電質(zhì)來(lái)作為鐵電層，F(xiàn)eRAM的缺點(diǎn)同樣在于其尺寸性不足，且其制造的復(fù)雜度相當(dāng)高。
在習(xí)知技藝中尚有多種記憶胞元，例如EEPROM(ElectricallyErasable and Programmable Read Only Memory，電可擦除可編程只讀存儲(chǔ)器)與NROM(Nitride Read Only Memory，氮化只讀存儲(chǔ)器)，這兩種記憶胞元的尺寸性亦同樣不足，且需要高讀取與編程電壓。
大部分的習(xí)知記憶胞元的基礎(chǔ)皆在于將電子引入一記憶區(qū)域中，然而，由于電子具有中和電荷的趨勢(shì)而容易流出該記憶區(qū)域，此即表示資料會(huì)因而逸失；因此，該等記憶胞元皆難以實(shí)現(xiàn)足夠長(zhǎng)的資料持留時(shí)間(retention time)。說(shuō)明了以穿隧顯微鏡(掃描穿隧顯微鏡，“Scanning TunnelingMicroscope”，STN)所進(jìn)行的實(shí)驗(yàn)，利用STN將一硫化銀探針帶入數(shù)奈米厚的鉑基板內(nèi)，并在該硫化銀探針與該鉑基板間施加一個(gè)合適的電壓，以于該硫化銀探針與該鉑基板之間形成一個(gè)量子點(diǎn)接觸。


圖1A與圖1B說(shuō)明了這個(gè)實(shí)驗(yàn)。
如圖1所示的第一實(shí)驗(yàn)裝置100包含一鉑基板101，其利用穿隧顯微鏡而配置在離一硫化銀探針102約數(shù)奈米遠(yuǎn)處；如該第一實(shí)驗(yàn)裝置100所示，在鉑基板101與硫化銀探針102間施加一第一電壓103，使該鉑基板101相對(duì)于該硫化銀探針102而被充以負(fù)電，而使銀原子留在硫化銀探針102的尖端，形成一個(gè)銀量子點(diǎn)接觸104，由圖1A同樣可知在此過(guò)程中所發(fā)生的電化學(xué)反應(yīng)。由硫化銀探針102的原子銀材料經(jīng)離子化后形成帶正性電荷的銀離子(相對(duì)于該第一電壓103)，而在該鉑基板101與該硫化銀探針102間之量子穿隧接觸上的帶正性電荷的銀離子會(huì)因形成銀組件而減少，這使得鉑基板101與硫化銀探針102間的穿隧阻障(tunnel barrier)產(chǎn)生橋接(bridged)。
圖1B所示的第二實(shí)驗(yàn)裝置110及其相關(guān)的文字說(shuō)明則解釋了在鉑基板101與硫化銀探針102間施加一個(gè)與該第一電壓103極性相反的第二電壓111時(shí)所發(fā)生的情形。在此一操作狀態(tài)中，量子點(diǎn)接觸104的銀原子會(huì)離子化而形成帶正性電荷的銀離子，這代表量子點(diǎn)接觸104又回縮且在鉑基板101與硫化銀探針102間不再有任何電性接觸；在用于產(chǎn)生第二電壓111之電壓源負(fù)極處的硫化銀探針102之銀離子會(huì)因形成銀原子而減少。
為橋接鉑基板101與硫化銀探針102而形程的量子點(diǎn)接觸104改變了含有鉑基板101與硫化銀探針102的裝置之電阻，如圖2所示。
在圖2所示的圖200中，其橫坐標(biāo)201標(biāo)示了鉑基板101與硫化銀探針102間所施加的電壓，而其縱坐標(biāo)202則標(biāo)示了未反應(yīng)之電阻大小的對(duì)數(shù)值。在對(duì)應(yīng)于第一實(shí)驗(yàn)裝置100的情形中，電傳導(dǎo)接觸是出現(xiàn)在該鉑基板101與該硫化銀探針102間，這代表包含該鉑基板101與該硫化銀探針102的裝置具有較低的未反應(yīng)電阻；而在對(duì)應(yīng)于第二實(shí)驗(yàn)裝置110的情形中，該量子點(diǎn)接觸104已經(jīng)回縮，即代表該鉑基板101已與該硫化銀探針102去耦合(decoupled)，而包含該鉑基板101與該硫化銀探針102的裝置便具有較高的未反應(yīng)電阻，在此情形中，僅有少量的穿隧電流可以在該鉑基板101與該硫化銀探針102之間流動(dòng)。揭露了可使用脂肪族與芳香族自組裝(self-assembled)單層來(lái)作為欲彼此配置于數(shù)奈米處的兩個(gè)組件之間的有機(jī)介電質(zhì)。揭露了一種用于DRAM記憶胞元的垂直晶體管。至[10]揭露了將一硫硒碲玻璃(Chalcogenide)配置在內(nèi)存的第一電極與第二電極間，在該兩電極間所施加的電壓可使樹突(dendrite)經(jīng)由該硫硒碲玻璃成長(zhǎng)或回復(fù)。
然而，[4]至[10]中所揭露的記憶胞元的缺點(diǎn)在于，只有在使用大體積材料時(shí)，該等記憶胞元才具有足夠高的開/關(guān)比(on/off ratio)；此外，經(jīng)由該硫硒碲玻璃而成長(zhǎng)樹突代表該等記憶胞元無(wú)法達(dá)成足夠快的讀取時(shí)間與寫入時(shí)間。揭露了一種微電子可編程裝置與一種用于形成與編程該裝置的方法。揭露了電化學(xué)電流源，特別是鉛蓄電池(lead storagebattery)。
本發(fā)明基于上述問(wèn)題，提出一種用于制造記憶胞元的方法、一種記憶胞元與一種記憶胞元裝置，其相較于習(xí)知者而言，具有更佳的記憶胞元性質(zhì)。
此問(wèn)題可藉由具有權(quán)利要求獨(dú)立項(xiàng)所述特征的一種用于制造記憶胞元的方法、一種記憶胞元與一種記憶胞元裝置而獲得解決。
用于制造一記憶胞元的方法包含了在一基板中或在一基板上形成一第一電傳導(dǎo)區(qū)域；此外，在離該第一電傳導(dǎo)區(qū)域一預(yù)定距離處形成一第二電傳導(dǎo)區(qū)域，使該第一電傳導(dǎo)區(qū)域與該第二電傳導(dǎo)區(qū)域間形成一凹穴。該第一與該第二電傳導(dǎo)區(qū)域的建立方式使得在對(duì)該等電傳導(dǎo)區(qū)域施加一第一電壓時(shí)，可形成一結(jié)構(gòu)，其至少部分橋接該等電傳導(dǎo)區(qū)域間之距離，其中該結(jié)構(gòu)是由該等電傳導(dǎo)區(qū)域至少其中之一的材料所形成；此外，該第一與該第二電傳導(dǎo)區(qū)域的建立方式亦使得在對(duì)該等電傳導(dǎo)區(qū)域施加一第二電壓時(shí)，可使至少部分橋接該等電傳導(dǎo)區(qū)域間距離的一結(jié)構(gòu)之材料回縮。
本發(fā)明之記憶胞元具有一基板以及形成在該基板中或該基板上的一第一電傳導(dǎo)區(qū)域；此外，該記憶胞元含有一第二電傳導(dǎo)區(qū)域，其配置在離該第一電傳導(dǎo)區(qū)域一預(yù)定距離處，而使得該第一電傳導(dǎo)區(qū)域與該第二電傳導(dǎo)區(qū)域間形成一凹穴。該第一與該第二電傳導(dǎo)區(qū)域的建立方式使得在對(duì)該等電傳導(dǎo)區(qū)域施加一第一電壓時(shí)，可形成一結(jié)構(gòu)，其至少部分橋接該等電傳導(dǎo)區(qū)域間之距離，其中該結(jié)構(gòu)是由該等電傳導(dǎo)區(qū)域至少其中之一的材料所形成；而該第一與該第二電傳導(dǎo)區(qū)域的建立亦使得在對(duì)該等電傳導(dǎo)區(qū)域施加一第二電壓時(shí)，可使至少部分橋接該等電傳導(dǎo)區(qū)域間距離的一結(jié)構(gòu)之材料回縮。
此外，本發(fā)明提供了一種記憶胞元裝置，其具有多個(gè)如前所述特征的記憶胞元。
由本發(fā)明可知的一項(xiàng)基本觀念是所提供的記憶胞元是藉由相鄰的兩電傳導(dǎo)區(qū)域具有一高電阻結(jié)構(gòu)(例如具有邏輯值“1”的信息)或具有一低電阻結(jié)構(gòu)(例如具有邏輯值“0”的信息)而儲(chǔ)存信息，該記憶胞元可在此兩狀態(tài)之間進(jìn)行可逆性切換。若該等電傳導(dǎo)區(qū)域是藉由預(yù)定凹穴而配置在距離彼此的預(yù)定穿隧間隙處，則僅有少數(shù)穿隧電流可以在該兩電傳導(dǎo)區(qū)域之間流動(dòng)，且即因而假設(shè)該記憶胞元具有一未反應(yīng)電阻高值；然而，若該兩電傳導(dǎo)區(qū)域之間形成了一個(gè)橋接該等電傳導(dǎo)區(qū)域的結(jié)構(gòu)，則該裝置便具有一個(gè)明顯較低的電阻。
根據(jù)本發(fā)明，可于該等電傳導(dǎo)區(qū)域間形成橋接結(jié)構(gòu)或?qū)⑵浠貜?fù)為已形成的凹穴，橋接結(jié)構(gòu)的形成或回復(fù)可由一個(gè)較[4]至[10]所述的記憶胞元更高的速率或更低的電讀取/寫入電壓達(dá)成(在[4]至[10]所述的記憶胞元中尚需經(jīng)由一固態(tài)層而成長(zhǎng)一樹突)；因此本發(fā)明可實(shí)現(xiàn)較短的讀取與寫入時(shí)間。
與習(xí)知技藝中的記憶胞元(例如DRAMs、SRAMs、FeRAMs、EEPROMs與NROMs等)不同的是，本發(fā)明的記憶胞元并非以輕微揮發(fā)性的電荷載子為儲(chǔ)存之基礎(chǔ)，而是以形成或回復(fù)一固態(tài)結(jié)構(gòu)以橋接該等電傳導(dǎo)區(qū)域間的凹穴，其明顯更接近于奈米尺度(nanometer scale)，因此記憶信息即可更安全地儲(chǔ)存于本發(fā)明的記憶胞元中，且產(chǎn)生較高的資料持留時(shí)間(retention time)。
此外，由于記憶胞元整合度不斷地提升，以電荷載子形式儲(chǔ)存記憶信息的記憶胞元將會(huì)面臨到基本的物理問(wèn)題。舉例而言，長(zhǎng)程之庫(kù)倫力交互作用(Coulomb interaction)表示鄰近記憶胞元的電荷載子會(huì)以不希望的形式而產(chǎn)生交互作用，這代表記憶信息會(huì)以不希望的形式逸失或操作；相較之下，本發(fā)明的記憶胞元是一種可尺寸化之記憶胞元，由于其原理并非儲(chǔ)存電荷載子，因而可避免上述之不希望的交互作用。
由于在該兩電傳導(dǎo)區(qū)域之間的凹穴(cavity)可以降低至埃(angstrom，)的范圍甚至更低(可明顯形成一量子點(diǎn)接觸)，因此本發(fā)明之記憶胞元可實(shí)現(xiàn)每平方英60兆位(terabits)的儲(chǔ)存密度，且其裝置平面結(jié)構(gòu)更為簡(jiǎn)單；若將本發(fā)明之記憶胞元以所選擇的膜層架構(gòu)而彼此堆棧為三維結(jié)構(gòu)，即可將儲(chǔ)存密度提升至pentabit的范圍或甚至更高。
本發(fā)明之記憶胞元亦具有讀取與寫入時(shí)間短的優(yōu)點(diǎn)，其可被多次寫入，且為非揮發(fā)性并可于低功率與低電壓需求下操作，因此，對(duì)本發(fā)明之記憶胞元而言，約100mV的電壓供應(yīng)即相當(dāng)足夠。
使用真空凹穴(或僅以氣體充填之凹穴)可使該記憶胞元兩操作狀態(tài)(成長(zhǎng)橋接結(jié)構(gòu)/回復(fù)橋接結(jié)構(gòu))中的未反應(yīng)電阻值產(chǎn)生特別高的開/關(guān)比(on/off ratio)；利用穿隧接觸則可使所儲(chǔ)存的信息具有指數(shù)性質(zhì)且因而具有相當(dāng)高層級(jí)的可靠度。
本發(fā)明的核心構(gòu)想在于，在兩電極區(qū)域間所產(chǎn)生的凹穴不具固體或液體填充材料(除了在該凹穴中可能殘余的氣體外)，其穿隧間隙(較佳為1奈米之范圍內(nèi))可以改變成一量子點(diǎn)接觸，即完全橋接該凹穴(例如利用在一固態(tài)電解質(zhì)中的移動(dòng)離子)。
各形成一記憶胞元之多種穿隧接觸可用以建構(gòu)一記憶胞元裝置(類似于MRAM的形式)；舉例而言，可采用MRAM的讀取原理來(lái)讀取所儲(chǔ)存的信息。在一記憶胞元裝置中的記憶胞元下方具有一選擇晶體管(selection tfansistor)或其它可藉由字符線與位線激活、進(jìn)而以一特定記憶胞元為讀取標(biāo)的的選擇組件。舉例而言，在兩個(gè)彼此成直角配置之互連間的交叉區(qū)域中可產(chǎn)生如圖1A與圖1B所述的固態(tài)反應(yīng)。
因此對(duì)于兩電極而言，其中一電極可由例如硫化銀(Ag2S)所制成，而另一電極則由鉑或金制成，且兩電極間彼此的距離約為0.5~5奈米，因此該兩電極可經(jīng)由無(wú)材料(真空)穿隧阻障(tunnel barrier)而彼此產(chǎn)生交互作用。若對(duì)鉑電極施加一個(gè)相對(duì)于硫化銀電極之負(fù)電位，則電子即可穿隧經(jīng)過(guò)該穿隧間隙，并中和硫化銀電集中的銀離子而形成銀組件，接著銀便沉積在硫化銀電極的表面而形成一或多個(gè)量子點(diǎn)接觸；若施加一反向電壓，則銀會(huì)離子化并游移回硫化銀電極，這表示又再次回到高未反應(yīng)電阻的操作狀態(tài)。
因此，本發(fā)明的重要構(gòu)想在于可以重復(fù)形成兩電傳導(dǎo)區(qū)域(例如兩電極)間的可調(diào)整穿隧間隙。
本發(fā)明的較佳發(fā)展實(shí)施例可見于權(quán)利要求附屬項(xiàng)中。
在記憶胞元的制造方法中，該第一與該第二電傳導(dǎo)區(qū)域之間的預(yù)定距離是經(jīng)由在該第一電傳導(dǎo)區(qū)域上形成一預(yù)定厚度的輔助結(jié)構(gòu)并于該第二電傳導(dǎo)區(qū)域形成后移除該輔助結(jié)構(gòu)而產(chǎn)生，因此可使用具有一預(yù)定厚度的輔助結(jié)構(gòu)或犧牲結(jié)構(gòu)來(lái)保證并精確設(shè)定后續(xù)所欲制造的凹穴；換言之，該輔助結(jié)構(gòu)是作為該等電傳導(dǎo)區(qū)域之間的間隙。
較佳為，所使用的該輔助結(jié)構(gòu)是一自組裝單層，例如如[2]中所示。舉例而言，自組裝單層可為一有機(jī)分子，其包含一可調(diào)整長(zhǎng)度之碳鏈以及與其鏈接之一硫離子；舉例而言，若使用特別有益于化學(xué)耦合之金/硫耦合，則該自組裝單層中的硫離子便可耦合至該等電傳導(dǎo)區(qū)域其中之一，這表示該兩個(gè)電傳導(dǎo)區(qū)域彼此之間的距離可達(dá)奈米范圍；特別是，由于碳鏈長(zhǎng)度可以任意調(diào)整為更多或更少，因此可以利用自組裝單層而使所定義的兩電傳導(dǎo)區(qū)域間的距離達(dá)到埃(Angstrom)的范圍或甚至更低。在該第二電傳導(dǎo)區(qū)域已形成于該自組裝單層上之后，即可利用選擇性蝕刻方式來(lái)移除該自組裝單層，而形成凹穴；所使用的自組裝單層(SAMs，self-assembled monolayers)亦稱為自組織化單層(self-organizing monolayers)，其使兩電傳導(dǎo)區(qū)域之間的距離可預(yù)定為100pm或少于100pm的高精確度，并具有高度的重復(fù)形成能力。
另一種可替代自組裝單層的方式為利用原子層沉積方法(ALDmethod)來(lái)形成該輔助結(jié)構(gòu)或該犧牲結(jié)構(gòu)，此方法可將沉積膜層的厚度調(diào)整到原子層的精確度，亦即可達(dá)數(shù)埃范圍的精確度。
此外，亦可利用分子束磊晶方式(MBE method)來(lái)形成該輔助結(jié)構(gòu)。
兩電傳導(dǎo)區(qū)域之間的預(yù)定距離較佳為0.5~5奈米，且更佳為0.6~2奈米，這樣的距離可以更快速的形成或回復(fù)一橋接結(jié)構(gòu)，這表示可達(dá)成更快的編程與清除時(shí)間。
本發(fā)明可使該第一電傳導(dǎo)區(qū)域形成為一第一互連，而該第二電傳導(dǎo)區(qū)域則形成為一第二互連，該等互連可以配置為互呈直角而延伸；一第一與一第二互連的交叉區(qū)域明顯由該穿隧接觸隔離，而形成本發(fā)明之記憶胞元。
以下將更詳細(xì)說(shuō)明本發(fā)明之記憶胞元，本發(fā)明之用于制造一記憶胞元的方法的細(xì)節(jié)亦適用于該記憶胞元，且反之亦然。
在本發(fā)明之記憶胞元中，該基板可為一半導(dǎo)體基板，較佳為一硅基板，例如硅晶圓或是硅芯片。
該第一或該第二電傳導(dǎo)區(qū)域(特別是可成長(zhǎng)出一橋接結(jié)構(gòu)至另一電傳導(dǎo)區(qū)域的電傳導(dǎo)區(qū)域)可包含一固態(tài)電解質(zhì)、一含有金屬離子的玻璃、一含有金屬離子的半導(dǎo)體、或一硫硒碲玻璃(chalcogenide)。硫硒碲玻璃是一種含有組件周期表中第六族組件中其中一組件(特別是硫、硒及/或碲)的材料；較佳為，該第一或該第二電傳導(dǎo)區(qū)域包含了一硫硒碲玻璃材料與一金屬材料，該硫硒碲玻璃材料可選自由砷、鍺、硒、碲、鉍、鎳、硫、釙與鋅所組成的族群，該金屬材料則選自組件周期表中第一族與第二族的組件，其中以銀、銅或鋅為較佳者。
舉例而言，該第一或該第二電傳導(dǎo)區(qū)域可包含硫化銀、或是硫化砷、硫化鍺或硒化鍺。
該第一或該第二電傳導(dǎo)區(qū)域(特別是可成長(zhǎng)出一橋接結(jié)構(gòu)至另一電傳導(dǎo)區(qū)域的電傳導(dǎo)區(qū)域)包含金屬材料，例如銀、金、鋁及/或鉑。
具有特別優(yōu)勢(shì)的材料組合是該等電傳導(dǎo)區(qū)域其中之一由金材料、銀材料或銅材料所形成，而所使用的該輔助結(jié)構(gòu)則由具有硫終端基團(tuán)的自組裝單層所形成；在此例中，可使用有益的金/硫耦合化學(xué)，其與銀和銅亦利用相似的形式作用。
在下文中將對(duì)含有本發(fā)明之記憶胞元的記憶胞元裝置加以詳細(xì)說(shuō)明，該記憶胞元的細(xì)節(jié)亦同樣適用于含有該等記憶胞元的記憶胞元裝置。
該等記憶胞元亦可配置為矩陣形式；舉例而言，第一互連可以制造為沿一第一方向之第一電傳導(dǎo)區(qū)域，而該第二互連則制造為沿第二方向之第二電傳導(dǎo)區(qū)域；若該等第一與該等第二互連彼此間的距離與一穿隧間隙對(duì)應(yīng)，則該等第一互連其中之一與該等第二互連其中之一之間的交叉區(qū)域便含有一個(gè)根據(jù)本發(fā)明之記憶胞元。
對(duì)于該記憶胞元裝置中的至少某些記憶胞元而言，在該基板中及/或該基板上具有用于選擇一記憶胞元的選擇組件，該等選擇組件較佳為場(chǎng)效晶體管，且更佳為垂直場(chǎng)效晶體管。該等選擇組件可作為開關(guān)組件，這表示可以藉由對(duì)一場(chǎng)效晶體管閘極區(qū)域施加一電壓的方式，來(lái)偵測(cè)流經(jīng)所選擇之記憶胞元的電流量，并因此而讀取儲(chǔ)存于其中的信息內(nèi)容。
以下將藉由圖式來(lái)詳細(xì)說(shuō)明本發(fā)明的示范實(shí)施例，其中圖1A與圖1B說(shuō)明了根據(jù)習(xí)知技藝之實(shí)驗(yàn)裝置；圖2說(shuō)明如圖1所示的實(shí)驗(yàn)裝置的電壓/電阻特性；圖3A至圖3D說(shuō)明在根據(jù)本發(fā)明較佳實(shí)施例之記憶胞元制造方法中不同時(shí)間所形成的層序列；圖4說(shuō)明根據(jù)本發(fā)明較佳實(shí)施例之記憶胞元裝置；圖5說(shuō)明根據(jù)本發(fā)明較佳實(shí)施例之記憶胞元；以及圖6說(shuō)明根據(jù)本發(fā)明另一較佳實(shí)施例之記憶胞元。
下文將參考圖3A至圖3D說(shuō)明根據(jù)本發(fā)明較佳實(shí)施例之記憶胞元制造方法。
為了獲得如圖3A所示的層序列300，一硅氧化物層302(在此實(shí)施例中約為100nm)系沉積在一硅基板301上，在該硅基板301中可先行形成評(píng)估或切換組件(例如放大器、選擇晶體管...等)；在該硅氧化物層302上沉積一光阻層303，利用光微影方式或干式蝕刻方式而于該硅氧化物層302或該光阻層303中形成一溝渠305；在蝕刻之后，并不將光阻層303的材料燒失(incinerated)，而是利用緩沖之氫氟酸(HF)而進(jìn)行濕式蝕刻步驟，而獲得稍微蝕刻不足的光阻層。其次，利用一方向性氣相沉積或?yàn)R鍍方式在該溝渠305(圖中未示)中沉積約10nm厚的鈦層；接著沉積一金材料至一預(yù)定厚度，使該硅氧化物層302中的溝渠305剛好被填滿，亦可將金材料304沉積在該光阻303的表面。
為獲得如圖3B所示的層序列310，利用一發(fā)射方式(liftoffmethod)來(lái)移除光阻303之材料以及與光阻303上的金材料304共有之材料，而于該溝渠305中殘留一金電極311；對(duì)此一方式所獲得的層序列執(zhí)行H2或O2電漿處理。接著，在該金電極311上配置一具有一預(yù)定厚度(亦即分子長(zhǎng)度)之SAM(自組裝單層)層312，該SAM層312包含具有碳鏈的分子，且該碳鏈的一終端部分具有含硫基團(tuán)，此一含硫基團(tuán)能夠以預(yù)定形式對(duì)接在該金電極311的金材料上，使得該SAM層312可以具有良好物理位置，如圖3B所示。藉由對(duì)該SAM層312中分子長(zhǎng)度之選擇，即可精確設(shè)定后續(xù)欲制造的穿隧凹穴的厚度；在沉積了該SAM層312后，以約10nm厚的硫化鍺層覆蓋所得的層序列，并接著濺鍍一層約1nm至5nm厚的銀層；對(duì)所得的層序列進(jìn)行UV輻照，其可將銀離子驅(qū)動(dòng)至硫化鍺層中；然后再次在所得的層序列上濺鍍金、銀或鉑，以增加其電傳導(dǎo)性或頂層的強(qiáng)度。另外，亦可選擇氣相沉積并強(qiáng)化另一層約10nm厚的硫化銀層，其可于該SAM層312上形成硫硒碲玻璃電極313。
下文將說(shuō)明如何獲得如圖3C所示的層序列320，首先需注意到圖3A、圖3B與圖3D所示的截面與圖3C所示的截面并不相同，圖3C所說(shuō)明的是圖3B中沿截線I-I’所示截面的層序列310之發(fā)展。
為獲得如圖3C所示的層序列320，將該硫硒碲玻璃電極313圖樣化以形成一互連，其可利用阻罩(resist mask，圖中未示)以及后續(xù)的干式蝕刻步驟而完成；藉其暴露該SAM層312，接著利用溶劑以及隨后續(xù)之氫電漿處理而提升的溫度來(lái)移除該SAM層312，以形成無(wú)材料之穿隧接觸或凹穴321。
該層序列320即為根據(jù)本發(fā)明一較佳實(shí)施例之記憶胞元。
圖3D是從與圖3A及圖3B對(duì)應(yīng)之一截面來(lái)說(shuō)明圖3C中的記憶胞元。
必須說(shuō)明的是，可以利用電漿方式來(lái)將所產(chǎn)生的硅氧化物覆蓋在圖3C與圖3D所示的記憶胞元上，且可利用例如CMP(化學(xué)機(jī)械光)方式來(lái)將所得的裝置平面化，而于所形成的該記憶胞元或該記憶胞元裝置上形成另一記憶胞元之膜層，以產(chǎn)生大尺寸的3D整合結(jié)構(gòu)。
下文中關(guān)于圖3D的說(shuō)明則解釋了該記憶胞元所儲(chǔ)存的功能性。
首先說(shuō)明如何將資料編程入該記憶胞元中。當(dāng)施加一正電位至該硫硒碲玻璃電極313并施加一負(fù)電位至該金電極311時(shí)，則從該硫硒碲玻璃電極313將成長(zhǎng)出一銀橋接結(jié)構(gòu)，并橋接該金電極311與該硫硒碲玻璃電極313間的凹穴321(數(shù)奈米厚)；若在此時(shí)針對(duì)該等電極311、313間的讀取電壓測(cè)量電流值，則因該橋接結(jié)構(gòu)橋接了該凹穴321而形成一低電阻組態(tài)之故，所測(cè)量得的電流值為一高值。若于該等電極311、313間所施加的電壓方向與先前所施加者相反，即施加正電位至該金電極311，則樹突(dendrite)或該橋接結(jié)構(gòu)將為回縮，使得該凹穴321形成電極311、313間的穿隧間隙，此時(shí)施加讀取電壓所得的電流量將比形成橋接結(jié)構(gòu)時(shí)為低。
舉例而言，可將操作狀態(tài)“高未反應(yīng)電阻”或“低未反應(yīng)電阻”識(shí)別為邏輯值“1”與“0”(反之亦然)，因此即可將記憶信息清楚地編碼在一記憶胞元各別之未反應(yīng)電阻值中。
下文中關(guān)于圖4的敘述則說(shuō)明了根據(jù)本發(fā)明一較佳實(shí)施例之記憶胞元裝置400。
該記憶胞元裝置400是由多個(gè)延伸于第一方向的金位線401以及與其呈直角的多個(gè)硫硒碲玻璃字符線(含硫化銀)402所形成；一金位線401與一硫硒碲玻璃字符線402間的每一交叉區(qū)域則包含一凹穴(未示于圖4中)，其與相關(guān)之金位線401以及相關(guān)之硫硒碲玻璃字符線402的鄰近區(qū)域共同形成本發(fā)明之記憶胞元。該等金位線401與該等硫硒碲玻璃字符線402間之交叉區(qū)域的該等凹穴是藉由移除之前所涂覆的SAM(自組裝單層)層而依序形成。
下文中關(guān)于圖5的敘述則說(shuō)明了根據(jù)本發(fā)明一較佳實(shí)施例之記憶胞元500。
如圖5所示的記憶胞元500具有一第一電極501與一第二電極502，在該等電極501、502間則形成一凹穴503；該第一與該第二電極501、502是設(shè)定為可使得在對(duì)該等電極501、502施加一第一電壓時(shí)，可形成一個(gè)可橋接該凹穴503之結(jié)構(gòu)，該結(jié)構(gòu)是由該等電極501、502其中的一種材料所形成；此外，該等電極的設(shè)定亦使得在對(duì)該等電極之間施加一個(gè)與該第一電壓即興相反之第二電壓時(shí)，可使橋接該等電極501、502間之該凹穴503的一結(jié)構(gòu)之材料回縮，使該等電極501、502彼此電性去耦合于該凹穴。
換言之，對(duì)于該等電極501、502之間的一固定電壓而言，電流值的大小是與該橋接結(jié)構(gòu)是否橋接該凹穴503有關(guān)，因此組件501至503形成了該記憶胞元500的核心區(qū)域；舉例而言，亦可利用如圖4所示的類似方式在一記憶胞元裝置中配置多個(gè)記憶胞元500。在此例中，需能將記憶信息寫入一特定記憶胞元中、或以預(yù)定形式而從一特定記憶胞元讀取記憶信息，其可利用在如圖5所示的實(shí)施例中的垂直場(chǎng)效晶體管而完成；更精確而言，圖5說(shuō)明了兩個(gè)垂直場(chǎng)效應(yīng)晶體管，其中一個(gè)是與組件501至503相關(guān)，另一個(gè)場(chǎng)效晶體管的設(shè)計(jì)跟與該等組件501至503相關(guān)的場(chǎng)效晶體管相似，可用以耦合其它記憶胞元。
該第二電極502是耦合至該垂直場(chǎng)效晶體管中的一第一源極/汲極區(qū)域504，配置在該第一源極/汲極區(qū)域504與一第二源極/汲極區(qū)域505之間的是該垂直場(chǎng)效晶體管的一信道區(qū)域(未示于圖5中)，該信道區(qū)域由一環(huán)繞的閘極區(qū)域506包圍，該環(huán)繞的閘極區(qū)域506可藉由一閘極絕緣區(qū)域(圖中未示)而與該信道區(qū)域去耦合。
下文將說(shuō)明該記憶胞元500的功能性。在一第一操作狀態(tài)中，該等電極501、502之間的凹穴503被橋接，具有組件501至503的該裝置具有一未反應(yīng)電阻之低值；對(duì)該環(huán)繞的閘極區(qū)域506施加一電壓會(huì)因場(chǎng)效應(yīng)之故而使該信道區(qū)域呈傳導(dǎo)性，并可使電流流經(jīng)該等源極/汲極區(qū)域504、505之間。當(dāng)施加一固定電壓至該第一電極501與該第二源極/汲極區(qū)域505時(shí)，流通的電流值即為一種用于測(cè)量橋接結(jié)構(gòu)是否橋接該凹穴503的方式，因此此處的電流值會(huì)高于凹穴503內(nèi)沒(méi)有任何橋接結(jié)構(gòu)的情形。換言之，藉由對(duì)該環(huán)繞的閘極區(qū)域506施加一電位，以及對(duì)該第一電極501與該第二源極/汲極區(qū)域505間施加一電位，即可讀取該記憶胞元。
藉由對(duì)該第一電極501與該第二源極/汲極區(qū)域505間施加一個(gè)夠高的、具預(yù)定極性的電壓，即可于該凹穴503中成長(zhǎng)一橋接結(jié)構(gòu)或使其回縮。
必須說(shuō)明的是，本發(fā)明之記憶胞元不限于兩個(gè)電極。
圖6說(shuō)明了一種根據(jù)本發(fā)明另一較佳實(shí)施例之記憶胞元600，其具有一第一硫硒碲玻璃電極601與一第二硫硒碲玻璃電極602，此外，在離該等硫硒碲玻璃601、602一預(yù)定距離“d”處配置一銀電極603；藉由施加一適當(dāng)電壓于該等硫硒碲玻璃電極601、602至少其中之一與該銀電極603間，即可自該等硫硒碲玻璃電極601、602成長(zhǎng)一橋接結(jié)構(gòu)604，以與該銀電極603間形成耦合。
由于可選擇性地產(chǎn)生可逆之耦合(例如僅于電極601與603間產(chǎn)生耦合、或僅于電極602與603間產(chǎn)生耦合)，因而可任意形成更復(fù)雜的電極配置；這代表可于微電子層級(jí)形成耦合或可逆地移除電路中的耦合。
必須說(shuō)明的是本發(fā)明亦可作為一邏輯組件，其邏輯態(tài)可被可逆性地寫入一適當(dāng)?shù)倪壿嫿M件中。
在本說(shuō)明書中引用了下述出版文獻(xiàn)[1]Terabe，K.et al.(2001)“Quantum point contact switchrealized by solid electrochemical reaction”，RIKEN Review，F(xiàn)ocused on Nanotechnology in RIKENI，No.37，pages 7-8[2]Haag，R.et al.(1999)“Electrical Breakdown ofAliphatic and Aromatic Self-Assembled Monolayers Used asNanometer-Thick Organic Dielectrics ”，JamChemSoc1217895-7906[3]Hofmann，F(xiàn).et al.(2001)“Surrounding Gate SelectorTransistor for 4F2Stacked Gbit DRAM”，ESSDERV European SolidState Device Research Conference，September 2001[4]US 5,761,115[5]US 5,914,893[6]US 5,896,312[7]US 6,084,796[8]US 6,348,365[9]US 6,391,688[10]US 6,418,049[11]US 2002/0168 820 A1[12]Kohlrausch，F(xiàn).(1985)“Praktische Physik”[PracticalPhysics]，vol.2，23rdedition，Teubner Verlag Stuttgart，pages31-3組件代表符號(hào)100 第一實(shí)驗(yàn)裝置101 鉑基板102 硫化銀探針103 第一電壓104 量子點(diǎn)接觸110 第二實(shí)驗(yàn)裝置111 第二電壓200 圖201 橫坐標(biāo)202 縱坐標(biāo)300 層序列301 硅基板302 硅氧化物層303 光阻304 金材料305 溝渠310 層序列311 金電極312 SAM層313 硫硒碲玻璃電極320 層序列321 凹穴330 層序列400 記憶胞元裝置401 金位線402 硫硒碲玻璃字符線500 記憶胞元501 第一電極502 第二電極503 凹穴504 第一源極/汲極區(qū)域
505 第二源極/汲極區(qū)域506 環(huán)繞的閘極區(qū)域600 記憶胞元601 第一硫硒碲玻璃電極602 第二硫硒碲玻璃電極603 銀電極604 橋接結(jié)構(gòu)
權(quán)利要求
1.一種用于制造一二進(jìn)制信息記憶胞元的方法，其中●在一基板中及/或上形成一第一電傳導(dǎo)區(qū)域；●在離該第一電傳導(dǎo)區(qū)域一預(yù)定距離處形成一第二電傳導(dǎo)區(qū)域，使該第一與該第二電傳導(dǎo)區(qū)域間形成一凹穴；●建立該第一與該第二電傳導(dǎo)區(qū)域，使得■在對(duì)該等電傳導(dǎo)區(qū)域施加一第一電壓時(shí)，可形成一結(jié)構(gòu)，其至少部分橋接該等電傳導(dǎo)區(qū)域間之距離，該結(jié)構(gòu)是由該等電傳導(dǎo)區(qū)域至少其中之一的材料所形成；■在對(duì)該等電傳導(dǎo)區(qū)域施加一第二電壓時(shí)，可使至少部分橋接該等電傳導(dǎo)區(qū)域間距離的一結(jié)構(gòu)之材料回縮。
2.如權(quán)利要求1所述的方法，其中該第一與該第二電傳導(dǎo)區(qū)域間的該預(yù)定距離是經(jīng)由在該第一電傳導(dǎo)區(qū)域上形成一預(yù)定厚度的輔助結(jié)構(gòu)并于該第二電傳導(dǎo)區(qū)域形成后移除該輔助結(jié)構(gòu)而產(chǎn)生。
3.如權(quán)利要求2所述的方法，其中所使用的該輔助結(jié)構(gòu)是一自組裝單層。
4.如權(quán)利要求2所述的方法，其中該輔助結(jié)構(gòu)是利用一原子層沉積方法而形成。
5.如權(quán)利要求2所述的方法，其中該輔助結(jié)構(gòu)是利用一分子束磊晶方法而形成。
6.如權(quán)利要求1至5中任一項(xiàng)所述的方法，其中該預(yù)定距離約0.5~5nm。
7.如權(quán)利要求1至6中任一項(xiàng)所述的方法，其中該預(yù)定距離約0.6~2nm。
8.如權(quán)利要求1至7中任一項(xiàng)所述的方法，其中該第一電傳導(dǎo)區(qū)域是一第一互連，而該第二電傳導(dǎo)區(qū)域是一第二互連，該等互連彼此呈直角而延伸。
9.一種二進(jìn)制信息記憶胞元，●具有一基板；●具有一第一電傳導(dǎo)區(qū)域，形成在該基板中及/或上；●具有一第二電傳導(dǎo)區(qū)域，配置在離該第一電傳導(dǎo)區(qū)域一預(yù)定距離處，使得該第一與該第二電傳導(dǎo)區(qū)域間形成一凹穴；●其中該第一電傳導(dǎo)區(qū)域與該第二電傳導(dǎo)區(qū)域是建立為■在對(duì)該等電傳導(dǎo)區(qū)域施加一第一電壓時(shí)，可形成一結(jié)構(gòu)，其至少部分橋接該等電傳導(dǎo)區(qū)域間之距離，該結(jié)構(gòu)是由該等電傳導(dǎo)區(qū)域至少其中之一的材料以自由成長(zhǎng)方式所形成；■在對(duì)該等電傳導(dǎo)區(qū)域施加一第二電壓時(shí)，可使至少部分橋接該等電傳導(dǎo)區(qū)域間距離的一結(jié)構(gòu)之材料回縮。
10.如權(quán)利要求9所述的二進(jìn)制信息記憶胞元，其中該基板是一硅基板。
11.如權(quán)利要求9或10任一所述的二進(jìn)制信息記憶胞元，其中該第一或該第二電傳導(dǎo)區(qū)域具有●一固態(tài)電解質(zhì)；●一含有金屬離子的玻璃；●一含有金屬離子的半導(dǎo)體；或●一硫硒碲玻璃。
12.如權(quán)利要求9至11中任一項(xiàng)所述的二進(jìn)制信息記憶胞元，其中該第一或該第二電傳導(dǎo)區(qū)域包含硫化銀。
13.如權(quán)利要求9至12中任一項(xiàng)所述的二進(jìn)制信息記憶胞元，其中該第一或該第二電傳導(dǎo)區(qū)域是由金屬材料所制成。
14.如權(quán)利要求9至13中任一項(xiàng)所述的二進(jìn)制信息記憶胞元，其中該第一或該第二電傳導(dǎo)區(qū)域包含●銀；●銅；●鋁；●金；及/或●鉑
15.一種二進(jìn)制信息記憶胞元裝置，其具有多個(gè)如權(quán)利要求9至14中任一項(xiàng)所述的二進(jìn)制信息記憶胞元。
16.如權(quán)利要求15所述的二進(jìn)制信息記憶胞元裝置，其中該等二進(jìn)制信息記憶胞元是排列為矩陣形式。
17.如權(quán)利要求15或16任一所述的二進(jìn)制信息記憶胞元裝置，其中用于選擇一二進(jìn)制信息記憶胞元的選擇組件是形成在至少某些二進(jìn)制信息記憶胞元之基板中及/或上。
18.如權(quán)利要求17所述的二進(jìn)制信息記憶胞元裝置，其中該等選擇組件是場(chǎng)效晶體管。
19.如權(quán)利要求18所述的二進(jìn)制信息記憶胞元裝置，其中該等選擇組件是垂直場(chǎng)效晶體管。
全文摘要
本發(fā)明是關(guān)于一種記憶胞元的制造方法、一種記憶胞元與一種記憶胞元裝置。根據(jù)本發(fā)明之記憶胞元制造方法，于一基板中及/或上形成一第一電傳導(dǎo)區(qū)域，亦于距離該第一電傳導(dǎo)區(qū)域一預(yù)定距離處形成一第二電傳導(dǎo)區(qū)域，以使該第一與該第二電傳導(dǎo)區(qū)域間形成一凹穴。該第一與該第二電傳導(dǎo)區(qū)域皆配置為當(dāng)施加一第一電壓至該等電傳導(dǎo)區(qū)域時(shí)，可自該等電傳導(dǎo)區(qū)域至少其中之一形成一結(jié)構(gòu)，該結(jié)構(gòu)至少部分橋接該等電傳導(dǎo)區(qū)域間的距離；當(dāng)施加一第二電壓至該等傳導(dǎo)區(qū)域時(shí)，至少部分橋接該等電傳導(dǎo)區(qū)域間距離的結(jié)構(gòu)之材料則會(huì)回縮。
文檔編號(hào)G11C11/34GK1720625SQ200380105069
公開日2006年1月11日 申請(qǐng)日期2003年11月27日 優(yōu)先權(quán)日2002年12月3日
發(fā)明者F·霍夫曼恩, F·克羅伊普 申請(qǐng)人:因芬尼昂技術(shù)股份公司