專利名稱：采用垂直納米管的存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲器件，尤其涉及一種采用垂直納米管的存儲器件。
背景技術(shù)：
半導(dǎo)體非易失性存儲器件基本上包括一用作確保電流通路的開關(guān)的晶體管、以及一在柵極之間保存電荷的浮置柵極。
為了使大電流在晶體管中流動，該晶體管必需具有高的跨導(dǎo)(單位gm)性能。因此，近來的趨勢是在半導(dǎo)體存儲器件中將具有高跨導(dǎo)性能的金屬氧化物場效應(yīng)晶體管(MOSFET)用作開關(guān)。
MOSFET基本上包括由摻雜多晶硅形成的控制柵極和由摻雜晶體硅形成的源極區(qū)和漏極區(qū)。
在特定電壓條件下，MOSFET的跨導(dǎo)與溝道長度和柵極氧化物膜的厚度成反比，與表面遷移率、柵極氧化物膜的介電常數(shù)和溝道寬度成正比。因為柵極氧化物膜的表面遷移率和介電常數(shù)由材料預(yù)先確定，即用作晶片的硅、用于柵極氧化物膜的氧化硅等，所以高的跨導(dǎo)只能通過增加溝道的寬度對長度比、或減小柵極氧化物膜的厚度來確保。
為了制造高集成度的存儲器件，MOSFET的尺寸必需通過減小控制柵極、源極區(qū)和漏極區(qū)的尺寸來減小。這種尺寸減小導(dǎo)致了若干問題。
例如，控制柵極尺寸的減小導(dǎo)致了控制柵極橫截面面積的降低，從而會在MOSFET中形成大電阻。源極區(qū)和漏極區(qū)尺寸的減小導(dǎo)致其厚度的降低，即其結(jié)深度的減小，相應(yīng)地導(dǎo)致更大的電阻。此外，源極區(qū)和漏極區(qū)之間距離的減小導(dǎo)致穿孔，通過該穿孔，源極區(qū)中的耗盡層與漏極區(qū)中的耗盡層發(fā)生接觸，使得不能控制電流。存儲器件尺寸的這種減小將溝道寬度減小到30nm或更小，因此干擾了電流的平穩(wěn)流動，使得存儲器件誤操作。由于具有SiMOSFET的傳統(tǒng)存儲器件在集成密度增加時具有上述問題，所以對實(shí)現(xiàn)高度集成的存儲器件具有限制。

發(fā)明內(nèi)容
本發(fā)明通過利用垂直生長的碳納米管來提供一種具有大容量的高度集成的存儲器件。
根據(jù)本發(fā)明的一個方面，提供一種利用垂直納米管的存儲器件。該存儲器件包括條紋狀第一電極的陣列、介電層、納米管陣列、條狀第二電極的陣列、存儲單元和柵極電極。介電層設(shè)置在第一電極陣列上，并具有布置在介電層中的多個孔。該納米管陣列接觸第一電極陣列，通過該介電層的孔而垂直生長，并發(fā)射電子。第二電極陣列接觸納米管陣列，且第二電極垂直于第一電極排列在該介電層上。存儲單元位于第二電極陣列上，并俘獲從納米管陣列中發(fā)射出的電子。柵極電極設(shè)置在存儲單元的上表面上，并在納米管陣列周圍形成電場。
第一電極為源極電極，且第二電極為漏極電極。
納米管為碳納米管。
存儲單元包括形成在柵極電極下方的第一絕緣膜、設(shè)置在第二電極陣列上的第二絕緣膜、以及插入在第一和第二絕緣膜之間并俘獲從納米管陣列發(fā)射出的電荷的電荷存儲膜。
第一和第二絕緣膜由氧化鋁形成。
電荷存儲膜由硅或氮化硅形成。
電荷存儲膜可以由硅納米量子點(diǎn)形成。
優(yōu)選地，每個納米管的長度比每個第二電極的寬度大5-10倍。
優(yōu)選地，柵極電極比第二電極寬5-10倍。
優(yōu)選地，存儲單元具有約30nm的厚度。


通過參照附圖對本發(fā)明示例性實(shí)施例的詳細(xì)說明，本發(fā)明的以上和其它特征和優(yōu)點(diǎn)將變得更清楚，圖中圖1是根據(jù)本發(fā)明第一實(shí)施例的存儲器件的透視圖；圖2是根據(jù)本發(fā)明第二實(shí)施例的存儲器件的透視圖；圖3是一原理圖，示出了根據(jù)圖1的本發(fā)明第一實(shí)施例的存儲器件中存儲單元內(nèi)俘獲電子的原理；圖4示出了當(dāng)在柵極電極上施加預(yù)定的電壓時，根據(jù)本發(fā)明第一實(shí)施例的存儲器件中的等位線，該柵極電極以一定間隔布置在漏極電極上方；圖5是一曲線圖，示出了根據(jù)本發(fā)明第一實(shí)施例的存儲器件中漏極電極周圍的電場分布；以及圖6為一曲線圖，簡略示出了根據(jù)本發(fā)明第一實(shí)施例的存儲器件的模擬結(jié)果。
具體實(shí)施例方式
現(xiàn)在將參照附圖更全面地說明根據(jù)本發(fā)明的采用納米管的存儲器件，圖中示出了本發(fā)明的實(shí)施例。
圖1是根據(jù)本發(fā)明第一實(shí)施例的存儲器件10的透視圖。參見圖1，存儲器件10包括源極電極11的一個陣列、一介電層12、碳納米管19的一個陣列、漏極電極13的一個陣列、存儲單元15和一柵極電極17。源極電極11排列在一個方向上。介電層12形成在源極電極11的陣列上，并具有布置成圖形的多個納米孔。碳納米管19的陣列自源極電極11的陣列穿過介電層12的納米孔而垂直生長。漏極電極13在與源極電極11的排列方向垂直的方向上排列，使得與碳納米管19交叉成直角。存儲單元15接觸漏極電極13的上表面。柵極電極17沉積在存儲單元15上。
源極電極陣列和漏極電極陣列利用金屬沉積法形成。更具體地，鈦(Ti)在襯底上沉積至約10nm厚，金(Au)在鈦膜上沉積至約50nm厚，且所得的襯底被部分剝離，以獲得源極電極和漏極電極11和13。
介電層12一般用陽極氧化鋁(AAO)工藝形成。在AAO工藝中，在鋁被陽極氧化并轉(zhuǎn)變成氧化鋁的同時，在材料層中形成多個納米孔。該些納米孔通常排列成六角蜂窩形，但可以利用掩模等將其排列成正方形。圖1所示的納米孔布置成正方形。
利用化學(xué)氣相沉積(CVD)法，穿過介電層12的納米孔垂直地生長碳納米管19。利用CVD方法，形成多層壁(multi wall)納米管。根據(jù)CVD法的條件，多層壁納米管可以是金屬型的或半導(dǎo)體型的。碳納米管19用作電子移動的通道。除碳納米管19外的其它納米管也可采用，只要其具有與碳納米管19相似的性能。
存儲單元15包括順序堆疊的第一氧化物膜15a、氮化物膜15b和第二氧化物膜15c。第一和第二氧化物膜15a和15c用作絕緣膜，并通常由氧化硅(SiO2)形成。氮化物膜15b通常由氮化硅形成，并能通過俘獲由電場勢能驅(qū)動的電子來存儲信息，原因在于氮化物膜15b具有一種懸空鍵(danglingbonding)可以在其中出現(xiàn)的結(jié)構(gòu)。存儲單元15可以利用CVD方法沉積至幾十納米厚。
柵極電極17由金屬或半導(dǎo)體形成。在柵極電極17上施加預(yù)定電壓來控制經(jīng)過碳納米管19移動的電子流。當(dāng)電壓施加到柵極電極17上時，電場在柵極電極17下方形成，電子以Fowler-Nordheim方式經(jīng)由碳納米管19從源極電極11發(fā)出而到達(dá)漏極電極13，并與電場方向相反地向存儲單元15移動。電子存儲在作為電子儲存膜的氮化物膜15b中，且可通過改變施加到柵極電極17上的電壓強(qiáng)度來控制所存儲電子的數(shù)目。
圖2是根據(jù)本發(fā)明第二實(shí)施例的存儲器件20的透視圖。參見圖2，除了具有不同結(jié)構(gòu)的存儲單元外，存儲器件20與圖1的存儲器件10相同。存儲器件20中的存儲單元25包括由第一和第二絕緣膜25a和25c之間的納米量子點(diǎn)形成的電子儲存膜25b。第一和第二絕緣膜25a和25c可以由氧化物形成，例如氧化硅。
此處，納米量子點(diǎn)通常利用物理或化學(xué)方法由硅形成。物理方法可以是真空合成法、氣相合成法、固相合成法(condensed phase synthesistechnique)、利用離子簇束的快速沉積法、凝固法、快速研磨法、混合合金加工法(mixalloy processing technique)、沉積法、或者溶膠-凝膠法?；瘜W(xué)方法包括常規(guī)CVD法和一種用不同材料包覆芯部材料的方法。
將納米量子點(diǎn)形成為幾納米的大小，使得其能容易地俘獲幾個至幾十個電子。隨著納米量子點(diǎn)尺寸減小，納米量子點(diǎn)內(nèi)俘獲的電子數(shù)量會減少，因此施加到柵極電極17上的電壓可降低。
圖3是原理圖，用于說明根據(jù)圖1的本發(fā)明的第一實(shí)施例的存儲器件的存儲單元15中俘獲電子的原理。參見圖3，當(dāng)在源極電極和漏極電極11和13之間施加預(yù)定電壓時，電子沿碳納米管19移動到漏極電極13。當(dāng)比源極電極和漏極電極11和13之間施加的電壓高的正電壓施加到柵極電極17上時，電場E在虛線所示的方向上自柵極電極17發(fā)出。當(dāng)施加到柵極電極17上的電壓等于或高于閾值電壓Vth時，一些沿碳納米管19向漏極電極13移動的電子與電場E的方向相反地移動，并朝向存儲單元15。隨著施加到柵極電極17上的電壓增加，與電場E的方向反向地移動的電子數(shù)量增加，俘獲在存儲單元15的氮化物膜15b內(nèi)的電子數(shù)目增加。存儲單元5中電子的俘獲被稱為編程過程。
通過向柵極電極17施加與編程過程中所加的電壓極性相反的電壓，借助將電場E的起始方向顛倒來將存儲單元15的氮化物膜15b中存儲的電子發(fā)射除去，從而實(shí)現(xiàn)刪除過程。
根據(jù)本發(fā)明上述實(shí)施例的存儲器件通過相對于碳納米管的長度(1)來控制柵極電極的寬度(w)和漏極電極的寬度(t)，可以實(shí)現(xiàn)最大電子存儲效率。優(yōu)選地，存儲器件可以制造成具有1∶w＝1∶1、1∶t＝5∶1或1∶t＝10∶1的最大電子存儲效率。
圖4示出向柵極電極17施加預(yù)定電壓時，根據(jù)本發(fā)明實(shí)施例的存儲器件中的等位線，該柵極電極17設(shè)置得與漏極電極13的上表面間隔一預(yù)定距離。此處，施加到柵極電極17上的電壓為10V。
圖4中，電勢的變化可以從等位線的圖形來看出。從藍(lán)色等位線到紅色等位線，電勢值增加。由于電場的方向與等位線垂直，所以電場指向柵極電極17。由于自碳納米管發(fā)出的電子的初始動能幾乎為“0”，所以電子被電場移動。因此，電子朝向柵極電極17。電子的分布取決于電場在柵極電極17和漏極電極13之間的分布。
圖5是一曲線圖，示出根據(jù)本發(fā)明第一實(shí)施例的存儲器件中漏極電極周圍電場的分布。漏極電極13位于自1.75到2.25的區(qū)域(D)中，且區(qū)域(D)處的電場最大為5×105V/cm。如圖5所示，電場密度隨離開漏極電極13的區(qū)域(D)的距離而減小，區(qū)域(D)在X軸上位于1.75和2.25之間。此外，如圖5所示，1.5至2.5范圍內(nèi)的區(qū)域(A)的一部分中的電場較高，為2×105至5×105V/cm，該部分通過從區(qū)域(A)中將被漏極電極13所占據(jù)的部分除去來定義。也就是說，由這些模擬結(jié)果可看出，強(qiáng)電場分布在漏極電極13周圍，因此許多電子在漏極電極13周圍移動。
圖6是一曲線圖，其根據(jù)本發(fā)明第一實(shí)施例的存儲器件的模擬結(jié)果示意性示出源極-漏極電流Isd相對于柵極電壓(Vg)的變化。在模擬中，柵極電極17尺寸為100nm×100nm，向柵極電極17施加約1GHz的驅(qū)動電壓，50nA的電流自碳納米管19發(fā)出，且柵極電極17和漏極電極13之間的間隔為約30nm。為了方便起見，假設(shè)所有發(fā)射出的電子被俘獲在存儲單元15中。
如果在源極-漏極電流為0時施加正柵極電壓Vg，則源極-漏極電流值開始在方向P上增加。此時，電子經(jīng)過碳納米管19移動。在Vg1時，電子開始從碳納米管19發(fā)射出，且源極-漏極電流Isd連續(xù)增加。在柵極電壓高于Vg1時，存儲單元15可進(jìn)行編程。當(dāng)施加?xùn)艠O電壓Vg2時，儲存在存儲單元15內(nèi)的電子達(dá)到飽和態(tài)。因此，即使施加Vg2或更大的柵極電壓，電子也會被先期存儲的電子所遮攔，于是不發(fā)生源極-漏極電流Isd的進(jìn)一步增加。
為了刪除存儲單元15內(nèi)記錄的數(shù)據(jù)，將柵極電壓Vg減小。雖然柵極電壓Vg減小了，但是電子的發(fā)射依然被先期存在存儲單元15內(nèi)的電子所屏蔽，直到柵極電壓Vg減小到Vg3，因此，不發(fā)生源極-漏極電流Isd的減小。當(dāng)所施加的柵極電壓Vg變得比Vg3小時，源極-漏極電流Isd開始在Q方向上減小。即使柵極電壓Vg變?yōu)?，源極-漏極電流Isd因為預(yù)先儲存在存儲單元15中的電子的流動而不為0，而是一直流動到柵極電壓Vg降低到一特定的負(fù)值為止。
自碳納米管19發(fā)出的電子的電荷(Q)由碳納米管19發(fā)出的電流(I)和驅(qū)動頻率(f＝1/ΔT)來計算，如公式1所示，其中電流和頻率均在上述模擬中預(yù)先設(shè)定Q＝1·ΔT＝50·1/2·10-9＝2.5×10-17庫侖 ...(1)柵極電極17和漏極電極13之間的電容(C)利用公式2求得為約1.18×10-17F(法拉)C=ϵAd=3.54×10-11×10-7×10-73×10-8=1.18×10-17F---(2)]]>其中，存儲單元15的氧化物膜的介電常數(shù)(ε)約為4。
將公式1和2代入公式3算出閾值電壓Vth約為2.1VVth=QC=2.5×10-171.18×10-17=2.1V---(3)]]>由Vth的大小2.1V可看出，根據(jù)本發(fā)明第一實(shí)施例的存儲器件具有優(yōu)異的存儲特性。
本發(fā)明提供了一種存儲器件，其中自垂直碳納米管發(fā)出的電子被俘獲在存儲單元中，從而實(shí)現(xiàn)高度集成的大容量存儲器件。
雖然本發(fā)明已經(jīng)參照其示例性實(shí)施例得以具體顯示和說明，但是本領(lǐng)域技術(shù)人員將理解，在不脫離由所附權(quán)利要求確定的本發(fā)明的精髓和范圍的情況下可作各種形式和細(xì)節(jié)上的改變。例如，碳納米管可以以除本文所述及的形狀以外的其它形狀來生長。
權(quán)利要求
1.一種利用垂直納米管的存儲器件，該存儲器件包括條狀第一電極的陣列；介電層，其設(shè)置在第一電極陣列上，且具有多個布置在該介電層中的孔；納米管陣列，其接觸第一電極陣列，穿過該介電層的孔垂直生長，并發(fā)射電子；條狀第二電極的陣列，其接觸納米管陣列，且垂直于第一電極地排列在該介電層上；存儲單元，其位于第二電極陣列上，并俘獲從納米管陣列中發(fā)出的電子；以及柵極電極，其位于存儲單元的上表面上，并在納米管陣列周圍形成電場。
2.如權(quán)利要求1所述的存儲器件，其中，第一電極為源極電極，且第二電極為漏極電極。
3.如權(quán)利要求1所述的存儲器件，其中，納米管為碳納米管。
4.如權(quán)利要求1所述的存儲器件，其中，存儲單元包括形成在柵極電極下方的第一絕緣膜；設(shè)置在第二電極陣列上的第二絕緣膜；以及插入在第一和第二絕緣膜之間并俘獲從納米管陣列發(fā)射出的電荷的電荷存儲膜。
5.如權(quán)利要求4所述的存儲器件，其中，第一和第二絕緣膜由氧化鋁形成。
6.如權(quán)利要求4或5所述的存儲器件，其中，電荷存儲膜由硅和氮化硅中的一種形成。
7.如權(quán)利要求4或5所述的存儲器件，其中，電荷存儲膜由硅納米量子點(diǎn)形成。
8.如權(quán)利要求1或3所述的存儲器件，其中，每個納米管的長度比每個第二電極的寬度大5-10倍。
9.如權(quán)利要求1所述的存儲器件，其中，柵極電極比第二電極寬5-10倍。
10.如權(quán)利要求1所述的存儲器件，其中，存儲單元具有約30nm的厚度。
全文摘要
本發(fā)明公開了一種采用垂直納米管的存儲器件。該存儲器件包括條狀第一電極的陣列、介電層、納米管陣列、條狀第二電極的陣列、存儲單元和柵極電極。介電層設(shè)置在第一電極陣列上，并具有多個孔。該納米管陣列接觸第一電極陣列，通過該介電層的孔而垂直生長，并發(fā)射電子。第二電極陣列接觸納米管陣列，且第二電極垂直于第一電極地排列在該介電層上。存儲單元位于第二電極陣列上，并俘獲從納米管陣列中發(fā)出的電子。柵極電極設(shè)置在存儲單元的上表面上，并在納米管陣列周圍形成電場。因此，該存儲器件得以高度集成并具有大的容量。
文檔編號G11C13/02GK1512584SQ0313633
公開日2004年7月14日 申請日期2003年5月29日 優(yōu)先權(quán)日2002年12月30日
發(fā)明者鄭炳昊, 崔原鳳 申請人:三星電子株式會社