存儲元件及其制造方法
【技術領域】
[0001]本發(fā)明是有關于一種存儲元件及其制造方法。
【背景技術】
[0002]隨著半導體技術的微小化，傳統(tǒng)的電容器工藝已經不敷使用，研究人員開發(fā)具有高介電常數(shù)的介電材料以及增加電容器的表面積，以增加電容器的電容值。一般而言，增加表面積最常采用的方式就是增加電容高度或大小。然而，上述方式容易導致電容器本身的機械強度不足的問題以及鄰近的電容器短路(Short)的問題。當電容器的機械強度不足時，則容易發(fā)現(xiàn)電容結構變形甚至傾倒的現(xiàn)象；而當鄰近的電容器發(fā)生短路現(xiàn)象，則降低產品的可靠度(Reliability)。有鑒于此，如何避免鄰近的電容器短路且同時具有強化結構的電容器，已得到業(yè)界的高度注意。

【發(fā)明內容】

[0003]本發(fā)明提供一種存儲元件及其制造方法，其可避免鄰近電容器短路的問題。
[0004]本發(fā)明提供一種存儲元件及其制造方法，其可增加電容器的機械強度。
[0005]本發(fā)明提供一種存儲元件，其包括多數(shù)個杯狀電容器、底支撐層以及頂支撐層。杯狀電容器位于襯底上。底支撐層配置于杯狀電容器的多數(shù)個下側壁之間的襯底上。頂支撐層配置于杯狀電容器的多數(shù)個上側壁周圍。頂支撐層與底支撐層彼此之間具有空隙。頂支撐層包括周邊支撐層與核心支撐層。周邊支撐層配置在杯狀電容器外圍并與杯狀電容器連接。核心支撐層配置在周邊支撐層內。而且核心支撐層與周邊支撐層相隔一間隙，其連接任意相鄰的兩個杯狀電容器。
[0006]本發(fā)明提供一種存儲元件的制造方法，其步驟如下。提供襯底。襯底上具有多數(shù)個導體區(qū)。在襯底上形成底支撐層。底支撐層裸露出導體區(qū)。在襯底上形成多數(shù)個杯狀下電極。杯狀下電極與導體區(qū)電性連接。底支撐層位于杯狀電容器的多數(shù)個下側壁之間。在襯底上形成頂支撐層，其配置于杯狀電容器的多數(shù)個上側壁周圍。頂支撐層與底支撐層彼此之間具有一空隙。頂支撐層包括周邊支撐層與核心支撐層。周邊支撐層位于杯狀電容器外圍并與杯狀電容器連接。核心支撐層位于周邊支撐層內，且與周邊支撐層相隔一間隙。核心支撐層連接任意相鄰的兩個杯狀電容器。
[0007]基于上述，本發(fā)明實施例利用配置在任意相鄰的兩個杯狀電容器之間的核心支撐層，以避免鄰近的杯狀電容器在蝕刻工藝時過度擴孔(Hole Expans1n)，而導致鄰近的杯狀電容器短路問題。此外，本發(fā)明實施例的核心支撐層可提供額外的機械強度，以避免本發(fā)明實施例的杯狀電容器變形甚至傾倒的現(xiàn)象。
[0008]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。
【附圖說明】
[0009]圖1A至圖1H為依照本發(fā)明的第一實施例所示出的存儲元件的制造流程的俯視示意圖；
[0010]圖2A至圖2H分別為沿圖1A至圖1H的A-A線的剖面示意圖；
[0011]圖3A至圖3H分別為沿圖1A至圖1H的B-B線的剖面示意圖；
[0012]圖4A至圖4F為依照本發(fā)明的第二實施例所示出的存儲元件的制造流程的俯視示意圖；
[0013]圖5A至圖5F分別為沿圖4A至圖4F的A-A線的剖面示意圖；
[0014]圖6A至圖6F分別為沿圖4A至圖4F的B-B線的剖面示意圖。
[0015]附圖標記說明:
[0016]10、40、50:溝槽；
[0017]20、60:開口；
[0018]30、70、80:間隙；
[0019]32、72:空隙；
[0020]100,200:襯底；
[0021]102、126、202、226:介電層；
[0022]104、204:導體區(qū)；
[0023]106、106a、110、110a、110b、lll、118、118a、206、206a、210、210a、210b、211、218a、218b:支撐層；
[0024]108、108a、208、208a:絕緣層；
[0025]112、120、120a、212、220、220a:掩膜層；
[0026]114、122、222:光刻膠層；
[0027]116、218:材料層；
[0028]116a、116b、216a、216b:間隙壁；
[0029]123、223:凹槽；
[0030]124、128、224、228:電極;
[0031]130、230:電容器；
[0032]219:填充層。
【具體實施方式】
[0033]圖1A至圖1H為依照本發(fā)明的第一實施例所示出的存儲元件的制造流程的俯視示意圖。圖2A至圖2H分別為沿圖1A至圖1H的A-A線的剖面示意圖。圖3A至圖3H分別為沿圖1A至圖1H的B-B線的剖面示意圖。
[0034]請同時參照圖1A、圖2A以及圖3A，首先，提供襯底100。襯底100例如為半導體襯底、半導體化合物襯底或是絕緣層上有半導體襯底(Semiconductor Over Insulator,簡稱SOI)。半導體例如是IVA族的原子，例如硅或鍺。半導體化合物例如是IVA族的原子所形成的半導體化合物，例如是碳化硅或是硅化鍺，或是IIIA族原子與VA族原子所形成的半導體化合物，例如是砷化鎵。
[0035]然后，在襯底100上依序形成介電層102與多數(shù)個導體區(qū)104。介電層102的材料可例如是氧化硅、氮氧化硅或低介電常數(shù)材料，其形成方法可以利用化學氣相沉積法來形成。導體區(qū)104配置于介電層102中。在一實施例中，導體區(qū)104成一陣列排列。導體區(qū)104材料可例如是摻雜多晶硅、非摻雜多晶硅或其組合，其形成方法可以利用化學氣相沉積法來形成。在一實施例中，導體區(qū)104可例如是與襯底100中的埋入式字線電性連接。
[0036]接著，在襯底100上依序形成底支撐層106、絕緣層108以及周邊支撐層110。底支撐層106與周邊支撐層110可分別例如是氮化硅(SiN)、氮氧化硅(S1N)、碳氮氧化硅(SiCON)、碳化硅(SiC)或其組合，其形成方法可以利用化學氣相沉積法。底支撐層106的厚度例如是50埃至1500埃；周邊支撐層110的厚度例如是50埃至2500埃。
[0037]絕緣層108的材料可例如氧化硅或硼磷硅玻璃(BPSG)，其形成方法可以利用化學氣相沉積法。絕緣層108的的厚度例如是5000埃至30000埃。
[0038]請同時繼續(xù)參照圖1A、圖2A以及圖3A，接著，在周邊支撐層110上依序形成掩膜層112與圖案化的光刻膠層114。在一實施例中，掩膜層112可例如是由硬掩膜層、底抗反射層所構成的復合層，然本發(fā)明并不限于此。硬掩膜層的材料可例如是硅材料、金屬材料或碳材料等。底抗反射層的材料可例如是有機聚合物、碳或氮氧化硅等。上述硬掩膜層與底抗反射層的形成方法可以利用化學氣相沉積法來形成。圖案化的光刻膠層114的材料例如是碳、光刻膠類材料或氮氧化物等。
[0039]請同時參照圖1A、圖1B、圖2A、圖2B、圖3A以及圖3B，以圖案化的光刻膠層114為掩膜，進行蝕刻工藝，以形成周邊支撐層110a。周邊支撐層IlOa中具有溝槽10，暴露絕緣層108的表面。溝槽10的位置與多數(shù)個導體區(qū)104的位置部分重疊。溝槽10的形狀包括方形、矩形、跑道形或星形。接著，移除周邊支撐層IlOa上剩余的圖案化的光刻膠層114和/或掩膜層112。
[0040]請同時參照圖1B、圖2B、圖3B，在溝槽10上形成間隙壁材料層116。間隙壁材料層116覆蓋周邊支撐層IlOa的頂面以及溝槽10的側壁與底部上(如圖2D與圖3D所示)。在一實施例中，間隙壁材料層116可共形地覆蓋周邊支撐層IlOa的頂面以及溝槽10的側壁與底部上。間隙壁材料層116的材料例如是氧化硅(S1)、氮氧化硅(S1N)或硼磷硅玻璃(BPSG)等。其形成方法例如是化學氣相沉積法。間隙壁材料層116的材料不以上述為限，只要與周邊支撐層IlOa之間具有高度的蝕刻選擇比均是本發(fā)明涵蓋的范圍。
[0041]接著，請同時參照圖1C、圖2C、圖3C，對間隙壁材料層116進行非等向性蝕刻工藝，以在溝槽10的側壁上形成間隙壁116a。之后，間隙壁116a所圍區(qū)域內形成核心支撐層118。具體來說，在溝槽10的側壁上形成間隙壁116a之后，在周邊支撐層IlOa上形成支撐材料層，以覆蓋周邊支撐層IlOa的頂面、間隙壁116a的側壁以及溝槽10的底部上(未示出)。接著，對支撐材料層進行回蝕刻工藝，移除部分支撐材料層，暴露周邊支撐層IlOa的頂面，以在溝槽10中形成核心支撐層118(如圖2F與圖3F所示)。在一實施例中，核心支撐層118可例如是塊狀。核心支撐層118的形狀包括方形、矩形、跑道形或星形。核心支撐層118可例如是氮化硅(SiN)、氮氧化硅(S1N)、碳氮氧化硅(SiCON)、碳化硅(SiC)或其組合，其形成方法可以利用化學氣相沉積法來形成。在一實施例中，回蝕刻工藝可例如是干式蝕刻工藝或濕式蝕刻工藝。
[0042]請同時參照圖1D、圖2D以及圖3D，在襯底100上依序形成掩膜層120與圖案化的光刻膠層122。在一實施例中，掩膜層1