門1318組合XOR1308a、1308b 和1308c的輸出以生成校準時鐘信號1258,該校準時鐘信號1258包括與針對任何輸入對 1302所檢測到的轉(zhuǎn)變相對應的所有脈沖。
[0100] 校準時鐘信號1258被提供給可編程延遲元件1330,該可編程延遲元件1330包括 受時鐘控制的延遲線1312和復用器1314。校準時鐘信號1258上的脈沖穿過延遲元件1330 所花費的時間由狀態(tài)機1320所提供的選擇輸入1322的值來確定。校準時鐘信號1258上 的每個脈沖激活觸發(fā)器的"置位"輸入，該觸發(fā)器可使用"D"寄存器1316來實現(xiàn)。D寄存器 1316在校準時鐘信號1258的經(jīng)延遲版本1334中的第一脈沖離開延遲元件1330時被復位。 在該示例中，復用器1314從延遲線1312的η個被漸進地延遲的輸出（延遲抽頭）中選擇 一個輸出作為延遲元件1330的輸出。該抽頭由受狀態(tài)機1320所控制的輸入值1322來選 擇。
[0101] 狀態(tài)機1320可被配置成通過基于逐次逼近算法、線性搜索算法、或另一種合適的 搜索算法進行搜索來確定合適的延遲值。狀態(tài)機1320可被配置成尋找逼近對應于一個碼 元周期的延遲區(qū)間的延遲抽頭，該碼元周期可被表達為傳輸時鐘頻率。時鐘生成器電路 706 (見圖7)可使用該相同延遲區(qū)間來控制接收時鐘的頻率并確定數(shù)據(jù)何時將被采樣。在 一個示例中，時鐘生成器電路706可通過從碼元時間中減去延遲量來確定采樣點以使得延 遲被安全地包含在一個碼元周期內(nèi)。
[0102] 可基于接收時鐘周期和采樣延遲來產(chǎn)生時鐘掩碼，其中該時鐘掩碼確保在解碼器 612a、612b和612c的輸入處的信號已穩(wěn)定時對數(shù)據(jù)進行米樣。可通過為每次傳輸校準時鐘 生成器電路706來確保輸入信號的穩(wěn)定性，而不管PVT變動如何。以此方式，可緩解對可歸 因于時鐘掩碼延遲的PVT變動的對電路最大速度的限制。
[0103] 在一個示例中，狀態(tài)機1320可將復用器選擇輸入1322設置為相對較大的值以檢 測指示轉(zhuǎn)變的第一脈沖。在一個示例中，可將復用器選擇輸入1322設置為位于可能值范圍 中間的值。對于每個后續(xù)脈沖，狀態(tài)機1320可減小或增大復用器選擇輸入值1322,直至傳 輸時鐘周期被確定。狀態(tài)機1320可將選擇輸入1320增大或減小一增量，該增量針對選擇 輸入值1322的每次后續(xù)變化減半。針對每個轉(zhuǎn)變，可在與轉(zhuǎn)變相關聯(lián)的第一脈沖在與相同 轉(zhuǎn)變相關聯(lián)的最后一個脈沖之后離開延遲元件1330時確定傳輸時鐘的周期。
[0104] 在實踐中，脈沖離開延遲元件1330會清除D寄存器1316,而校準時鐘信號1258的 經(jīng)延遲版本1334中的脈沖將D寄存器1316置位。狀態(tài)機1320監(jiān)視D寄存器1316的輸出， 并且可以按需要使延遲值增大或"后退"以獲得優(yōu)化的延遲值。狀態(tài)機1320還監(jiān)視并響應 校準時鐘信號1258中指示在輸入對1302上檢測到的轉(zhuǎn)變的脈沖。在一個示例中，狀態(tài)機 由校準時鐘信號1258進行時鐘控制。狀態(tài)機1320可被進一步適配成或配置成實現(xiàn)對來自 前置碼1202的傳輸時鐘的測量。
[0105] 圖14是解說采用可被配置成執(zhí)行本文所公開的一個或多個功能的處理電路1402 的裝置的硬件實現(xiàn)的簡化示例的概念圖1400。根據(jù)本公開的各種方面，可使用處理電路 1402來實現(xiàn)本文所公開的用于三相時鐘恢復延遲校準的元件、或元件的任何部分、或元件 的任何組合。處理電路1402可包括一個或多個處理器1404,其由硬件和軟件模塊的某種組 合來控制。處理器1404的示例包括：微處理器、微控制器、數(shù)字信號處理器（DSP)、現(xiàn)場可 編程門陣列（FPGA)、可編程邏輯器件（PLD)、狀態(tài)機、定序器、門控邏輯、分立的硬件電路、 以及其他配置成執(zhí)行本公開中通篇描述的各種功能性的合適硬件。該一個或多個處理器 1404可包括執(zhí)行特定功能并且可由軟件模塊1416之一來配置、增強或控制的專用處理器。 例如，該處理電路可被配置為適配成處置對數(shù)據(jù)的編碼和解碼以供在一個或多個無線網(wǎng)絡 上傳輸?shù)男诺捞幚砥鳌幚砥骱推渌幚砥?。該一個或多個處理器1404可通過在初始化 期間加載的軟件模塊1416的組合來配置，并且通過在操作期間加載或卸載一個或多個軟 件模塊1416來進一步配置。
[0106]在所解說的示例中，處理電路1402可使用由總線1410 -般化地表示的總線架構(gòu) 來實現(xiàn)。取決于處理電路1402的具體應用和整體設計約束，總線1410可包括任何數(shù)目的 互連總線和橋接器。總線1410將各種電路鏈接在一起，包括一個或多個處理器1404、和存 儲1406。存儲1406可包括存儲器設備和大容量存儲設備，并且在本文可被稱為計算機可 讀介質(zhì)?？偩€1410還可鏈接各種其他電路，諸如定時源、定時器、外圍設備、穩(wěn)壓器、和功率 管理電路?？偩€接口 1408可提供總線1410與收發(fā)機1412之間的接口。收發(fā)機1412提供 用于通過傳輸介質(zhì)與各種其它裝置通信的手段。取決于該裝置的本質(zhì)，也可提供用戶接口 1418(例如，按鍵板、顯示器、揚聲器、話筒、操縱桿），并且該用戶接口可直接或通過總線接 口 1408通信地耦合至總線1410。
[0107] 處理器1404可負責管理總線1410和一般處理，包括對存儲在計算機可讀介質(zhì) (其可包括存儲1406)中的軟件的執(zhí)行。在這一方面，處理電路1402(包括處理器1404) 可被用來實現(xiàn)本文所公開的方法、功能和技術中的任一種。存儲1406可被用于存儲處理器 1404在執(zhí)行軟件時操縱的數(shù)據(jù)，并且該軟件可被配置成實現(xiàn)本文所公開的方法中的任一 種。
[0108]處理電路1402中的一個或多個處理器1404可執(zhí)行軟件。軟件應當被寬泛地解釋 成意為指令、指令集、代碼、代碼段、程序代碼、程序、子程序、軟件模塊、應用、軟件應用、軟 件包、例程、子例程、對象、可執(zhí)行件、執(zhí)行的線程、規(guī)程、函數(shù)、算法等，無論其是用軟件、固 件、中間件、微代碼、硬件描述語言、還是其他術語來述及皆是如此。軟件可按計算機可讀形 式駐留在存儲1406中或駐留在外部計算機可讀介質(zhì)中。計算機可讀介質(zhì)和/或存儲1406 可以是非瞬態(tài)計算機可讀介質(zhì)。作為示例，非瞬態(tài)計算機可讀介質(zhì)包括：磁存儲設備（例 如，硬盤、軟盤、磁條）、光盤（例如，壓縮碟（CD)或數(shù)字多功能碟（DVD))、智能卡、閃存存 儲器設備（例如，"閃存驅(qū)動器"、卡、棒、或鑰匙驅(qū)動器）、隨機存取存儲器（RAM)、只讀存儲 器（ROM)、可編程ROM(PR0M)、可擦式PROM(EPROM)、電可擦式PROM(EEPR0M)、寄存器、可移動 盤、以及任何其他用于存儲可由計算機訪問和讀取的軟件和/或指令的合適介質(zhì)。作為示 例，計算機可讀介質(zhì)和/或存儲1406還可包括載波、傳輸線、和任何其它用于傳送可由計算 機訪問和讀取的軟件和/或指令的合適介質(zhì)。計算機可讀介質(zhì)和/或存儲1406可駐留在 處理電路1402中、處理器1404中、在處理電路1402外部、或跨包括該處理電路1402在內(nèi) 的多個實體分布。計算機可讀介質(zhì)和/或存儲1406可實施在計算機程序產(chǎn)品中。作為示 例，計算機程序產(chǎn)品可包括封裝材料中的計算機可讀介質(zhì)。本領域技術人員將認識到如何 取決于具體應用和加諸于整體系統(tǒng)上的總體設計約束來最佳地實現(xiàn)本公開中通篇給出的 所描述的功能性。
[0109] 存儲1406可維持以可加載代碼段、模塊、應用、程序等來維持和/或組織的軟件， 其在本文中可被稱為軟件模塊1416。軟件模塊1416中的每一個可包括在安裝或加載到處 理電路1402上并被一個或多個處理器1404執(zhí)行時有助于運行時映像1414的指令和數(shù)據(jù)， 運行時映像1414控制一個或多個處理器1404的操作。在被執(zhí)行時，某些指令可使得處理 電路1402執(zhí)行根據(jù)本文所描述的某些方法、算法和過程的功能。
[0110] 軟件模塊1416中的一些可在處理電路1402初始化期間被加載，并且這些軟件模 塊1416可配置處理電路1402以實現(xiàn)本文所公開的各種功能的執(zhí)行。例如，一些軟件模塊 1416可配置處理器1404的內(nèi)部設備和/或邏輯電路1422,并且可管理對外部設備（諸如， 收發(fā)機1412、總線接口 1408、用戶接口 1418、定時器、數(shù)學協(xié)處理器等）的訪問。軟件模塊 1416可包括控制程序和/或操作系統(tǒng)，其與中斷處理程序和設備驅(qū)動器交互并且控制對由 處理電路1402提供的各種資源的訪問。這些資源可包括存儲器、處理時間、對收發(fā)機的訪 問、用戶接口 1418等。
[0111] 處理電路1402的一個或多個處理器1404可以是多功能的，由此軟件模塊1416中 的一些被加載和配置成執(zhí)行不同功能或相同功能的不同實例。這一個或多個處理器1404 可附加地被適配成管理響應于來自例如用戶接口 1418、收發(fā)機1412和設備驅(qū)動器的輸入 而發(fā)起的后臺任務。為了支持多個功能的執(zhí)行，這一個或多個處理器1404可被配置成提 供多任務環(huán)境，由此多個功能中的每個功能按需或按期望實現(xiàn)為由一個或多個處理器1404 服務的任務集。在一個示例中，多任務環(huán)境可使用分時程序1420來實現(xiàn)，分時程序1420在 不同任務之間傳遞對處理器1404的控制權，由此每個任務在完成任何未決操作之際和/或 響應于輸入（諸如中斷）而將對一個或多個處理器1404的控制權返回給分時程序1420。 當任務具有對一個或多個處理器1404的控制權時，處理電路有效地專用于由與控制方任 務相關聯(lián)的功能所針對的目的。分時程序1420可包括操作系統(tǒng)、在循環(huán)基礎上轉(zhuǎn)移控制權 的主循環(huán)、根據(jù)各功能的優(yōu)先級化來分配對一個或多個處理器1404的控制權的功能、和/ 或通過將對一個或多個處理器1404的控制權提供給處置功能來對外部事件作出響應的中 斷驅(qū)動式主循環(huán)。
[0112] 圖15是解說用于Μ線、N相通信鏈路的校準方法的流程圖。在步驟1502,可在多 線通信接口的三條或更多條導線的信令狀態(tài)中檢測一系列轉(zhuǎn)變。這一系列轉(zhuǎn)變中的每個轉(zhuǎn) 變可對應于在多線通信接口上傳送的前置碼中的連續(xù)碼元之間的邊界。這一系列轉(zhuǎn)變中的 每個轉(zhuǎn)變可由多個檢測器中的單個檢測器檢測到。該多個檢測器中的每個檢測器可被配置 成確定多線通信接口的兩條導線的信令狀態(tài)之間的差異。這兩條導線可攜帶多相信號的不 同版本。該多個檢測器可包括差分接收機，并且每個差分接收機可被配置成從與其他差分 接收機不同的導線對接收信號。
[0113] 在步驟1504,可從這一系列轉(zhuǎn)變中推導出接收時鐘?？墒褂美纰荝來推導出接 收時鐘。
[0114] 在步驟1506,可基于這一系列轉(zhuǎn)變來確定轉(zhuǎn)變區(qū)。轉(zhuǎn)變區(qū)可對應于多線通信接口 的導線的信令狀態(tài)正在變化或不穩(wěn)定的時間段。
[0115] 在步驟1508,可校準對應于轉(zhuǎn)變區(qū)的歷時的延遲時段?？赏ㄟ^估計這一系列轉(zhuǎn)變 中的轉(zhuǎn)變之間的定時差異并基于這些定時差異中的最大定時差異計算延遲時段來校準延 遲時段?？上鄬τ诮邮諘r鐘來估計這一系列轉(zhuǎn)變中的轉(zhuǎn)變之間的定時差異?？墒褂弥鸫伪?近算法或線性搜索算法來校準延遲時段。
[0116] 在步驟1510,可在前置碼終止后從多線通信接口接收數(shù)據(jù)碼元?？墒褂没谘舆t 時段修改的接收時鐘的版本來接收數(shù)據(jù)碼元?？赏ㄟ^在⑶R中捕捉多線通信接口的導線的 信令狀態(tài)或使用由CDR產(chǎn)生的時鐘來接收數(shù)據(jù)碼元?？赏ㄟ^檢測與第一數(shù)據(jù)碼元和第二數(shù) 據(jù)碼元之間的邊界相對應的第一檢出轉(zhuǎn)變并在由延遲時段定義的時間段內(nèi)忽略其他轉(zhuǎn)變 檢測來接收數(shù)據(jù)碼元。這些其他轉(zhuǎn)變檢測可對應于第一數(shù)據(jù)碼元與第二數(shù)據(jù)碼元之間的邊 界?？稍谘舆t時段期滿后捕捉數(shù)據(jù)碼元。
[0117] 在一個示例中，前置碼基于格雷碼。前置碼可包括在耦合至多線通信接口的傳送 設備與接收設備之間傳達的控制信息中所標識的碼元序列。
[0118] 圖16是解說采用處理電路1602的裝置的硬件實現(xiàn)的簡化示例的示圖1600,處理 電路1602可包括定序器或狀態(tài)機。處理電路1602可用由總線1620-般化地表示的總線 架構(gòu)來實現(xiàn)。取決于處理電