逐次逼近型模數(shù)轉(zhuǎn)換器的數(shù)字自校準(zhǔn)電路及方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，特別是涉及一種逐次逼近型模數(shù)轉(zhuǎn)換器 (Successive Approximation Register ADC，SAR ADC)的數(shù)字自校準(zhǔn)電路。本發(fā)明還涉及 一種逐次逼近型模數(shù)轉(zhuǎn)換器的數(shù)字自校準(zhǔn)方法。
【背景技術(shù)】
[0002] 逐次逼近型模數(shù)轉(zhuǎn)換器被廣泛應(yīng)用于各個(gè)領(lǐng)域之中。在逐次逼近型模數(shù)轉(zhuǎn)換器的 設(shè)計(jì)中，主要的誤差來源于電容的失配和比較器的失調(diào)。其中制造時(shí)引入的電容失配誤差 對(duì)ADC的性能影響最大。傳統(tǒng)的解決方式譬如增大電容面積會(huì)嚴(yán)重增加設(shè)計(jì)面積或者降低 設(shè)計(jì)性能。因此我們?cè)诜侄坞娙菰O(shè)計(jì)的基礎(chǔ)上選擇使用數(shù)字校準(zhǔn)的方法在不影響模擬電路 設(shè)計(jì)的同時(shí)減小甚至消除比較器失調(diào)以及電容失配所引入的誤差。
[0003] 數(shù)字校準(zhǔn)電路的設(shè)計(jì)因?yàn)橐獙?shí)現(xiàn)大量的加減運(yùn)算，一般需要多個(gè)加法器，如何充 分利用算法之間的相對(duì)關(guān)系，用較少的加法器實(shí)現(xiàn)最終的數(shù)字校準(zhǔn)算法成為了設(shè)計(jì)的關(guān) 鍵。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明所要解決的技術(shù)問題是提供一種逐次逼近型模數(shù)轉(zhuǎn)換器的數(shù)字自校準(zhǔn)電 路，能提高轉(zhuǎn)換效率和轉(zhuǎn)換精度，能減少加法器數(shù)量、節(jié)省電路面積；為此，本發(fā)明還提供一 種逐次逼近型模數(shù)轉(zhuǎn)換器的數(shù)字自校準(zhǔn)方法。
[0005] 為解決上述技術(shù)問題，本發(fā)明提供的逐次逼近型模數(shù)轉(zhuǎn)換器的數(shù)字自校準(zhǔn)電路 中，逐次逼近型模數(shù)轉(zhuǎn)換器包括權(quán)重電容陣列，校準(zhǔn)電容陣列，比較器，控制邏輯電路。
[0006] 所述控制邏輯電路通過開關(guān)陣列對(duì)所述權(quán)重電容陣列進(jìn)行控制實(shí)現(xiàn)模數(shù)轉(zhuǎn)換并 通過所述比較器輸出每位轉(zhuǎn)換的位數(shù)據(jù)。
[0007] 數(shù)字自校準(zhǔn)電路由所述控制邏輯電路通過開關(guān)陣列實(shí)現(xiàn)對(duì)所述校準(zhǔn)電容陣列進(jìn) 行數(shù)字控制形成，所述數(shù)字自校準(zhǔn)電路用于在模數(shù)轉(zhuǎn)換中計(jì)算對(duì)應(yīng)位數(shù)據(jù)時(shí)對(duì)所述比較器 的偏移和所述權(quán)重電容陣列的各位電容的失配進(jìn)行校準(zhǔn)，對(duì)所述比較器的偏移和所述權(quán)重 電容陣列的各位電容的失配進(jìn)行校準(zhǔn)的校準(zhǔn)碼存儲(chǔ)在存儲(chǔ)器中。
[0008] 模數(shù)轉(zhuǎn)換時(shí)從所述權(quán)重電容陣列的最高位開始逐次進(jìn)行模數(shù)轉(zhuǎn)換直至最低位轉(zhuǎn) 換完成，令第k位為所述權(quán)重電容陣列的最高位到最低位之間的進(jìn)行模數(shù)轉(zhuǎn)換對(duì)應(yīng)的位， 模數(shù)轉(zhuǎn)換過程中所述控制邏輯電路對(duì)所述權(quán)重電容陣列進(jìn)行控制的控制碼的設(shè)置步驟 為：
[0009] 令第η位以下的控制碼都采用第η位控制碼，其中第η位小于最高位且大于等于 最低位，當(dāng)?shù)趉位小于最高位且大于第η位時(shí)，首先根據(jù)所述第k+Ι位位數(shù)據(jù)的輸出值從兩 種供選擇的第k位控制碼中選定一種作為實(shí)際使用的第k位控制碼，采用選定的第k位對(duì) 應(yīng)的控制碼對(duì)所述校準(zhǔn)電容陣列進(jìn)行控制并計(jì)算出第k位位數(shù)據(jù)；在輸出所述第k位位數(shù) 據(jù)之前，所述控制邏輯電路根據(jù)第k位控制碼、第k位位數(shù)據(jù)的兩種預(yù)測(cè)輸出狀態(tài)、第k位 電容的失配校準(zhǔn)碼或第k-1位電容的失配校準(zhǔn)碼計(jì)算出兩種供選擇的第k-1位控制碼。
[0010] 進(jìn)一步的改進(jìn)是，模數(shù)轉(zhuǎn)換過程中，當(dāng)?shù)趉位為最高位時(shí)，第k位控制碼以及兩種 供選擇的第k-1位控制碼由所述控制邏輯電路輸入提供，根據(jù)給定的第k位控制碼對(duì)所述 校準(zhǔn)電容陣列進(jìn)行控制并計(jì)算出第k位位數(shù)據(jù)。
[0011] 當(dāng)?shù)趉位為第η位時(shí)，首先根據(jù)所述第k+Ι位位數(shù)據(jù)的輸出值從兩種供選擇的第k 位控制碼中選定一種作為實(shí)際使用的第k位控制碼，采用選定的第k位對(duì)應(yīng)的控制碼對(duì)所 述校準(zhǔn)電容陣列進(jìn)行控制并計(jì)算出第k位位數(shù)據(jù)。
[0012] 進(jìn)一步的改進(jìn)是，所述控制邏輯電路包括多個(gè)加法器，當(dāng)?shù)趉位小于最高位且大 于第η位時(shí)，所述加法器用于在進(jìn)行第k位模數(shù)轉(zhuǎn)換的同時(shí)計(jì)算出兩種供選擇的第k-Ι位 控制碼。
[0013] 進(jìn)一步的改進(jìn)是，所述加法器的數(shù)量為3個(gè)；
[0014] 當(dāng)?shù)趉位為次高位時(shí)，第一個(gè)加法器的第一輸入端連接第k位控制碼，所述第一個(gè) 加法器的第二輸入端輸入第k-Ι位校準(zhǔn)碼和第k-Ι位校準(zhǔn)碼的差值且該差值由所述控制 邏輯電路提供，所述第一個(gè)加法器的輸出端輸出兩個(gè)輸入端的和并作為第一種供選擇的第 k-Ι位控制碼；第二個(gè)加法器的第一輸入端連接第k位控制碼，所述第二個(gè)加法器的第二輸 入端連接第k-ι位校準(zhǔn)碼，所述第二個(gè)加法器的輸出端輸出兩個(gè)輸入端的和并作為第二種 供選擇的第k-Ι位控制碼；所述第三個(gè)加法器的兩個(gè)輸入端分別連接輸入第k-2位校準(zhǔn)碼 和第k-Ι位校準(zhǔn)碼并輸出第k-2位校準(zhǔn)碼和第k-Ι位校準(zhǔn)碼的差值。
[0015] 當(dāng)?shù)趉位小于次高位且大于第n+2位時(shí)，所述第一個(gè)加法器的第一輸入端連接第 k位控制碼，所述第一個(gè)加法器的第二輸入端連接所述第三加法器的輸出端，所述第一個(gè)加 法器的輸出端輸出兩個(gè)輸入端的和并作為第一種供選擇的第k-Ι位控制碼；第二個(gè)加法器 的第一輸入端連接第k位控制碼，所述第二個(gè)加法器的第二輸入端連接第k-Ι位校準(zhǔn)碼，所 述第二個(gè)加法器的輸出端輸出兩個(gè)輸入端的和并作為第二種供選擇的第k-Ι位控制碼；所 述第三個(gè)加法器的兩個(gè)輸入端分別連接輸入第k-2位校準(zhǔn)碼和第k-Ι位校準(zhǔn)碼并輸出第 k-2位校準(zhǔn)碼和第k-Ι位校準(zhǔn)碼的差值。
[0016] 當(dāng)?shù)趉位為第n+2位時(shí)，所述第一個(gè)加法器的第一輸入端連接第k位控制碼，所述 第一個(gè)加法器的第二輸入端連接所述第三加法器的輸出端，所述第一個(gè)加法器的輸出端輸 出兩個(gè)輸入端的和并作為第一種供選擇的第k-Ι位控制碼；第二個(gè)加法器的第一輸入端連 接第k位控制碼，所述第二個(gè)加法器的第二輸入端連接第k-Ι位校準(zhǔn)碼，所述第二個(gè)加法器 的輸出端輸出兩個(gè)輸入端的和并作為第二種供選擇的第k-Ι位控制碼。
[0017] 當(dāng)?shù)趉位為第n+1位時(shí)，所述第一個(gè)加法器的第一輸入端連接第k位控制碼，所述 第一個(gè)加法器的第二輸入端連接第k位校準(zhǔn)碼，所述第一個(gè)加法器的輸出端輸出兩個(gè)輸入 端的差并作為第一種供選擇的第k-Ι位控制碼；以所述第k位控制碼作為第二種供選擇的 第k-Ι位控制碼。
[0018] 進(jìn)一步的改進(jìn)是，逐次逼近型模數(shù)轉(zhuǎn)換器的權(quán)重電容陣列包括第一電容陣列和第 二電容陣列。
[0019] 所述第一電容陣列的輸出端連接到所述比較器的第一輸入端且通過一切換開關(guān) 連接到共模電平，所述第二電容陣列的輸出端連接到所述比較器的第二輸入端且通過一切 換開關(guān)連接到共模電平，所述比較器的第一輸入端和第二輸入端為互為反相的輸入端，由 所述第一電容陣列和所述第二電容陣列組成偽差分電容陣列。
[0020] 所述第一電容陣列包括第一段子電容陣列和一個(gè)以上的低位段子電容陣列，所述 第一段子電容陣列為位數(shù)比各所述低位段子電容陣列都高。
[0021] 所述第一段子電容陣列包括多位電容，各所述低位段子電容陣列包括多位電容， 所述第二電容陣列的電容位數(shù)比所述第一段子電容陣列的電容位數(shù)多一個(gè)，所述第二電容 陣列的最高位電容到次低位電容依次和相同位的所述第一段子電容陣列的電容大小相等 并組成差分權(quán)重位電容；所述第二電容陣列的最低位電容和次低位電容大小相等。
[0022] 模數(shù)轉(zhuǎn)換過程中，首先從所述第一段子電容陣列的最高位到最低位進(jìn)行逐位的差 分權(quán)重位的模數(shù)轉(zhuǎn)換，所述第一段子電容陣列的最低位差分權(quán)重位轉(zhuǎn)換完成后，將所述最 低位差分權(quán)重位碼值轉(zhuǎn)換成過渡碼值；當(dāng)所述最低位差分權(quán)重位碼值為1時(shí)，所述過渡碼 值使所述第二電容陣列的次低位電容和最低位電容都接地；當(dāng)所述最低位差分權(quán)重位碼值 為〇時(shí)，所述過渡碼值使所述第二電容陣列的次低位電容和最低位電容都接參考電壓。
[0023] 所述過渡碼值轉(zhuǎn)換完成后，由所述第一段子電容陣列的最低位電容和所述低位段 子電容陣列的電容組成單端權(quán)重位模式電容陣列并進(jìn)行單端權(quán)重位的轉(zhuǎn)換。
[0024] 所述校準(zhǔn)電容陣列包括多位電容，所述校準(zhǔn)電容陣列的輸出端和所述第二電容 陣列的輸出端通過耦合電容連接。
[0025] 進(jìn)一步的改進(jìn)是，所述第一段子電容陣列的各位電容的上極板連接在一起并作 為電容正相端，所述電容正相端為所述第一電容陣列的輸出端，所述第一段子電容陣列的 各位電容的下極板分別通過一個(gè)一刀三擲開關(guān)連接到正相輸入電壓、參考電壓和地中的一 個(gè)。
[0026] 同一所述低位段子電容陣列的各位電容的上極板連接在一起，同一所述低位段子 電容陣列的各位電容的下極板分別通過一個(gè)一刀三擲開關(guān)連接到正相輸入電壓、參考電壓 和地中的一個(gè)。
[0027] 所述第一段子電容陣列的各位電容的上極板和相鄰的所述低位段子電容陣列的 各位電容的上極板通過耦合電容連接，相鄰的各所述低位段子電容陣列的各位電容的上極 板也通過耦合電容連接。
[0028] 所述第二電容陣列的各位電容的上極板連接在一起并作為電容反相端，所述電容 反相端為所述第二電容陣列的輸出端，所述第二電容陣列的各位電容的下極板分別通過一 個(gè)一刀三擲開關(guān)連接到反相輸入電壓、參考電壓和地中的一個(gè)。
[0029] 所述校準(zhǔn)電容陣列的各位電容的上極板連接在一起并作為所述校準(zhǔn)電容陣列的 輸出端，所述校準(zhǔn)電容陣列的各位電容的下極板分別通過一個(gè)一刀三擲開關(guān)連接到反相輸 入電壓、參考電壓和地中的一個(gè)。
[0030] 進(jìn)一步的改進(jìn)是，所述第一段子電容陣列中選擇性設(shè)置有調(diào)節(jié)電容，各所述低位 段子電容陣列中選擇性設(shè)置有調(diào)節(jié)電容，所述第二電容陣列選擇性設(shè)置有調(diào)節(jié)電容，所述 校準(zhǔn)電容陣列設(shè)置有調(diào)節(jié)電容，各所述調(diào)節(jié)電容的上極板和對(duì)應(yīng)的位電容的上極板連接在 一起、各所述調(diào)節(jié)電容的下極板和地連接。
[0031] 進(jìn)一步的改進(jìn)是，所述偽差分電容陣列的電容的失配所對(duì)應(yīng)的所述校準(zhǔn)碼包括： 所述第一段子電容陣列的各位權(quán)重電容對(duì)應(yīng)的校準(zhǔn)碼，所述第二電容陣列的各位權(quán)重電容 對(duì)應(yīng)的校準(zhǔn)碼，所述第一段子電容陣列和所述第二電容陣列的對(duì)應(yīng)位組成的差分權(quán)重電容 對(duì)應(yīng)的校準(zhǔn)碼，和所述第一段子電容陣列相鄰接的所述低位段子電容陣列的最高位和次高 位的權(quán)重電容對(duì)應(yīng)的校準(zhǔn)碼。
[0032] 進(jìn)一步的改進(jìn)是，所述校準(zhǔn)碼通過對(duì)在校準(zhǔn)過程中得到的校準(zhǔn)測(cè)量值計(jì)算得到。
[0033] 為解決上述技術(shù)問題，本發(fā)明提供的逐次逼近型模數(shù)轉(zhuǎn)換器的數(shù)字自校準(zhǔn)方法 中，逐次逼近型模數(shù)轉(zhuǎn)換器包括權(quán)重電容陣列，校準(zhǔn)電容陣列，比較器，控制邏輯電路。
[0034] 所述控制邏輯電路通過開關(guān)陣列對(duì)所述權(quán)重電容陣列進(jìn)行控制實(shí)現(xiàn)模數(shù)轉(zhuǎn)換并 通過所述比較器輸出每位轉(zhuǎn)換的位數(shù)據(jù)。
[0035] 數(shù)字自校準(zhǔn)電路由所述控制邏輯電路通過開關(guān)陣列實(shí)現(xiàn)對(duì)所述校準(zhǔn)電容陣列進(jìn) 行數(shù)字控制形成，所述數(shù)字自校準(zhǔn)電路用于在模數(shù)轉(zhuǎn)換中計(jì)算對(duì)應(yīng)位數(shù)據(jù)時(shí)對(duì)所述比較器 的偏移和所述權(quán)重電容陣列的各位電容的失配進(jìn)行校準(zhǔn)，對(duì)所述比較器的偏移和所述權(quán)重 電容陣列的各位電容的失配進(jìn)行校準(zhǔn)的校準(zhǔn)碼存儲(chǔ)在存儲(chǔ)器中。
[0036] 模數(shù)轉(zhuǎn)換時(shí)從所述權(quán)重電容陣列的最高位開始逐次進(jìn)行模數(shù)轉(zhuǎn)換直至最低位轉(zhuǎn) 換完成，令第k位為所述權(quán)重電容陣列的最高位到最低位之間的進(jìn)行模數(shù)轉(zhuǎn)換對(duì)應(yīng)的位， 模數(shù)轉(zhuǎn)換過程中所述控制邏輯電路對(duì)所述權(quán)重電容陣列進(jìn)行控制的控制碼的設(shè)置步驟 為