本發(fā)明實(shí)施例涉及計(jì)算機(jī)領(lǐng)域，尤其涉及計(jì)算機(jī)設(shè)備、讀取時(shí)間的方法和寫入時(shí)間的方法。

背景技術(shù)：

實(shí)時(shí)時(shí)鐘(real-timeclock，rtc)是指可以輸出時(shí)間的電子設(shè)備，該電子設(shè)備可以是集成電路，也可以是時(shí)鐘芯片。

計(jì)算機(jī)設(shè)備部署有rtc，該rtc為計(jì)算機(jī)設(shè)備提供精確的實(shí)時(shí)時(shí)間；計(jì)算機(jī)設(shè)備將rtc輸出的實(shí)時(shí)時(shí)間作為時(shí)間基準(zhǔn)來執(zhí)行任務(wù)。

如果該計(jì)算機(jī)設(shè)備是高級(jí)精簡(jiǎn)指令集機(jī)器(advancedriscmachine，arm)服務(wù)器，該arm服務(wù)器訪問rtc的架構(gòu)參見圖1。在arm處理器訪問rtc時(shí)，arm處理器請(qǐng)求復(fù)雜可編程式邏輯器件(complexprogrammablelogicdevice，cpld)將開關(guān)101連通，這樣arm處理器可以通過開關(guān)101連通的i²c總線訪問rtc，例如從rtc讀取實(shí)時(shí)時(shí)間。在基板管理控制器(baseboardmanagementcontroller，bmc)訪問rtc時(shí)，bmc請(qǐng)求cpld將開關(guān)102連通，這樣bmc可以通過開關(guān)102連通的i²c總線訪問rtc。但是，在圖1所示的架構(gòu)中，rtc不能同時(shí)被arm處理器和bmc訪問，需要通過cpld控制開關(guān)(101,102)來決定是arm處理器或者bmc訪問rtc。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本申請(qǐng)?zhí)峁┝艘环N計(jì)算機(jī)設(shè)備、讀取時(shí)間的方法和寫入時(shí)間的方法,以便通過可編程式邏輯器件(programmablelogicdevice，pld)提供訪問實(shí)時(shí)時(shí)鐘(real-timeclock，rtc)的實(shí)時(shí)時(shí)間。

第一方面，本申請(qǐng)?zhí)峁┮环N計(jì)算機(jī)設(shè)備，該計(jì)算機(jī)設(shè)備包括rtc和pld。

該pld與該rtc連接。該pld從該rtc獲取實(shí)時(shí)時(shí)間，存儲(chǔ)該實(shí)時(shí)時(shí)間。這樣，計(jì)算機(jī)設(shè)備中需要使用該實(shí)時(shí)時(shí)間的組件可以從該pld獲取該實(shí)時(shí)時(shí)間。

第一方面的一個(gè)可能設(shè)計(jì)，該pld具有第一存儲(chǔ)單元。該pld將從rtc獲取的實(shí)時(shí)時(shí)間存儲(chǔ)在該第一存儲(chǔ)單元中。

計(jì)算機(jī)設(shè)備中需要使用該實(shí)時(shí)時(shí)間的組件可以訪問該pld的第一存儲(chǔ)單元，從該第一存儲(chǔ)單元獲取該實(shí)時(shí)時(shí)間。

第一方面的一個(gè)可能設(shè)計(jì)，該計(jì)算機(jī)設(shè)備還包括至少一個(gè)組件。該至少一個(gè)組件中的每個(gè)組件與該pld連接。

該至少一個(gè)組件中的每個(gè)組件可以獲取該pld存儲(chǔ)的該實(shí)時(shí)時(shí)間。該至少一個(gè)組件中的所有組件相對(duì)獨(dú)立地從該pld獲取實(shí)時(shí)時(shí)間，因此，該至少一個(gè)組件中的任一組件可以在任意時(shí)間從該pld獲取該實(shí)時(shí)時(shí)間。

如果多個(gè)組件分別從該pld獲取該實(shí)時(shí)時(shí)間，由于該多個(gè)組件中的每個(gè)組件是獨(dú)立地從該pld獲取該實(shí)時(shí)時(shí)間，該多個(gè)組件從該pld獲取該實(shí)時(shí)時(shí)間互不干擾，因此，該多個(gè)組件可以同時(shí)從該pld獲取該實(shí)時(shí)時(shí)間。

第一方面的一個(gè)可能設(shè)計(jì)，該至少一個(gè)組件與該pld通過總線連接。這樣，該至少一個(gè)組件可以基于該總線的總線協(xié)議從該pld獲取該實(shí)時(shí)時(shí)間。

第一方面的一個(gè)可能設(shè)計(jì)，該至少一個(gè)組件與該pld通過局部總線(localbus)連接。這樣，該至少一個(gè)組件可以基于該局部總線的總線協(xié)議從該pld獲取該實(shí)時(shí)時(shí)間。

第一方面的一個(gè)可能設(shè)計(jì)，rtc與pld通過總線連接。這樣，該pld可以基于該總線的總線協(xié)議從該rtc獲取該實(shí)時(shí)時(shí)間。

第一方面的一個(gè)可能設(shè)計(jì)，該pld與該rtc通過連接內(nèi)部集成電路i²c總線連接。這樣，該pld可以基于該i²c總線的總線協(xié)議從該rtc獲取該實(shí)時(shí)時(shí)間。

第一方面的一個(gè)可能設(shè)計(jì)，該至少一個(gè)組件包括處理器或者基板管理控制器bmc。

相對(duì)于傳統(tǒng)技術(shù)(例如圖1所示的架構(gòu))，處理器從pld讀取該實(shí)時(shí)時(shí)間不會(huì)受其它組件讀取該實(shí)時(shí)時(shí)間的干擾，處理器在任意需要使用該實(shí)時(shí)時(shí)間時(shí)均可以從pld讀取該實(shí)時(shí)時(shí)間，從而有效保證處理器基于該實(shí)時(shí)時(shí)間執(zhí)行動(dòng)作。

類似地，相對(duì)于傳統(tǒng)技術(shù)(例如圖1所示的架構(gòu))，bmc從pld讀取該實(shí)時(shí)時(shí)間不會(huì)受其它組件讀取該實(shí)時(shí)時(shí)間的干擾，bmc在任意需要使用該實(shí)時(shí)時(shí)間時(shí)均可以從pld讀取該實(shí)時(shí)時(shí)間，從而有效保證bmc基于該實(shí)時(shí)時(shí)間管理計(jì)算機(jī)設(shè)備。

第二方面，本申請(qǐng)?zhí)峁┮环N讀取時(shí)間的方法，應(yīng)用于第一方面或第一方面的任意可能設(shè)計(jì)提供的計(jì)算機(jī)設(shè)備。

在該方法中，由于該pld與該rtc連接，該pld直接從rtc獲取實(shí)時(shí)時(shí)間并存儲(chǔ)該實(shí)時(shí)時(shí)間。后續(xù)計(jì)算機(jī)設(shè)備中需要使用該實(shí)時(shí)時(shí)間的組件可以從該pld的第一存儲(chǔ)單元獲取該實(shí)時(shí)時(shí)間，而不是直接從該rtc讀取實(shí)時(shí)時(shí)間。

第二方面的一種可能設(shè)計(jì)，在該方法中，至少一個(gè)組件中的每個(gè)組件可以在任意時(shí)間從該pld獲取實(shí)時(shí)時(shí)間，在獲取實(shí)時(shí)時(shí)間的過程中該pld分別向該至少一個(gè)組件中的每個(gè)組件輸出該實(shí)時(shí)時(shí)間。這樣，至少一個(gè)組件可以并行從該pld獲取實(shí)時(shí)時(shí)間，甚至可以同時(shí)從該pld獲取該實(shí)時(shí)時(shí)間。

第三方面，本申請(qǐng)?zhí)峁┮环N更新時(shí)間的方法，應(yīng)用于第一方面或第一方面的任意可能設(shè)計(jì)提供的計(jì)算機(jī)設(shè)備。

在該更新時(shí)間的方法中，pld從至少一個(gè)組件獲取另一個(gè)時(shí)間；該pld向該rtc寫入該另一個(gè)時(shí)間，該rtc在該另一個(gè)時(shí)間的基礎(chǔ)上實(shí)時(shí)更新該實(shí)時(shí)時(shí)間。

這樣，如果需要使用該另一個(gè)時(shí)間調(diào)整實(shí)時(shí)時(shí)間，可以通過pld向rtc寫入該另一個(gè)時(shí)間。后續(xù)，rtc從該另一個(gè)時(shí)間開始實(shí)時(shí)更新實(shí)時(shí)時(shí)間。

第四方面，本申請(qǐng)?zhí)峁┮环Nplc。該plc包括執(zhí)行第二方面或第二方面的任意可能設(shè)計(jì)提供的讀取時(shí)間的方法的功能模塊，和/或該plc包括執(zhí)行第三方面或第三方面的任意可能設(shè)計(jì)提供的更新時(shí)間的方法的功能模塊。本申請(qǐng)對(duì)該plc中的功能模塊的劃分不做限定，可以按照方法的流程步驟對(duì)應(yīng)劃分功能模塊，也可以按照具體實(shí)現(xiàn)需要?jiǎng)澐止δ苣K。

第五方面，提供一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中存儲(chǔ)有指令。當(dāng)計(jì)算機(jī)設(shè)備中的pld執(zhí)行該指令時(shí)，該pld執(zhí)行上述第二方面或者第二方面的各種可能設(shè)計(jì)提供的讀取時(shí)間的方法，或者該pld執(zhí)行上述第三方面或者第三方面的各種可能設(shè)計(jì)提供的更新時(shí)間的方法。

第六方面，提供一種計(jì)算機(jī)程序產(chǎn)品，該計(jì)算機(jī)程序產(chǎn)品包括指令，該指令存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中。當(dāng)計(jì)算機(jī)設(shè)備中的pld執(zhí)行該指令時(shí)，該pld執(zhí)行上述第二方面或者第二方面的各種可能設(shè)計(jì)提供的讀取時(shí)間的方法，或者該pld執(zhí)行上述第三方面或者第三方面的各種可能設(shè)計(jì)提供的更新時(shí)間的方法。

附圖說明

圖1為arm服務(wù)器的一種系統(tǒng)架構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的計(jì)算機(jī)設(shè)備的一種系統(tǒng)架構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例提供的讀取時(shí)間的一種流程示意圖；

圖4為本發(fā)明實(shí)施例提供的讀取時(shí)間的一種流程示意圖；

圖5為本發(fā)明實(shí)施例提供的更新時(shí)間的一種流程示意圖；

圖6為本發(fā)明實(shí)施例提供的pld的一種邏輯結(jié)構(gòu)示意圖；

圖7為本發(fā)明實(shí)施例提供的pld的一種邏輯結(jié)構(gòu)示意圖；

圖8為本發(fā)明實(shí)施例提供的計(jì)算機(jī)設(shè)備的一種系統(tǒng)架構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例提供的技術(shù)方案進(jìn)行描述。

本發(fā)明實(shí)施例提供一種計(jì)算機(jī)設(shè)備；該計(jì)算機(jī)設(shè)備可以是服務(wù)器，例如高級(jí)精簡(jiǎn)指令集機(jī)器(advancedriscmachine，arm)服務(wù)器；該計(jì)算機(jī)設(shè)備也可以是其他具有計(jì)算能力的設(shè)備。

參見圖2，該計(jì)算機(jī)設(shè)備包括實(shí)時(shí)時(shí)鐘(real-timeclock，rtc)和可編程式邏輯器件(programmablelogicdevice，pld)。

參見圖2，該rtc與該pld連接。這樣，該pld可以從該rtc獲取實(shí)時(shí)時(shí)間。

可選地，rtc與pld通過總線連接，例如該總線可以是內(nèi)部集成電路(inter-integratedcircuit，i²c)總線，當(dāng)然，該總線也可以是其它能夠?qū)崿F(xiàn)在該rtc與該pld之間傳輸數(shù)據(jù)的總線。

該pld具有至少一個(gè)存儲(chǔ)單元。該至少一個(gè)存儲(chǔ)單元包括第一存儲(chǔ)單元，該pld將實(shí)時(shí)時(shí)間存儲(chǔ)在該第一存儲(chǔ)單元中?？蛇x地，該實(shí)時(shí)時(shí)間在該第一存儲(chǔ)單元中按照以下存儲(chǔ)格式存儲(chǔ),該存儲(chǔ)格式為年、月、日、星期、時(shí)、分、秒。

可選地，該第一存儲(chǔ)單元可以是寄存器，也可以是其它具有存儲(chǔ)能力的介質(zhì)。例如，該第一存儲(chǔ)單元包括7個(gè)寄存器，該7個(gè)寄存器存儲(chǔ)該實(shí)時(shí)時(shí)間包含的年、月、日、星期、時(shí)、分、秒。

在本發(fā)明實(shí)施例中，該pld與該rtc連接，該pld從該rtc獲取實(shí)時(shí)時(shí)間并存儲(chǔ)該實(shí)時(shí)時(shí)間。這樣，計(jì)算機(jī)設(shè)備中需要使用該實(shí)時(shí)時(shí)間的組件可以從該pld的第一存儲(chǔ)單元獲取該實(shí)時(shí)時(shí)間。

在傳統(tǒng)技術(shù)中，計(jì)算機(jī)設(shè)備部署有復(fù)雜可編程式邏輯器件(complexprogrammablelogicdevice，cpld)，該cpld可以使能計(jì)算機(jī)設(shè)備中的各組件以觸發(fā)組件啟動(dòng)或停止工作?？蛇x地，在本發(fā)明實(shí)施例中，圖2所示的該pld替換傳統(tǒng)技術(shù)提供的計(jì)算機(jī)設(shè)備的cpld,并替代該cpld在計(jì)算機(jī)設(shè)備中所起的作用(例如使能計(jì)算機(jī)設(shè)備中的各組件以觸發(fā)組件啟動(dòng)或停止工作)；這樣可以避免在計(jì)算機(jī)設(shè)備中需要同時(shí)部署具有傳統(tǒng)功能的該cpld和本發(fā)明實(shí)施例提供的該pld所帶來的器件浪費(fèi)?？蛇x地，在本發(fā)明實(shí)施例中，采用傳統(tǒng)技術(shù)提供的計(jì)算機(jī)設(shè)備的cpld實(shí)現(xiàn)圖2所示的該pld，包括替代該pld實(shí)現(xiàn)圖2所示的架構(gòu)，還包括替代該pld實(shí)現(xiàn)該pld在該圖2所示的架構(gòu)下具有的在本發(fā)明實(shí)施例中的功能；這樣可以避免在計(jì)算機(jī)設(shè)備中需要同時(shí)部署具有傳統(tǒng)功能的該cpld和本發(fā)明實(shí)施例提供的該pld所帶來的器件浪費(fèi)。

參見圖2，該計(jì)算機(jī)設(shè)備包括n個(gè)組件，n為大于或等于1的正整數(shù)。

n個(gè)組件分別與該pld連接。圖2示意了三個(gè)組件(組件1、組件2、組件n)，組件1與該pld的端口out1連接，組件2與該pld的端口out2連接，組件n與該pld的端口outn連接?？蛇x地，n個(gè)組件分別通過總線與該pld連接，該總線可以是局部總線(localbus)，該總線可以是其它能夠?qū)崿F(xiàn)在該組件與該pld之間傳輸數(shù)據(jù)的總線。

在n個(gè)組件分別與該pld連接的情況下，n個(gè)組件可以分別從該pld獲取該實(shí)時(shí)時(shí)間。

舉例說明，組件1為計(jì)算機(jī)設(shè)備中的處理器，該處理器可以通過端口out1訪問該pld的第一存儲(chǔ)單元，并讀取該第一存儲(chǔ)單元存儲(chǔ)的該實(shí)時(shí)時(shí)間。組件2為計(jì)算機(jī)設(shè)備中的基板管理控制器(baseboardmanagementcontroller，bmc)，該bmc可以通過端口out2訪問該pld的第一存儲(chǔ)單元，并讀取該第一存儲(chǔ)單元存儲(chǔ)的該實(shí)時(shí)時(shí)間。

在本發(fā)明實(shí)施例中，如果多個(gè)組件分別從該pld獲取該實(shí)時(shí)時(shí)間，由于該多個(gè)組件中的每個(gè)組件是獨(dú)立地從該pld獲取該實(shí)時(shí)時(shí)間，該多個(gè)組件從該pld獲取該實(shí)時(shí)時(shí)間互不干擾，因此，該多個(gè)組件可以同時(shí)從該pld獲取該實(shí)時(shí)時(shí)間，當(dāng)然，該多個(gè)組件中的每個(gè)組件可以在任意時(shí)間從該pld獲取該實(shí)時(shí)時(shí)間。

另外，相對(duì)于傳統(tǒng)技術(shù)(如圖1提供的架構(gòu))，本發(fā)明實(shí)施例(如圖2提供的架構(gòu))省去了開關(guān)，節(jié)省了成本，并且省去了cpld控制開關(guān)的動(dòng)作，提高多個(gè)組件獲取該實(shí)時(shí)時(shí)間的效率。

本發(fā)明實(shí)施例對(duì)組件從該pld獲取該實(shí)時(shí)時(shí)間的具體實(shí)現(xiàn)方式不做限定，下面提供舉例提供兩種實(shí)現(xiàn)方式。

第一種實(shí)現(xiàn)方式，組件1和組件2對(duì)應(yīng)為計(jì)算機(jī)設(shè)備中的處理器和bmc，該處理器和該bmc可以分別讀取pld的第一存儲(chǔ)單元來實(shí)現(xiàn)對(duì)該實(shí)時(shí)時(shí)間的獲取。

第二種實(shí)現(xiàn)方式，組件n向該pld請(qǐng)求該實(shí)時(shí)時(shí)間，該pld從第一存儲(chǔ)單元獲取該實(shí)時(shí)時(shí)間并將獲取的該實(shí)時(shí)時(shí)間向該組件n發(fā)送。

可選地，n個(gè)組件包括計(jì)算機(jī)設(shè)備中的處理器或者bmc。

處理器可以讀取pld的第一存儲(chǔ)單元中存儲(chǔ)的該實(shí)時(shí)時(shí)間,基于該實(shí)時(shí)時(shí)間執(zhí)行動(dòng)作，例如基于該實(shí)時(shí)時(shí)間分配任務(wù)和調(diào)度任務(wù)，例如基于該實(shí)時(shí)時(shí)間與其它組件進(jìn)行數(shù)據(jù)交互。相對(duì)于傳統(tǒng)技術(shù)，處理器從pld讀取該實(shí)時(shí)時(shí)間不會(huì)受其它組件讀取該實(shí)時(shí)時(shí)間的干擾，處理器在任意需要使用該實(shí)時(shí)時(shí)間時(shí)均可以從pld讀取該實(shí)時(shí)時(shí)間，從而有效保證處理器基于該實(shí)時(shí)時(shí)間執(zhí)行動(dòng)作。

bmc可以讀取pld的第一存儲(chǔ)單元中存儲(chǔ)的該實(shí)時(shí)時(shí)間,基于該實(shí)時(shí)時(shí)間管理計(jì)算機(jī)設(shè)備。相對(duì)于傳統(tǒng)技術(shù)，bmc從pld讀取該實(shí)時(shí)時(shí)間不會(huì)受其它組件讀取該實(shí)時(shí)時(shí)間的干擾，bmc在任意需要使用該實(shí)時(shí)時(shí)間時(shí)均可以從pld讀取該實(shí)時(shí)時(shí)間，從而有效保證bmc基于該實(shí)時(shí)時(shí)間管理計(jì)算機(jī)設(shè)備。

下面提供一種讀取時(shí)間的方法。圖3示意了該讀取時(shí)間的方法的流程，該方法包括步驟s301和步驟s302。

步驟s301，pld從該rtc獲取實(shí)時(shí)時(shí)間。

具體地，該pld與該rtc連接，該pld通過該連接從該rtc獲取該實(shí)時(shí)時(shí)間。

本發(fā)明實(shí)施例對(duì)pld從rtc獲取實(shí)時(shí)時(shí)間的具體獲取方式不做限定，下面具體提供兩種實(shí)現(xiàn)方式。

第一種實(shí)現(xiàn)方式，該rtc生成實(shí)時(shí)時(shí)間，并將該實(shí)時(shí)時(shí)間向該pld輸出。

第二種實(shí)現(xiàn)方式，該rtc具有第二存儲(chǔ)單元(例如寄存器)，該第二存儲(chǔ)單元用于存儲(chǔ)實(shí)時(shí)時(shí)間，本發(fā)明實(shí)施例實(shí)現(xiàn)該第二存儲(chǔ)單元的實(shí)現(xiàn)方式與本發(fā)明實(shí)施例實(shí)現(xiàn)第一存儲(chǔ)單元的實(shí)現(xiàn)方式可以是類似的實(shí)現(xiàn)方式，在此不再贅述。該rtc實(shí)時(shí)更新該rtc的第二存儲(chǔ)單元中存儲(chǔ)的實(shí)時(shí)時(shí)間，例如按照時(shí)間步長(zhǎng)(比如1秒)實(shí)時(shí)增加該第二存儲(chǔ)單元中存儲(chǔ)的實(shí)時(shí)時(shí)間；該pld實(shí)時(shí)或者定期從該rtc的第二存儲(chǔ)單元中讀取實(shí)時(shí)時(shí)間。

步驟s302，pld存儲(chǔ)該實(shí)時(shí)時(shí)間。

具體地，pld具有第一存儲(chǔ)單元，pld將從rtc獲取的實(shí)時(shí)時(shí)間在該第一存儲(chǔ)單元中存儲(chǔ)。

在本發(fā)明實(shí)施例中，該pld與該rtc連接，通過執(zhí)行讀取時(shí)間的方法中的步驟s301和步驟s302，該pld可以獲取并存儲(chǔ)該rtc的實(shí)時(shí)時(shí)間，后續(xù)計(jì)算機(jī)設(shè)備中需要使用該實(shí)時(shí)時(shí)間的組件可以從該pld的第一存儲(chǔ)單元獲取該實(shí)時(shí)時(shí)間，而不是直接從該rtc讀取實(shí)時(shí)時(shí)間。

可選地，參見圖4，該讀取時(shí)間的方法還可以包括步驟s303。

步驟s303，組件從該pld獲取實(shí)時(shí)時(shí)間。

本發(fā)明實(shí)施例對(duì)組件從該pld獲取實(shí)時(shí)時(shí)間的具體獲取方式不做限定，下面具體提供兩種實(shí)現(xiàn)方式。

第一種實(shí)現(xiàn)方式，組件直接訪問該pld的第一存儲(chǔ)單元，從該第一存儲(chǔ)單元中讀取實(shí)時(shí)時(shí)間，在讀取過程中，該pld將該第一存儲(chǔ)單元存儲(chǔ)的實(shí)時(shí)時(shí)間向該組件輸出。

第二種實(shí)現(xiàn)方式，組件向該pld請(qǐng)求最新的實(shí)時(shí)時(shí)間，該pld將該第一存儲(chǔ)單元存儲(chǔ)的實(shí)時(shí)時(shí)間向該組件輸出。

在本發(fā)明實(shí)施例中，組件與該pld連接，組件可以在任意時(shí)間從該pld獲取實(shí)時(shí)時(shí)間。如果計(jì)算機(jī)設(shè)備包括多個(gè)組件，該多個(gè)組件是分別與該pld連接的，該多個(gè)組件都可以在任意時(shí)間從該pld獲取實(shí)時(shí)時(shí)間，該多個(gè)組件中的每個(gè)組件是獨(dú)立地從該pld獲取該實(shí)時(shí)時(shí)間，該多個(gè)組件從該pld獲取該實(shí)時(shí)時(shí)間互不干擾；因此，該多個(gè)組件不但可以在任意時(shí)間從該pld獲取該實(shí)時(shí)時(shí)間，還可以同時(shí)分別從該pld獲取該實(shí)時(shí)時(shí)間。

可選地，該pld的第一存儲(chǔ)單元包括n個(gè)存儲(chǔ)模塊，每個(gè)存儲(chǔ)模塊可以是寄存器，也可以是其它具有存儲(chǔ)能力的介質(zhì)。

n個(gè)存儲(chǔ)模塊中的存儲(chǔ)模塊與n個(gè)組件中的組件一一對(duì)應(yīng)。每個(gè)組件可以訪問對(duì)應(yīng)的存儲(chǔ)模塊。

在本可選實(shí)施方式中，該pld從rtc獲取實(shí)時(shí)時(shí)間，并將每次獲取的實(shí)時(shí)時(shí)間同步更新至n個(gè)存儲(chǔ)模塊中的每個(gè)存儲(chǔ)模塊。n個(gè)組件中的每個(gè)組件訪問n個(gè)存儲(chǔ)模塊中對(duì)應(yīng)的存儲(chǔ)模塊，并從對(duì)應(yīng)的存儲(chǔ)模塊獲取實(shí)時(shí)時(shí)間。這樣，n個(gè)組件可以獨(dú)立從該pld獲取該實(shí)時(shí)時(shí)間，該多個(gè)組件從該pld獲取該實(shí)時(shí)時(shí)間互不干擾。

下面提供一種更新時(shí)間的方法。圖5示意該更新時(shí)間的方法的流程，該方法包括步驟s501、步驟s502和步驟s503。

步驟s501，組件向pld寫入另一個(gè)時(shí)間。

pld具有的至少一個(gè)存儲(chǔ)單元包括第三存儲(chǔ)單元。本發(fā)明實(shí)施例實(shí)現(xiàn)該第三存儲(chǔ)單元的實(shí)現(xiàn)方式與本發(fā)明實(shí)施例實(shí)現(xiàn)第一存儲(chǔ)單元的實(shí)現(xiàn)方式可以是類似的實(shí)現(xiàn)方式，在此不再贅述。

組件可以訪問該pld的該第三存儲(chǔ)單元，向該第三存儲(chǔ)單元寫入該另一個(gè)時(shí)間；這樣pld從該組件獲取到該另一個(gè)時(shí)間。

可選地，在該更新時(shí)間的方法中，組件具體為計(jì)算機(jī)設(shè)備中的處理器。這樣，計(jì)算機(jī)設(shè)備中，僅處理器能通過該另一個(gè)時(shí)間更新實(shí)時(shí)時(shí)間，避免計(jì)算機(jī)設(shè)備中除處理器以外的其它組件非法更改實(shí)時(shí)時(shí)間。

舉例說明，處理器運(yùn)行的操作系統(tǒng)(operatingsystem，os)或者基本輸入/輸出系統(tǒng)bios(basicinput/outputsystem,bios)可以訪問pld的第三存儲(chǔ)單元，并在該第三存儲(chǔ)單元寫入該另一個(gè)時(shí)間。

可選地，在該更新時(shí)間的方法中，如果計(jì)算機(jī)設(shè)備中的多個(gè)組件分別向該第三存儲(chǔ)單元寫入該另一個(gè)時(shí)間，則在每個(gè)時(shí)刻，只有獲得授權(quán)(例如處理器對(duì)組件授權(quán))的一個(gè)組件可以向該第三存儲(chǔ)單元寫入該另一個(gè)時(shí)間，即該多個(gè)組件不能同時(shí)向該第三存儲(chǔ)單元寫入該另一個(gè)時(shí)間，這樣可以保證該另一個(gè)時(shí)間在每個(gè)時(shí)間均是唯一的。

可選地，該第三存儲(chǔ)單元與該第一存儲(chǔ)單元為同一個(gè)存儲(chǔ)單元。相對(duì)于需要在pld中配置兩個(gè)存儲(chǔ)單元(該第三存儲(chǔ)單元和該第一存儲(chǔ)單元)，配置一個(gè)存儲(chǔ)單元可以節(jié)省存儲(chǔ)資源；另外，使用組件寫入的該另一個(gè)時(shí)間實(shí)時(shí)更新該第一存儲(chǔ)單元中的實(shí)時(shí)時(shí)間，能夠提高處理器使用該第一存儲(chǔ)單元中的該另一個(gè)時(shí)間來執(zhí)行動(dòng)作的實(shí)時(shí)性。

可選地，該第三存儲(chǔ)單元與該第一存儲(chǔ)單元為不同存儲(chǔ)單元。在使用第三單元存儲(chǔ)的該另一個(gè)時(shí)間更新rtc的過程中處理器可以使用第一存儲(chǔ)單元的實(shí)時(shí)時(shí)間繼續(xù)執(zhí)行動(dòng)作，保證執(zhí)行動(dòng)作的不間斷。

可選地，該pld向組件請(qǐng)求該另一個(gè)時(shí)間，該組件將該另一個(gè)時(shí)間向該pld發(fā)送；這樣pld從該組件獲取到該另一個(gè)時(shí)間。

可選地，該pld的第三存儲(chǔ)單元包括n個(gè)存儲(chǔ)模塊，每個(gè)存儲(chǔ)模塊可以是寄存器，也可以是其它具有存儲(chǔ)能力的介質(zhì)。

第三存儲(chǔ)單元的n個(gè)存儲(chǔ)模塊中的存儲(chǔ)模塊與n個(gè)組件中的組件一一對(duì)應(yīng)。每個(gè)組件可以訪問對(duì)應(yīng)的存儲(chǔ)模塊。

在本可選實(shí)施方式中，n個(gè)組件中的每個(gè)組件可以向n個(gè)存儲(chǔ)模塊中對(duì)應(yīng)的存儲(chǔ)模塊寫入該另一個(gè)時(shí)間。后續(xù)，pld可以將該存儲(chǔ)模塊中的該另一個(gè)時(shí)間向rtc寫入。

步驟s502，該pld向rtc寫入該另一個(gè)時(shí)間。

rtc具有第二存儲(chǔ)單元。pld可以訪問該rtc的該第二存儲(chǔ)單元，向該第二存儲(chǔ)單元寫入該另一個(gè)時(shí)間。

步驟s503，該rtc基于該另一個(gè)時(shí)間更新該實(shí)時(shí)時(shí)間。

具體地，該rtc在該另一個(gè)時(shí)間的基礎(chǔ)上繼續(xù)更新該第二存儲(chǔ)單元中存儲(chǔ)的實(shí)時(shí)時(shí)間。

舉例說明，該第二存儲(chǔ)單元中存儲(chǔ)的未更新的實(shí)時(shí)時(shí)間為“2017年、6月、22日、星期四、15點(diǎn)、20分、20秒”，該另一個(gè)時(shí)間為“2017年、6月、23日、星期五、15點(diǎn)、20分、20秒”，pld將該另一個(gè)時(shí)間寫入該第二存儲(chǔ)單元后，該第二存儲(chǔ)單元中存儲(chǔ)的實(shí)時(shí)時(shí)間為“2017年、6月、23日、星期五、15點(diǎn)、20分、20秒”；后續(xù)，rtc實(shí)時(shí)更新該第二存儲(chǔ)單元中存儲(chǔ)的實(shí)時(shí)時(shí)間，比如每過一秒便更新一次該第二存儲(chǔ)單元中存儲(chǔ)的實(shí)時(shí)時(shí)間，在過了1秒時(shí)該第二存儲(chǔ)單元中存儲(chǔ)的實(shí)時(shí)時(shí)間更新為“2017年、6月、23日、星期五、15點(diǎn)、20分、21秒”，在過了1分鐘時(shí)該第二存儲(chǔ)單元中存儲(chǔ)的實(shí)時(shí)時(shí)間更新為“2017年、6月、23日、星期五、15點(diǎn)、21分、20秒”。

在本發(fā)明實(shí)施例中，rtc使用該另一個(gè)時(shí)間更新該第二存儲(chǔ)單元中的實(shí)時(shí)時(shí)間，使得rtc及時(shí)向pld輸出根據(jù)該另一個(gè)時(shí)間調(diào)整后的實(shí)時(shí)時(shí)間，及時(shí)更新pld中的第一存儲(chǔ)單元存儲(chǔ)的實(shí)時(shí)時(shí)間，保證處理器使用該第一存儲(chǔ)單元存儲(chǔ)的更新的實(shí)時(shí)時(shí)間來執(zhí)行動(dòng)作。

本發(fā)明實(shí)施例提供一種plc。該plc包括執(zhí)行上述方法實(shí)施例提供的讀取時(shí)間的方法的功能模塊，和/或該plc包括執(zhí)行上述方法實(shí)施例提供的更新時(shí)間的方法的功能模塊。本申請(qǐng)對(duì)該plc中的功能模塊的劃分不做限定，可以按照方法的流程步驟對(duì)應(yīng)劃分功能模塊，也可以按照具體實(shí)現(xiàn)需要?jiǎng)澐止δ苣K。

舉例提供與讀取時(shí)間的方法對(duì)應(yīng)的功能模塊，參見圖6，該pld包括：

獲取單元601，用于從該rtc獲取實(shí)時(shí)時(shí)間；

存儲(chǔ)執(zhí)行單元602，用于存儲(chǔ)該實(shí)時(shí)時(shí)間。

可選地，該pld還包括：輸出單元603，用于向該至少一個(gè)組件輸出該實(shí)時(shí)時(shí)間。

舉例提供與更新時(shí)間的方法對(duì)應(yīng)的功能模塊，參見圖7，該pld包括：

獲取單元701，用于從該至少一個(gè)組件獲取另一個(gè)時(shí)間；

寫入執(zhí)行單元702，用于向該rtc寫入該另一個(gè)時(shí)間，該另一個(gè)時(shí)間用于該rtc更新該實(shí)時(shí)時(shí)間。

本發(fā)明實(shí)施例一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中存儲(chǔ)有指令。當(dāng)計(jì)算機(jī)設(shè)備中的pld執(zhí)行該指令時(shí)，該pld執(zhí)行上述方法實(shí)施例提供的讀取時(shí)間的方法中由該pld執(zhí)行的步驟，或者該pld執(zhí)行上述方法實(shí)施例提供的更新時(shí)間的方法中由該pld執(zhí)行的步驟。

本發(fā)明實(shí)施例一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中存儲(chǔ)有指令。當(dāng)計(jì)算機(jī)設(shè)備中的組件執(zhí)行該指令時(shí)，該組建執(zhí)行上述方法實(shí)施例提供的讀取時(shí)間的方法中由該組件執(zhí)行的步驟，或者該組建執(zhí)行上述方法實(shí)施例提供的更新時(shí)間的方法中由該組件執(zhí)行的步驟。

本發(fā)明實(shí)施例一種計(jì)算機(jī)程序產(chǎn)品，該計(jì)算機(jī)程序產(chǎn)品包括指令，該指令存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中。當(dāng)計(jì)算機(jī)設(shè)備中的pld執(zhí)行該指令時(shí)，該pld執(zhí)行上述方法實(shí)施例提供的讀取時(shí)間的方法中由該pld執(zhí)行的步驟，或者該pld執(zhí)行上述方法實(shí)施例提供的更新時(shí)間的方法中由該pld執(zhí)行的步驟。

本發(fā)明實(shí)施例一種計(jì)算機(jī)程序產(chǎn)品，該計(jì)算機(jī)程序產(chǎn)品包括指令，該指令存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中。該組建執(zhí)行上述方法實(shí)施例提供的讀取時(shí)間的方法中由該組件執(zhí)行的步驟，或者該組建執(zhí)行上述方法實(shí)施例提供的更新時(shí)間的方法中由該組件執(zhí)行的步驟。

可選地,計(jì)算機(jī)設(shè)備中的組件(例如bmc)替代圖2所示架構(gòu)中的pld,包括替代該pld實(shí)現(xiàn)圖2所示的架構(gòu)，還包括替代該pld實(shí)現(xiàn)該pld在該圖2所示的架構(gòu)下具有的在本發(fā)明實(shí)施例中的功能,例如替換pld從該rtc獲取實(shí)時(shí)時(shí)間和存儲(chǔ)該實(shí)時(shí)時(shí)間。

圖8舉例示意了bmc替代圖2所示的pld的架構(gòu)。上述描述的pld在本發(fā)明實(shí)施例所起的作用，類似適用于圖8所示的bmc。另外，上述描述的pld在讀取時(shí)間的方法所起的作用，以及上述描述的pld在更新時(shí)間的方法所起的作用，類似適用于圖8所示的bmc。

應(yīng)當(dāng)理解，上述“第一存儲(chǔ)單元”中的“第一”，上述“第二存儲(chǔ)單元”中的“第二”，上述“第三存儲(chǔ)單元”中的“第三”都僅用于相互區(qū)分。即，“第一存儲(chǔ)單元”、“第二存儲(chǔ)單元”和“第三存儲(chǔ)單元”并不代表特指的存儲(chǔ)單元，也不代表它們之間存在順序關(guān)系。在不脫離本發(fā)明實(shí)施例保護(hù)范圍的情況下，可以對(duì)“第一存儲(chǔ)單元”、“第二存儲(chǔ)單元”和“第三存儲(chǔ)單元”互換名稱，或者將“第一存儲(chǔ)單元”改稱為“第四存儲(chǔ)單元”和將“第二存儲(chǔ)單元”改稱為“第五存儲(chǔ)單元”。

以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的保護(hù)范圍。