數(shù)據(jù)讀取方法、存儲(chǔ)器控制器與存儲(chǔ)器存儲(chǔ)裝置制造方法【專利摘要】本發(fā)明提供一種數(shù)據(jù)讀取方法、存儲(chǔ)器控制器與存儲(chǔ)器存儲(chǔ)裝置。此讀取方法是用于包括多個(gè)實(shí)體擦除單元的可擦寫(xiě)式非易失性存儲(chǔ)器模塊，包括：配置多個(gè)邏輯地址以映射至部分的實(shí)體擦除單元；接收來(lái)自主機(jī)系統(tǒng)的多個(gè)讀取指令，其中這些讀取指令指示讀取上述邏輯地址中的多個(gè)第一邏輯地址；執(zhí)行這些讀取指令，并且判斷第一邏輯地址是否為連續(xù)；以及若第一邏輯地址為連續(xù)，從實(shí)體擦除單元中預(yù)讀取屬于一個(gè)邏輯范圍的數(shù)據(jù)至緩沖存儲(chǔ)器。由此，可以提升讀取數(shù)據(jù)的速度?！緦＠f(shuō)明】數(shù)據(jù)讀取方法、存儲(chǔ)器控制器與存儲(chǔ)器存儲(chǔ)裝置【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明是有關(guān)于一種數(shù)據(jù)讀取方法，且特別是有關(guān)于一種用于可擦寫(xiě)式非易失性存儲(chǔ)器模塊的數(shù)據(jù)讀取方法、存儲(chǔ)器控制器與存儲(chǔ)器存儲(chǔ)裝置?！?br>背景技術(shù)：
】[0002]數(shù)碼相機(jī)、移動(dòng)電話與MP3播放器在這幾年來(lái)的成長(zhǎng)十分迅速，使得消費(fèi)者對(duì)存儲(chǔ)媒體的需求也急速增加。由于可擦寫(xiě)式非易失性存儲(chǔ)器模塊(例如，閃速存儲(chǔ)器)具有數(shù)據(jù)非易失性、省電、體積小，以及無(wú)機(jī)械結(jié)構(gòu)等特性，所以非常適合內(nèi)置在上述所舉例的各種便攜式多媒體裝置中。[0003]一般來(lái)說(shuō)，可擦寫(xiě)式非易失性存儲(chǔ)器模塊會(huì)由一個(gè)存儲(chǔ)器控制器來(lái)控制，并且存儲(chǔ)器控制器會(huì)接收來(lái)自于主機(jī)系統(tǒng)的讀取指令。存儲(chǔ)器控制器會(huì)根據(jù)所接收到的讀取指令從可擦寫(xiě)式非易失性存儲(chǔ)器模塊中讀取數(shù)據(jù)。存儲(chǔ)器控制器可建立一個(gè)指令陣列，其中存儲(chǔ)了來(lái)自于主機(jī)系統(tǒng)的讀取指令。存儲(chǔ)器控制器可自行決定指令陣列中讀取指令的執(zhí)行順序。并且，存儲(chǔ)器控制器可從可擦寫(xiě)式非易失性存儲(chǔ)器模塊預(yù)讀(pre-read)—些數(shù)據(jù)至一個(gè)緩沖存儲(chǔ)器，以便當(dāng)主機(jī)系統(tǒng)要讀取多個(gè)連續(xù)的地址時(shí)可增加讀取數(shù)據(jù)的速度。然而，主機(jī)系統(tǒng)下達(dá)讀取指令給存儲(chǔ)器控制器不一定會(huì)依序，此會(huì)造成預(yù)讀的數(shù)據(jù)從緩沖存儲(chǔ)器中被清除。因此，如何增加讀取數(shù)據(jù)的速度，為此領(lǐng)域技術(shù)人員所關(guān)心的議題?！?br/>發(fā)明內(nèi)容】[0004]本發(fā)明的范例實(shí)施例中提出一種數(shù)據(jù)讀取方法、存儲(chǔ)器控制器與存儲(chǔ)器存儲(chǔ)裝置，可以增加讀取數(shù)據(jù)的速度。[0005]本發(fā)明一范例實(shí)施例提出一種數(shù)據(jù)讀取方法，用于控制一可擦寫(xiě)式非易失性存儲(chǔ)器模塊。此可擦寫(xiě)式非易失性存儲(chǔ)器模塊包括多個(gè)實(shí)體擦除單元。上述的數(shù)據(jù)讀取方法包括:配置多個(gè)邏輯地址以映射至部分的實(shí)體擦除單元；接收來(lái)自主機(jī)系統(tǒng)的多個(gè)第一讀取指令，其中第一讀取指令指示讀取上述邏輯地址中的多個(gè)第一邏輯地址；執(zhí)行第一讀取指令，并且判斷第一邏輯地址是否為連續(xù)；以及若第一邏輯地址為連續(xù)，從實(shí)體擦除單元中預(yù)讀取屬于第一邏輯范圍的數(shù)據(jù)至緩沖存儲(chǔ)器。[0006]在一范例實(shí)施例中，上述的數(shù)據(jù)讀取方法，還包括:接收來(lái)自于主機(jī)系統(tǒng)的一個(gè)第二讀取指令，其中第二讀取指令指示讀取一個(gè)第二邏輯地址；判斷第二邏輯地址是否在上述邏輯地址中的一預(yù)定范圍內(nèi)，其中預(yù)定范圍包括第一邏輯范圍；若第二邏輯地址在預(yù)定范圍內(nèi)，判斷第二邏輯地址是否為第一邏輯范圍的起始邏輯地址；以及若第二邏輯地址為起始邏輯地址，則傳送屬于第二邏輯地址的數(shù)據(jù)給主機(jī)系統(tǒng)。[0007]在一范例實(shí)施例中，上述的數(shù)據(jù)讀取方法，還包括:若第二邏輯地址為起始邏輯地址，從實(shí)體擦除單元中預(yù)讀取屬于一個(gè)第二邏輯范圍的數(shù)據(jù)至緩沖存儲(chǔ)器中，其中第二邏輯范圍是接續(xù)在第一邏輯范圍之后。[0008]在一范例實(shí)施例中，上述的數(shù)據(jù)讀取方法還包括:若第二邏輯地址不為起始邏輯地址，維持屬于第一邏輯范圍的數(shù)據(jù)在緩沖存儲(chǔ)器中并且啟動(dòng)一個(gè)計(jì)時(shí)器；以及若計(jì)時(shí)器所記錄的數(shù)值大于一個(gè)臨界值，清除緩沖存儲(chǔ)器中屬于第一邏輯范圍的數(shù)據(jù)。[0009]在一范例實(shí)施例中，上述的臨界值正比于可擦寫(xiě)式非易失性存儲(chǔ)器模塊的讀取時(shí)間。[0010]在一范例實(shí)施例中，上述的數(shù)據(jù)讀取方法還包括:接收來(lái)自于主機(jī)系統(tǒng)的一個(gè)第三讀取指令，其中第三讀取指令指示讀取邏輯地址中的一個(gè)第三邏輯地址；以及若第三邏輯地址為起始邏輯地址，重置計(jì)時(shí)器并且傳送屬于第三邏輯地址的數(shù)據(jù)至主機(jī)系統(tǒng)。[0011]在一范例實(shí)施例中，上述的數(shù)據(jù)讀取方法還包括:若第二邏輯地址不在預(yù)定范圍內(nèi)，清除緩沖存儲(chǔ)器中屬于第一邏輯范圍的數(shù)據(jù)。[0012]在一范例實(shí)施例中，上述的數(shù)據(jù)讀取方法還包括:接收來(lái)自于主機(jī)系統(tǒng)的一個(gè)第二讀取指令，其中第二讀取指令指示讀取邏輯地址中的一個(gè)第二邏輯地址；判斷第二邏輯地址是否在預(yù)定范圍內(nèi)，其中預(yù)定范圍包括第一邏輯范圍；若第二邏輯地址在預(yù)定范圍內(nèi)，判斷第二邏輯地址是否在第一邏輯范圍內(nèi)；若第二邏輯地址在第一邏輯范圍內(nèi)，傳送屬于第二邏輯地址的數(shù)據(jù)給主機(jī)系統(tǒng)。[0013]在一范例實(shí)施例中，上述的數(shù)據(jù)讀取方法還包括:若第二邏輯地址不在第一邏輯范圍內(nèi)，維持屬于第一邏輯范圍的數(shù)據(jù)在緩沖存儲(chǔ)器中并且啟動(dòng)一計(jì)時(shí)器；以及若計(jì)時(shí)器所記錄的數(shù)值大于臨界值，清除緩沖存儲(chǔ)器中屬于第一邏輯范圍的數(shù)據(jù)。[0014]在一范例實(shí)施例中，上述第一邏輯范圍的大小等于緩沖存儲(chǔ)器的存儲(chǔ)器空間的大小。[0015]以另外一個(gè)角度來(lái)說(shuō)，本發(fā)明一范例實(shí)施例提出一種存儲(chǔ)器存儲(chǔ)裝置，包括連接器、可擦寫(xiě)式非易失性存儲(chǔ)器模塊與存儲(chǔ)器控制器。連接器是用以電性連接至一主機(jī)系統(tǒng)?？刹翆?xiě)式非易失性存儲(chǔ)器模塊包括多個(gè)實(shí)體擦除單元。存儲(chǔ)器控制器是電性連接至連接器與可擦寫(xiě)式非易失性存儲(chǔ)器模塊，用以配置多個(gè)邏輯地址以映射至部分的實(shí)體擦除單元，并且接收來(lái)自主機(jī)系統(tǒng)的多個(gè)第一讀取指令。這些第一讀取指令指示讀取上述邏輯地址中的多個(gè)第一邏輯地址。存儲(chǔ)器控制器也用以執(zhí)行這些第一讀取指令，并且判斷第一邏輯地址是否為連續(xù)。若第一邏輯地址為連續(xù)，存儲(chǔ)器控制器用以從實(shí)體擦除單元中預(yù)讀取屬于上述邏輯地址中第一邏輯范圍的數(shù)據(jù)至一個(gè)緩沖存儲(chǔ)器。[0016]在一范例實(shí)施例中，上述的存儲(chǔ)器控制器還用以接收來(lái)自于主機(jī)系統(tǒng)的第二讀取指令，其中第二讀取指令指示讀取邏輯地址中的第二邏輯地址。存儲(chǔ)器控制器還用以判斷第二邏輯地址是否在邏輯地址中的預(yù)定范圍內(nèi)，其中預(yù)定范圍包括第一邏輯范圍。若第二邏輯地址在預(yù)定范圍內(nèi)，存儲(chǔ)器控制器還用以判斷第二邏輯地址是否為第一邏輯范圍的起始邏輯地址。若第二邏輯地址為起始邏輯地址，存儲(chǔ)器控制器還用以傳送屬于第二邏輯地址的數(shù)據(jù)給主機(jī)系統(tǒng)。[0017]在一范例實(shí)施例中，若第二邏輯地址不為起始邏輯地址，存儲(chǔ)器控制器還用以維持屬于第一邏輯范圍的數(shù)據(jù)在緩沖存儲(chǔ)器中并且啟動(dòng)計(jì)時(shí)器。若計(jì)時(shí)器所記錄的數(shù)值大于臨界值，存儲(chǔ)器控制器還用以清除緩沖存儲(chǔ)器中屬于第一邏輯范圍的數(shù)據(jù)。[0018]在一范例實(shí)施例中，上述的存儲(chǔ)器控制器還用以接收來(lái)自于主機(jī)系統(tǒng)的第三讀取指令，其中第三讀取指令指示讀取邏輯地址中的第三邏輯地址。若第三邏輯地址為起始邏輯地址，存儲(chǔ)器控制器還用以重置計(jì)時(shí)器并且傳送屬于第三邏輯地址的數(shù)據(jù)至主機(jī)系統(tǒng)。[0019]在一范例實(shí)施例中，上述的存儲(chǔ)器控制器還用以接收來(lái)自于主機(jī)系統(tǒng)的第二讀取指令，其中第二讀取指令指示讀取邏輯地址中的第二邏輯地址。存儲(chǔ)器控制器還用以判斷第二邏輯地址是否在邏輯地址中的預(yù)定范圍內(nèi)。若第二邏輯地址在預(yù)定范圍內(nèi)，存儲(chǔ)器控制器還用以判斷第二邏輯地址是否在第一邏輯范圍內(nèi)。若第二邏輯地址在第一邏輯范圍內(nèi)，存儲(chǔ)器控制器還用以傳送屬于第二邏輯地址的數(shù)據(jù)給主機(jī)系統(tǒng)。[0020]在一范例實(shí)施例中，若第二邏輯地址不在第一邏輯范圍內(nèi)，存儲(chǔ)器控制器還用以維持屬于第一邏輯范圍的數(shù)據(jù)在緩沖存儲(chǔ)器中并且啟動(dòng)計(jì)時(shí)器。若計(jì)時(shí)器所記錄的數(shù)值大于臨界值，存儲(chǔ)器控制器還用以清除緩沖存儲(chǔ)器中屬于第一邏輯范圍的數(shù)據(jù)。[0021]以另外一個(gè)角度來(lái)說(shuō)，本發(fā)明一范例實(shí)施例提出一種存儲(chǔ)器控制器，用于控制一可擦寫(xiě)式非易失性存儲(chǔ)器模塊。此存儲(chǔ)器控制器包括主機(jī)接口、存儲(chǔ)器接口與存儲(chǔ)器管理電路。主機(jī)接口是用以電性連接至一主機(jī)系統(tǒng)。存儲(chǔ)器接口是用以電性連接至可擦寫(xiě)式非易失性存儲(chǔ)器模塊，并且此可擦寫(xiě)式非易失性存儲(chǔ)器模塊包括多個(gè)實(shí)體擦除單元。存儲(chǔ)器管理電路是電性連接至主機(jī)接口與存儲(chǔ)器接口，用以配置多個(gè)邏輯地址以映射至部分的實(shí)體擦除單元，并且接收來(lái)自主機(jī)系統(tǒng)的多個(gè)第一讀取指令。其中這些第一讀取指令指示讀取上述邏輯地址中的多個(gè)第一邏輯地址。存儲(chǔ)器管理電路也用以執(zhí)行第一讀取指令，并且判斷第一邏輯地址是否為連續(xù)。若第一邏輯地址為連續(xù)，存儲(chǔ)器管理電路用以從實(shí)體擦除單元中預(yù)讀取屬于上述邏輯地址中第一邏輯范圍的數(shù)據(jù)至一個(gè)緩沖存儲(chǔ)器。[0022]在一范例實(shí)施例中，上述的存儲(chǔ)器管理電路還用以接收來(lái)自于主機(jī)系統(tǒng)的第二讀取指令，其中第二讀取指令指示讀取邏輯地址中的第二邏輯地址。存儲(chǔ)器管理電路還用以判斷第二邏輯地址是否在邏輯地址中的預(yù)定范圍內(nèi)，其中預(yù)定范圍包括第一邏輯范圍。若第二邏輯地址在預(yù)定范圍內(nèi)，存儲(chǔ)器管理電路還用以判斷第二邏輯地址是否為第一邏輯范圍的起始邏輯地址。若第二邏輯地址為起始邏輯地址，存儲(chǔ)器管理電路還用以傳送屬于第二邏輯地址的數(shù)據(jù)給主機(jī)系統(tǒng)。[0023]在一范例實(shí)施例中，若第二邏輯地址為起始邏輯地址，存儲(chǔ)器管理電路還用以從實(shí)體擦除單元中預(yù)讀取屬于第二邏輯范圍的數(shù)據(jù)至緩沖存儲(chǔ)器中，其中第二邏輯范圍是接續(xù)在第一邏輯范圍之后。[0024]在一范例實(shí)施例中，若第二邏輯地址不為起始邏輯地址，存儲(chǔ)器管理電路還用以維持屬于第一邏輯范圍的數(shù)據(jù)在緩沖存儲(chǔ)器中并且啟動(dòng)計(jì)時(shí)器。若計(jì)時(shí)器所記錄的數(shù)值大于臨界值，存儲(chǔ)器管理電路還用以清除緩沖存儲(chǔ)器中屬于第一邏輯范圍的數(shù)據(jù)。[0025]在一范例實(shí)施例中，上述的存儲(chǔ)器管理電路還用以接收來(lái)自于主機(jī)系統(tǒng)的第三讀取指令，其中第三讀取指令指示讀取邏輯地址中的第三邏輯地址。若第三邏輯地址為起始邏輯地址，存儲(chǔ)器管理電路還用以重置計(jì)時(shí)器并且傳送屬于第三邏輯地址的數(shù)據(jù)至主機(jī)系統(tǒng)。[0026]在一范例實(shí)施例中，若第二邏輯地址不在預(yù)定范圍內(nèi)，存儲(chǔ)器管理電路還用以清除緩沖存儲(chǔ)器中屬于第一邏輯范圍的數(shù)據(jù)。[0027]在一范例實(shí)施例中，上述的存儲(chǔ)器管理電路還用以接收來(lái)自于主機(jī)系統(tǒng)的第二讀取指令，其中第二讀取指令指示讀取邏輯地址中的第二邏輯地址。存儲(chǔ)器管理電路還用以判斷第二邏輯地址是否在邏輯地址中的預(yù)定范圍內(nèi)。若第二邏輯地址在預(yù)定范圍內(nèi)，存儲(chǔ)器管理電路還用以判斷第二邏輯地址是否在第一邏輯范圍內(nèi)。若第二邏輯地址在第一邏輯范圍內(nèi)，存儲(chǔ)器管理電路還用以傳送屬于第二邏輯地址的數(shù)據(jù)給主機(jī)系統(tǒng)。[0028]在一范例實(shí)施例中，若第二邏輯地址不在第一邏輯范圍內(nèi)，存儲(chǔ)器管理電路還用以維持屬于第一邏輯范圍的數(shù)據(jù)在緩沖存儲(chǔ)器中并且啟動(dòng)計(jì)時(shí)器。若計(jì)時(shí)器所記錄的數(shù)值大于臨界值，存儲(chǔ)器管理電路還用以清除緩沖存儲(chǔ)器中屬于第一邏輯范圍的數(shù)據(jù)。[0029]基于上述，本發(fā)明所提出的數(shù)據(jù)讀取方法、存儲(chǔ)器控制器與存儲(chǔ)器存儲(chǔ)裝置會(huì)根據(jù)已經(jīng)執(zhí)行完畢的讀取指令是否讀取了連續(xù)的邏輯地址來(lái)判斷是否要預(yù)讀數(shù)據(jù)。由此，可以增加讀取數(shù)據(jù)的速度。[0030]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。【專利附圖】【附圖說(shuō)明】[0031]圖1A是根據(jù)一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置的示意圖；[0032]圖1B是根據(jù)一范例實(shí)施例所示出的電腦、輸入/輸出裝置與存儲(chǔ)器存儲(chǔ)裝置的示意圖；[0033]圖1C是根據(jù)一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置的示意圖；[0034]圖2是示出圖1A所示的存儲(chǔ)器存儲(chǔ)裝置的概要方塊圖；[0035]圖3是根據(jù)一范例實(shí)施例所示出的存儲(chǔ)器控制器的概要方塊圖；[0036]圖4是根據(jù)一范例實(shí)施例所示出的管理可擦寫(xiě)式非易失性存儲(chǔ)器模塊的范例示意圖；[0037]圖5是根據(jù)一范例實(shí)施例示出記錄檔的范例示意圖；[0038]圖6A是根據(jù)一范例實(shí)施例示出預(yù)讀取屬于一個(gè)邏輯范圍的數(shù)據(jù)的示意圖；[0039]圖6B是根據(jù)一范例實(shí)施例示出判斷預(yù)讀取數(shù)據(jù)以后的系統(tǒng)流程圖；[0040]圖7是根據(jù)一范例實(shí)施例示出數(shù)據(jù)讀取方法的流程圖。[0041]附圖標(biāo)記說(shuō)明:[0042]1000:主機(jī)系統(tǒng)；[0043]1100:電腦；[0044]1102:微處理器；[0045]1104:隨機(jī)存取存儲(chǔ)器；[0046]1106:輸入/輸出裝置；[0047]1108:系統(tǒng)總線；[0048]1110:數(shù)據(jù)傳輸接口；[0049]12O2:鼠標(biāo)；[0050]1204:鍵盤；[0051]1206:顯示器；[0052]1208:打印機(jī)；[0053]1212:U盤；[0054]1214:存儲(chǔ)卡；[0055]1216:固態(tài)硬盤；[0056]1310:數(shù)碼相機(jī)；[0057]1312:SD卡；[0058]1314:MMC卡；[0059]1316:存儲(chǔ)卡；[0060]1318:CF卡；[0061]1320:嵌入式存儲(chǔ)裝置；[0062]100:存儲(chǔ)器存儲(chǔ)裝置；[0063]102:連接器；[0064]104:存儲(chǔ)器控制器；[0065]106:可擦寫(xiě)式非易失性存儲(chǔ)器模塊；[0066]304(0)?304(R):實(shí)體擦除單元；[0067]202:存儲(chǔ)器管理電路；[0068]204:主機(jī)接口；[0069]206:存儲(chǔ)器接口；[0070]252:緩沖存儲(chǔ)器；[0071]254:電源管理電路；[0072]256:錯(cuò)誤檢查與校正電路；[0073]410:數(shù)據(jù)區(qū)；[0074]420:閑置區(qū)；[0075]430:系統(tǒng)區(qū)；[0076]440:取代區(qū)；[0077]450(0)?450(E):邏輯地址[0078]510:記錄檔；[0079]511?515:讀取指令；[0080]610>640:邏輯范圍；[0081]620:邏輯地址；[0082]630:預(yù)定范圍；[0083]S602、S604、S606、S608、S610、S612、S614:系統(tǒng)流程圖的步驟；[0084]S702、S704、S706、S708:數(shù)據(jù)讀取方法的步驟?！揪唧w實(shí)施方式】[0085][第一范例實(shí)施例][0086]一般而言,存儲(chǔ)器存儲(chǔ)裝置(也稱,存儲(chǔ)器存儲(chǔ)系統(tǒng))包括可擦寫(xiě)式非易失性存儲(chǔ)器模塊與控制器(也稱，控制電路)。通常存儲(chǔ)器存儲(chǔ)裝置是與主機(jī)系統(tǒng)一起使用，以使主機(jī)系統(tǒng)可將數(shù)據(jù)寫(xiě)入至存儲(chǔ)器存儲(chǔ)裝置或從存儲(chǔ)器存儲(chǔ)裝置中讀取數(shù)據(jù)。[0087]圖1A是根據(jù)一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置的示意圖。[0088]請(qǐng)參照?qǐng)D1A,主機(jī)系統(tǒng)1000—般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機(jī)存取存儲(chǔ)器(randomaccessmemory,RAM)1104、系統(tǒng)總線1108與數(shù)據(jù)傳輸接口1110。圖1B是根據(jù)一范例實(shí)施例所示出的電腦、輸入/輸出裝置與存儲(chǔ)器存儲(chǔ)裝置的示意圖，參照?qǐng)D1B，輸入/輸出裝置1106包括如圖1B的鼠標(biāo)1202、鍵盤1204、顯示器1206與打印機(jī)1208。必須了解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可還包括其他裝置。[0089]在本發(fā)明實(shí)施例中，存儲(chǔ)器存儲(chǔ)裝置100是通過(guò)數(shù)據(jù)傳輸接口1110與主機(jī)系統(tǒng)1000的其他元件電性連接。通過(guò)微處理器1102、隨機(jī)存取存儲(chǔ)器1104與輸入/輸出裝置1106的運(yùn)作可將數(shù)據(jù)寫(xiě)入至存儲(chǔ)器存儲(chǔ)裝置100或從存儲(chǔ)器存儲(chǔ)裝置100中讀取數(shù)據(jù)。例如，存儲(chǔ)器存儲(chǔ)裝置100可以是如圖1B所示的U盤1212、存儲(chǔ)卡1214或固態(tài)硬盤(SolidStateDrive,SSD)1216等的可擦寫(xiě)式非易失性存儲(chǔ)器存儲(chǔ)裝置。[0090]一般而言，主機(jī)系統(tǒng)1000為可實(shí)質(zhì)地與存儲(chǔ)器存儲(chǔ)裝置100配合以存儲(chǔ)數(shù)據(jù)的任意系統(tǒng)。雖然在本范例實(shí)施例中，主機(jī)系統(tǒng)1000是以電腦系統(tǒng)來(lái)作說(shuō)明，然而，在本發(fā)明另一范例實(shí)施例中主機(jī)系統(tǒng)1000可以是數(shù)碼相機(jī)、攝像機(jī)、通信裝置、音頻播放器或視頻播放器等系統(tǒng)。例如，在主機(jī)系統(tǒng)為數(shù)碼相機(jī)(攝像機(jī))1310時(shí)，可擦寫(xiě)式非易失性存儲(chǔ)器存儲(chǔ)裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memorystick)1316、CF卡1318或嵌入式存儲(chǔ)裝置1320(如圖1C所示)。嵌入式存儲(chǔ)裝置1320包括嵌入式多媒體卡(EmbeddedMMC，eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接在主機(jī)系統(tǒng)的基板上。[0091]圖2是示出圖1A所示的存儲(chǔ)器存儲(chǔ)裝置的概要方塊圖。[0092]請(qǐng)參照?qǐng)D2，存儲(chǔ)器存儲(chǔ)裝置100包括連接器102、存儲(chǔ)器控制器104與可擦寫(xiě)式非易失性存儲(chǔ)器模塊106。[0093]在本范例實(shí)施例中，連接器102是兼容于序列先進(jìn)附件(SerialAdvancedTechnologyAttachment,SATA)標(biāo)準(zhǔn)。然而，必須了解的是,本發(fā)明不限于此,連接器102也可以是符合并列先進(jìn)附件(ParallelAdvancedTechnologyAttachment,PATA)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(huì)(InstituteofElectricalandElectronicEngineers,IEEE)1394標(biāo)準(zhǔn)、高速外圍零件連接接口(PeripheralComponentInterconnectExpress,PCIExpress)標(biāo)準(zhǔn)、通用串行總線(UniversalSerialBus,USB)標(biāo)準(zhǔn)、安全數(shù)位(SecureDigital,SD)接口標(biāo)準(zhǔn)、超高速一代(UltraHighSpeed-1，UHS-1)接口標(biāo)準(zhǔn)、超高速二代(UltraHighSpeed-1I,UHS-1I)接口標(biāo)準(zhǔn)、存儲(chǔ)卡(MemoryStick,MS)接口標(biāo)準(zhǔn)、多媒體存儲(chǔ)卡(MultiMediaCard,MMC)接口標(biāo)準(zhǔn)、炭入式多媒體存儲(chǔ)卡(EmbeddedMultimediaCard,eMMC)接口標(biāo)準(zhǔn)、通用閃速存儲(chǔ)器(UniversalFlashStorage,UFS)接口標(biāo)準(zhǔn)、小型閃速(CompactFlash,CF)接口標(biāo)準(zhǔn)、整合式驅(qū)動(dòng)電子接口(IntegratedDeviceElectronics,DE)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。[0094]存儲(chǔ)器控制器104用以執(zhí)行以硬件形式或固體形式實(shí)作的多個(gè)邏輯門或控制指令，并且根據(jù)主機(jī)系統(tǒng)1000的指令在可擦寫(xiě)式非易失性存儲(chǔ)器模塊106中進(jìn)行數(shù)據(jù)的寫(xiě)入、讀取與擦除等運(yùn)作。[0095]可擦寫(xiě)式非易失性存儲(chǔ)器模塊106是電性連接至存儲(chǔ)器控制器104，并且用以存儲(chǔ)主機(jī)系統(tǒng)1000所寫(xiě)入的數(shù)據(jù)?？刹翆?xiě)式非易失性存儲(chǔ)器模塊106具有實(shí)體擦除單元304(0)~304(R)ο例如，實(shí)體擦除單元304(0)~304(R)可屬于同一個(gè)存儲(chǔ)器晶粒(die)或者屬于不同的存儲(chǔ)器晶粒。每一實(shí)體擦除單元分別具有復(fù)數(shù)個(gè)實(shí)體程序化單元，并且屬于同一個(gè)實(shí)體擦除單元的實(shí)體程序化單元可被獨(dú)立地寫(xiě)入且被同時(shí)地擦除。例如，每一實(shí)體擦除單元是由128個(gè)實(shí)體程序化單元所組成。然而，必須了解的是，本發(fā)明不限于此，每一實(shí)體擦除單元是可由64個(gè)實(shí)體程序化單元、256個(gè)實(shí)體程序化單元或其他任意個(gè)實(shí)體程序化單元所組成。[0096]更詳細(xì)來(lái)說(shuō)，實(shí)體擦除單元為擦除的最小單位。也即，每一實(shí)體擦除單元含有最小數(shù)目的一并被擦除的單元。實(shí)體程序化單元為程序化的最小單元。即，實(shí)體程序化單元為寫(xiě)入數(shù)據(jù)的最小單元。每一實(shí)體程序化單元通常包括數(shù)據(jù)位區(qū)與冗余位區(qū)。數(shù)據(jù)位區(qū)包含多個(gè)實(shí)體存取地址用以存儲(chǔ)使用者的數(shù)據(jù)，而冗余位區(qū)用以存儲(chǔ)系統(tǒng)的數(shù)據(jù)(例如，控制信息與錯(cuò)誤更正碼)。在本范例實(shí)施例中，每一個(gè)實(shí)體程序化單元的數(shù)據(jù)位區(qū)中會(huì)包含4個(gè)實(shí)體存取地址，且一個(gè)實(shí)體存取地址的大小為512字節(jié)(byte，B)。然而，在其他范例實(shí)施例中，數(shù)據(jù)位區(qū)中也可包含8個(gè)、16個(gè)或數(shù)目更多或更少的實(shí)體存取地址，本發(fā)明并不限制實(shí)體存取地址的大小以及個(gè)數(shù)。例如，實(shí)體擦除單元為實(shí)體區(qū)塊，并且實(shí)體程序化單元為實(shí)體頁(yè)面或?qū)嶓w扇。[0097]在本范例實(shí)施例中，可擦寫(xiě)式非易失性存儲(chǔ)器模塊106為多層單元(MultiLevelCe11,MLC)NAND型閃速存儲(chǔ)器模塊，即一個(gè)存儲(chǔ)包中可存儲(chǔ)至少2個(gè)比特?cái)?shù)據(jù)。然而，本發(fā)明不限于此，可擦寫(xiě)式非易失性存儲(chǔ)器模塊106也可是單層單元(SingleLevelCell,SLC)NAND型閃速存儲(chǔ)器模塊、復(fù)數(shù)層單元(TrinaryLevelCell，TLC)NAND型閃速存儲(chǔ)器模塊、其他閃速存儲(chǔ)器模塊或其他具有相同特性的存儲(chǔ)器模塊。[0098]圖3是根據(jù)一范例實(shí)施例所示出的存儲(chǔ)器控制器的概要方塊圖。[0099]請(qǐng)參照?qǐng)D3，存儲(chǔ)器控制器104包括存儲(chǔ)器管理電路202、主機(jī)接口204與存儲(chǔ)器接口206。[0100]存儲(chǔ)器管理電路202用以控制存儲(chǔ)器控制器104的整體運(yùn)作。具體來(lái)說(shuō)，存儲(chǔ)器管理電路202具有多個(gè)控制指令，并且在存儲(chǔ)器存儲(chǔ)裝置100運(yùn)作時(shí)，此些控制指令會(huì)被執(zhí)行以進(jìn)行數(shù)據(jù)的寫(xiě)入、讀取與擦除等運(yùn)作。[0101]在本范例實(shí)施例中，存儲(chǔ)器管理電路202的控制指令是以固體形式來(lái)實(shí)作。例如，存儲(chǔ)器管理電路202具有微處理器單元(未示出)與只讀存儲(chǔ)器(未示出)，并且此些控制指令是被燒錄至此只讀存儲(chǔ)器中。當(dāng)存儲(chǔ)器存儲(chǔ)裝置100運(yùn)作時(shí)，此些控制指令會(huì)由微處理器單元來(lái)執(zhí)行以進(jìn)行數(shù)據(jù)的寫(xiě)入、讀取與擦除等運(yùn)作。[0102]在本發(fā)明另一范例實(shí)施例中，存儲(chǔ)器管理電路202的控制指令也可以程序碼形式存儲(chǔ)在可擦寫(xiě)式非易失性存儲(chǔ)器模塊106的特定區(qū)域(例如，存儲(chǔ)器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲(chǔ)器管理電路202具有微處理器單元(未示出)、只讀存儲(chǔ)器(未示出)及隨機(jī)存取存儲(chǔ)器(未示出)。特別是，此只讀存儲(chǔ)器具有驅(qū)動(dòng)碼，并且當(dāng)存儲(chǔ)器控制器104被使能時(shí)，微處理器單元會(huì)先執(zhí)行此驅(qū)動(dòng)碼段來(lái)將存儲(chǔ)在可擦寫(xiě)式非易失性存儲(chǔ)器模塊106中的控制指令載入至存儲(chǔ)器管理電路202的隨機(jī)存取存儲(chǔ)器中。之后，微處理器單元會(huì)運(yùn)行此些控制指令以進(jìn)行數(shù)據(jù)的寫(xiě)入、讀取與擦除等運(yùn)作。[0103]此外，在本發(fā)明另一范例實(shí)施例中，存儲(chǔ)器管理電路202的控制指令也可以一硬件形式來(lái)實(shí)作。例如，存儲(chǔ)器管理電路202包括微控制器、存儲(chǔ)器管理單元、存儲(chǔ)器寫(xiě)入單元、存儲(chǔ)器讀取單元、存儲(chǔ)器擦除單元與數(shù)據(jù)處理單元。存儲(chǔ)器管理單元、存儲(chǔ)器寫(xiě)入單元、存儲(chǔ)器讀取單元、存儲(chǔ)器擦除單元與數(shù)據(jù)處理單元是電性連接至微控制器。其中，存儲(chǔ)器管理單元用以管理可擦寫(xiě)式非易失性存儲(chǔ)器模塊106的實(shí)體區(qū)塊；存儲(chǔ)器寫(xiě)入單元用以對(duì)可擦寫(xiě)式非易失性存儲(chǔ)器模塊106下達(dá)寫(xiě)入指令以將數(shù)據(jù)寫(xiě)入至可擦寫(xiě)式非易失性存儲(chǔ)器模塊106中；存儲(chǔ)器讀取單元用以對(duì)可擦寫(xiě)式非易失性存儲(chǔ)器模塊106下達(dá)讀取指令以從可擦寫(xiě)式非易失性存儲(chǔ)器模塊106中讀取數(shù)據(jù)；存儲(chǔ)器擦除單元用以對(duì)可擦寫(xiě)式非易失性存儲(chǔ)器模塊106下達(dá)擦除指令以將數(shù)據(jù)從可擦寫(xiě)式非易失性存儲(chǔ)器模塊106中擦除；而數(shù)據(jù)處理單元用以處理欲寫(xiě)入至可擦寫(xiě)式非易失性存儲(chǔ)器模塊106的數(shù)據(jù)以及從可擦寫(xiě)式非易失性存儲(chǔ)器模塊106中讀取的數(shù)據(jù)。[0104]主機(jī)接口204是電性連接至存儲(chǔ)器管理電路202并且用以接收與識(shí)別主機(jī)系統(tǒng)1000所傳送的指令與數(shù)據(jù)。也就是說(shuō)，主機(jī)系統(tǒng)1000所傳送的指令與數(shù)據(jù)會(huì)通過(guò)主機(jī)接口204來(lái)傳送至存儲(chǔ)器管理電路202。在本范例實(shí)施例中，主機(jī)接口204是兼容于SATA標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機(jī)接口204也可以是兼容于PATA標(biāo)準(zhǔn)、IEEE1394標(biāo)準(zhǔn)、PCIExpress標(biāo)準(zhǔn)、USB標(biāo)準(zhǔn)、SD標(biāo)準(zhǔn)、UHS-1標(biāo)準(zhǔn)、UHS-1I標(biāo)準(zhǔn)、MS標(biāo)準(zhǔn)、MMC標(biāo)準(zhǔn)、eMMC標(biāo)準(zhǔn)、UFS標(biāo)準(zhǔn)、CF標(biāo)準(zhǔn)、IDE標(biāo)準(zhǔn)或其他適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。[0105]存儲(chǔ)器接口206是電性連接至存儲(chǔ)器管理電路202并且用以存取可擦寫(xiě)式非易失性存儲(chǔ)器模塊106。也就是說(shuō)，欲寫(xiě)入至可擦寫(xiě)式非易失性存儲(chǔ)器模塊106的數(shù)據(jù)會(huì)經(jīng)由存儲(chǔ)器接口206轉(zhuǎn)換為可擦寫(xiě)式非易失性存儲(chǔ)器模塊106所能接受的格式。[0106]在本發(fā)明一范例實(shí)施例中，存儲(chǔ)器控制器104還包括緩沖存儲(chǔ)器252、電源管理電路254與錯(cuò)誤檢查與校正電路256。[0107]緩沖存儲(chǔ)器252是電性連接至存儲(chǔ)器管理電路202并且用以暫存來(lái)自于主機(jī)系統(tǒng)1000的數(shù)據(jù)與指令或來(lái)自于可擦寫(xiě)式非易失性存儲(chǔ)器模塊106的數(shù)據(jù)。[0108]電源管理電路254是電性連接至存儲(chǔ)器管理電路202并且用以控制存儲(chǔ)器存儲(chǔ)裝置100的電源。[0109]錯(cuò)誤檢查與校正電路256是電性連接至存儲(chǔ)器管理電路202并且用以執(zhí)行錯(cuò)誤檢查與校正程序以確保數(shù)據(jù)的正確性。具體來(lái)說(shuō)，當(dāng)存儲(chǔ)器管理電路202從主機(jī)系統(tǒng)1000中接收到寫(xiě)入指令時(shí)，錯(cuò)誤檢查與校正電路256會(huì)為對(duì)應(yīng)此寫(xiě)入指令的數(shù)據(jù)產(chǎn)生對(duì)應(yīng)的錯(cuò)誤檢查與校正碼(ErrorCheckingandCorrectingCode,ECCCode),并且存儲(chǔ)器管理電路202會(huì)將對(duì)應(yīng)此寫(xiě)入指令的數(shù)據(jù)與對(duì)應(yīng)的錯(cuò)誤檢查與校正碼寫(xiě)入至可擦寫(xiě)式非易失性存儲(chǔ)器模塊106中。之后，當(dāng)存儲(chǔ)器管理電路202從可擦寫(xiě)式非易失性存儲(chǔ)器模塊106中讀取數(shù)據(jù)時(shí)會(huì)同時(shí)讀取此數(shù)據(jù)對(duì)應(yīng)的錯(cuò)誤檢查與校正碼，并且錯(cuò)誤檢查與校正電路256會(huì)依據(jù)此錯(cuò)誤檢查與校正碼對(duì)所讀取的數(shù)據(jù)執(zhí)行錯(cuò)誤檢查與校正程序。[0110]圖4是根據(jù)一范例實(shí)施例所示出的管理可擦寫(xiě)式非易失性存儲(chǔ)器模塊的范例示意圖。[0111]必須了解的是，在此描述可擦寫(xiě)式非易失性存儲(chǔ)器模塊106的實(shí)體區(qū)塊的運(yùn)作時(shí)，以“提取”、“交換”、“分組”、“輪替”等詞來(lái)操作實(shí)體區(qū)塊是邏輯上的概念。也就是說(shuō)，可擦寫(xiě)式非易失性存儲(chǔ)器模塊的實(shí)體區(qū)塊的實(shí)際位置并未更動(dòng)，而是邏輯上對(duì)可擦寫(xiě)式非易失性存儲(chǔ)器模塊的實(shí)體區(qū)塊進(jìn)行操作。[0112]請(qǐng)參照?qǐng)D4，存儲(chǔ)器控制器104可將可擦寫(xiě)式非易失性存儲(chǔ)器模塊的實(shí)體區(qū)塊304(0)?304(R)邏輯地分組為多個(gè)區(qū)域，例如為數(shù)據(jù)區(qū)410、閑置區(qū)420、系統(tǒng)區(qū)430與取代區(qū)440。在另一范例實(shí)施例中，取代區(qū)440也可與閑置區(qū)420共用包含無(wú)效數(shù)據(jù)的實(shí)體區(qū)塊。[0113]數(shù)據(jù)區(qū)410與閑置區(qū)420的實(shí)體區(qū)塊是用以存儲(chǔ)來(lái)自于主機(jī)系統(tǒng)1000的數(shù)據(jù)。具體來(lái)說(shuō)，數(shù)據(jù)區(qū)410是存儲(chǔ)數(shù)據(jù)的實(shí)體區(qū)塊，而閑置區(qū)420的實(shí)體區(qū)塊是用以替換數(shù)據(jù)區(qū)410的實(shí)體區(qū)塊。因此，閑置區(qū)420的實(shí)體區(qū)塊為空或可使用的實(shí)體區(qū)塊，其中并沒(méi)有存儲(chǔ)數(shù)據(jù)或是存儲(chǔ)了標(biāo)記為已沒(méi)用的無(wú)效數(shù)據(jù)。也就是說(shuō)，在閑置區(qū)420中的實(shí)體區(qū)塊已被執(zhí)行擦除運(yùn)作，或者當(dāng)閑置區(qū)420中的實(shí)體區(qū)塊被提取用于存儲(chǔ)數(shù)據(jù)之前所提取的實(shí)體區(qū)塊會(huì)先被執(zhí)行擦除運(yùn)作。因此，閑置區(qū)420的實(shí)體區(qū)塊為可被使用的實(shí)體區(qū)塊。[0114]邏輯上屬于系統(tǒng)區(qū)430的實(shí)體區(qū)塊是用以記錄系統(tǒng)數(shù)據(jù)，其中此系統(tǒng)數(shù)據(jù)包括關(guān)于存儲(chǔ)器晶片的制造商與型號(hào)、存儲(chǔ)器晶片的實(shí)體區(qū)塊數(shù)、每一實(shí)體區(qū)塊的實(shí)體頁(yè)面數(shù)等。[0115]邏輯上屬于取代區(qū)440中的實(shí)體區(qū)塊是替代實(shí)體區(qū)塊。例如，可擦寫(xiě)式非易失性存儲(chǔ)器模塊在出廠時(shí)會(huì)預(yù)留4%的實(shí)體區(qū)塊作為更換使用。也就是說(shuō)，當(dāng)數(shù)據(jù)區(qū)410、閑置區(qū)420與系統(tǒng)區(qū)430中的實(shí)體區(qū)塊損毀時(shí)，預(yù)留在取代區(qū)440中的實(shí)體區(qū)塊是用以取代損壞的實(shí)體區(qū)塊(即，壞實(shí)體區(qū)塊(badblock))。因此，倘若取代區(qū)440中仍存有正常的實(shí)體區(qū)塊且發(fā)生實(shí)體區(qū)塊損毀時(shí)，存儲(chǔ)器控制器104會(huì)從取代區(qū)440中提取正常的實(shí)體區(qū)塊來(lái)更換損毀的實(shí)體區(qū)塊。倘若取代區(qū)440中無(wú)正常的實(shí)體區(qū)塊且發(fā)生實(shí)體區(qū)塊損毀時(shí)，則存儲(chǔ)器控制器104會(huì)將整個(gè)存儲(chǔ)器存儲(chǔ)裝置100宣告為寫(xiě)入保護(hù)(writ印rotect)狀態(tài)，而無(wú)法再寫(xiě)入數(shù)據(jù)。[0116]特別是，數(shù)據(jù)區(qū)410、閑置區(qū)420、系統(tǒng)區(qū)430與取代區(qū)440的實(shí)體區(qū)塊的數(shù)量會(huì)依據(jù)不同的存儲(chǔ)器規(guī)格而有所不同。此外，必須了解的是，在存儲(chǔ)器存儲(chǔ)裝置100的運(yùn)作中，實(shí)體區(qū)塊關(guān)聯(lián)至數(shù)據(jù)區(qū)410、閑置區(qū)420、系統(tǒng)區(qū)430與取代區(qū)440的分組關(guān)系會(huì)動(dòng)態(tài)地變動(dòng)。例如，當(dāng)閑置區(qū)中的實(shí)體區(qū)塊損壞而被取代區(qū)的實(shí)體區(qū)塊取代時(shí)，則原本取代區(qū)的實(shí)體區(qū)塊會(huì)被關(guān)聯(lián)至閑置區(qū)。[0117]在本范例實(shí)施例中，存儲(chǔ)器控制器104會(huì)配置邏輯地址450(O)?450(E)以利于在存儲(chǔ)數(shù)據(jù)的實(shí)體區(qū)塊中進(jìn)行數(shù)據(jù)存取。例如，當(dāng)存儲(chǔ)器存儲(chǔ)裝置100被作業(yè)系統(tǒng)1110通過(guò)檔案系統(tǒng)(例如，F(xiàn)AT32)格式化時(shí)，邏輯地址450(O)?450(E)分別地映射至數(shù)據(jù)區(qū)410的實(shí)體區(qū)塊304(0)?304(A)。在此，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)建立邏輯地址-實(shí)體擦除單兀映射表(logicaladdress-physicalerasingunitmappingtable)，以記錄邏輯區(qū)塊地址與實(shí)體擦除單元之間的映射關(guān)系。在此范例實(shí)施例中，每一個(gè)邏輯地址450(O)?450(E)的大小相同于一個(gè)實(shí)體擦除單元的大小，即，邏輯地址也可被稱為邏輯區(qū)塊地址(logicalblockaddress,LBA)。然而,在其他范例實(shí)施例中，每一個(gè)邏輯地址450(0)?450(E)的大小也可以是一個(gè)實(shí)體程序化單元的大小，本發(fā)明并不限制邏輯地址450(0)?450(E)的大小。[0118]主機(jī)系統(tǒng)1000會(huì)下達(dá)多個(gè)讀取指令給存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)，并且這些讀取指令是指示讀取邏輯地址450(0)?450(E)中的一或多個(gè)邏輯地址。存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)將這些讀取指令放入一個(gè)指令陣列(commandqueue)當(dāng)中，并且存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)決定執(zhí)行這些讀取指令的順序。若存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)要執(zhí)行一個(gè)讀取指令，則存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)取得此讀取指令所要讀取的邏輯地址，并取得此邏輯地址所映射的一個(gè)實(shí)體擦除單元，從此實(shí)體擦除單元中讀取數(shù)據(jù)，并將這些數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000。然而，在執(zhí)行一個(gè)讀取指令之前，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)從實(shí)體擦除單元304(0)?304(B)中預(yù)讀一些數(shù)據(jù)至存儲(chǔ)器控制器104中的緩沖存儲(chǔ)器252；接下來(lái)，若此讀取指令所要讀取的數(shù)據(jù)已經(jīng)在緩沖存儲(chǔ)器252中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)便可以將緩沖存儲(chǔ)器252中的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000，由此增加讀取數(shù)據(jù)的速度。在另一范例實(shí)施例中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)預(yù)讀的數(shù)據(jù)也可以放在存儲(chǔ)器控制器104以外的一個(gè)緩沖存儲(chǔ)器中，本發(fā)明并不在此限。[0119]圖5是根據(jù)一范例實(shí)施例示出記錄檔的范例示意圖。[0120]請(qǐng)參照?qǐng)D5，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)從主機(jī)系統(tǒng)1000接收到多個(gè)讀取指令(也稱第一讀取指令)并且執(zhí)行完這些讀取指令以后，會(huì)把執(zhí)行完畢的讀取指令存在記錄檔510中。例如，記錄檔510中記錄了已被執(zhí)行完畢的讀取指令511?515，其分別指示讀取邏輯地址450(2)、450(4)、450(I)、450(O)與450(3)(也稱第一邏輯地址)。存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)是先從主機(jī)系統(tǒng)1000接收到讀取指令511、再依序地接收到讀取指令512?515;換言之，依照接收到讀取指令511?515的順序，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)并不會(huì)發(fā)現(xiàn)主機(jī)系統(tǒng)1000要讀取連續(xù)的邏輯地址。然而，在此范例實(shí)施例中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)在執(zhí)行完讀取指令511?515后會(huì)判斷讀取指令511?515所要讀取的邏輯地址是否為連續(xù)。例如，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)在排序完讀取指令511?515所要讀取的邏輯地址以后，會(huì)發(fā)現(xiàn)邏輯地址450(O)?450(4)為連續(xù)。此表示雖然主機(jī)系統(tǒng)1000是依序的傳送讀取指令511?515給存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)，但主機(jī)系統(tǒng)1000正在讀取連續(xù)的邏輯地址450(O)?450(4)。由于邏輯地址450(O)?450(4)為連續(xù)，主機(jī)系統(tǒng)1000接下來(lái)要讀取的邏輯地址也可能是連續(xù)。因此，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)預(yù)讀取屬于一個(gè)邏輯范圍的數(shù)據(jù)。[0121]在此范例實(shí)施例中，記錄檔510中記錄了5個(gè)讀取指令511?515。然而，在其他范例實(shí)施例中，記錄檔510中也可以記錄數(shù)目更多或更少的讀取指令。并且，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)是在判斷記錄檔510中有η個(gè)讀取指令為連續(xù)以后開(kāi)始預(yù)讀取數(shù)據(jù)，其中η為正整數(shù)。然而，本發(fā)明并不限制η的數(shù)值。[0122]圖6Α是根據(jù)一范例實(shí)施例示出預(yù)讀取屬于一個(gè)邏輯范圍的數(shù)據(jù)的示意圖。[0123]請(qǐng)參照?qǐng)D6Α，由于記錄檔510中的讀取指令所讀取的邏輯地址450(O)?450(4)為連續(xù)，因此存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)預(yù)讀取屬于邏輯范圍610的數(shù)據(jù)至緩沖存儲(chǔ)器252。存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)也會(huì)設(shè)定一個(gè)預(yù)定范圍630，并且預(yù)定范圍630會(huì)包括邏輯范圍610。然而，本發(fā)明并不限制邏輯范圍610以及預(yù)定范圍630的大小。接下來(lái)，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)接收來(lái)自主機(jī)系統(tǒng)1000的一個(gè)讀取指令(也稱第二讀取指令)。此第二讀取指令指示讀取邏輯地址620(也稱第二邏輯地址)。存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)先判斷邏輯地址620是否在預(yù)定范圍630內(nèi)。若邏輯地址620在預(yù)定范圍630內(nèi)，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)還會(huì)判斷邏輯地址620是否為邏輯范圍610的起始邏輯地址(即，邏輯地址450(5))。若邏輯地址620為邏輯地址450(5)，則存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)從緩沖存儲(chǔ)器252中讀取屬于邏輯地址620的數(shù)據(jù)，并將這些數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000。[0124]另一方面，若邏輯地址620在預(yù)定范圍630內(nèi)但不為邏輯地址450(5)，則存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)維持屬于邏輯范圍610的數(shù)據(jù)在緩沖存儲(chǔ)器252中并且啟動(dòng)一個(gè)計(jì)時(shí)器。本發(fā)明并不限制用軟件或是硬件的方式實(shí)現(xiàn)此計(jì)時(shí)器。在此，雖然主機(jī)系統(tǒng)1000目前沒(méi)有要讀取邏輯地址450(5)，但由于邏輯地址620還在預(yù)定范圍630內(nèi)，因此主機(jī)系統(tǒng)1000在接下來(lái)的一段時(shí)間內(nèi)有可能會(huì)再讀取邏輯地址450(5)。所以，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)并不會(huì)在取得第二讀取指令以后就清除緩沖存儲(chǔ)器252中屬于邏輯范圍610的數(shù)據(jù)。然而，若此計(jì)時(shí)器所記錄的數(shù)值大于一個(gè)臨界值，則存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)清除緩沖存儲(chǔ)器252中屬于邏輯范圍610的數(shù)據(jù)。此夕卜，若邏輯地址620不在預(yù)定范圍630內(nèi)，則存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)也會(huì)清除緩沖存儲(chǔ)器252中屬于邏輯范圍610的數(shù)據(jù)。[0125]在計(jì)時(shí)器被啟動(dòng)以后，若存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)接收到來(lái)自主機(jī)系統(tǒng)1000的下一個(gè)讀取指令(也稱第三讀取指令)，并且此第三讀取指令指示讀取的邏輯地址(也稱第三邏輯地址)為邏輯地址450(5)時(shí)，則存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)重置此計(jì)時(shí)器，并且將屬于邏輯地址450(5)的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000。[0126]換句話說(shuō)，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)維持屬于邏輯范圍610的數(shù)據(jù)在緩沖存儲(chǔ)器252中，直到主機(jī)系統(tǒng)1000要讀取預(yù)定范圍630以外的邏輯地址或是在一預(yù)設(shè)時(shí)間內(nèi)主機(jī)系統(tǒng)1000都沒(méi)有讀取邏輯地址450(5)(即，計(jì)時(shí)器所記錄的數(shù)值大于一個(gè)臨界值)。在一范例實(shí)施例中，此臨界值是正比于可擦寫(xiě)式非易失性存儲(chǔ)器模塊106的一個(gè)讀取時(shí)間。此讀取時(shí)間表示可擦寫(xiě)式非易失性存儲(chǔ)器模塊106執(zhí)行一個(gè)讀取指令所需要的時(shí)間。若此讀取時(shí)間越大，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)增加此臨界值，由此增加屬于邏輯范圍610的數(shù)據(jù)存儲(chǔ)在緩沖存儲(chǔ)器252的時(shí)間。例如，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)可設(shè)定此臨界值為兩倍的讀取時(shí)間，但本發(fā)明并不在此限。[0127]在一范例實(shí)施例中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)也可以一次傳送屬于多個(gè)邏輯地址的數(shù)據(jù)給主機(jī)系統(tǒng)1000。例如，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)是先接收到讀取邏輯地址450(6)的讀取指令再接收到讀取邏輯地址450(5)的讀取指令，并且讀取邏輯地址450(6)的讀取指令會(huì)先被存儲(chǔ)在指令陣列當(dāng)中。當(dāng)判斷主機(jī)系統(tǒng)1000要讀取邏輯地址450(5)時(shí)，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)將屬于邏輯地址450(5)、450(6)的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000。在一范例實(shí)施例中，將屬于邏輯地址450(5),450(6)的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000的步驟也可以由另一個(gè)電路(未示出)來(lái)執(zhí)行，本發(fā)明并不在此限。[0128]在此范例實(shí)施例中，邏輯范圍610的大小等于緩沖存儲(chǔ)器252的存儲(chǔ)器空間的大小。但在另一范例實(shí)施例中，邏輯范圍610的大小也可以小于緩沖存儲(chǔ)器252的存儲(chǔ)器空間的大小，本發(fā)明并不在此限。并且，當(dāng)邏輯地址620為邏輯地址450(5)，并且屬于邏輯地址450(5)的數(shù)據(jù)已被傳送給主機(jī)系統(tǒng)1000以后，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)也可以從實(shí)體擦除單元304(0)?304(R)中預(yù)讀取屬于邏輯范圍640(也稱第二邏輯范圍)的數(shù)據(jù)至緩沖存儲(chǔ)器252。邏輯范圍640是接續(xù)在邏輯范圍610之后，但本發(fā)明并不限制邏輯范圍640的大小。例如，若存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)—次將屬于邏輯地址450(5),450(6)的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000，則邏輯范圍640可以包括兩個(gè)邏輯地址。然而，在另一范例實(shí)施例中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)也可以在主機(jī)系統(tǒng)1000讀取至邏輯地址450(F)或其它邏輯地址時(shí)，預(yù)讀取屬于邏輯范圍640的數(shù)據(jù)，本發(fā)明并不在此限。[0129]在此范例實(shí)施例中，邏輯范圍610是接續(xù)在邏輯地址450(0)?450(4)之后。然而，在其他范例實(shí)施例中，邏輯范圍610也可以在邏輯地址450(0)?450(4)之前。舉例來(lái)說(shuō)，主機(jī)系統(tǒng)1000是從大到小地讀取連續(xù)的邏輯地址，因此在執(zhí)行完多個(gè)邏輯地址為連續(xù)的讀取指令以后，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)所預(yù)讀取的邏輯范圍610會(huì)在這些連續(xù)邏輯地址之前。并且，邏輯范圍640會(huì)在邏輯范圍610之前。[0130]圖6B是根據(jù)一范例實(shí)施例示出判斷預(yù)讀取數(shù)據(jù)以后的系統(tǒng)流程圖。[0131]請(qǐng)參照?qǐng)D6B，在步驟S602中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)預(yù)讀取屬于邏輯范圍610的數(shù)據(jù)至緩沖存儲(chǔ)器252。[0132]在步驟S604中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)接收一個(gè)讀取指令，并且此讀取指令指示讀取邏輯地址620。[0133]在步驟S606中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)判斷此邏輯地址620是否在預(yù)定范圍630內(nèi)。[0134]若步驟S606的結(jié)果為否，在步驟S608中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)清除緩沖存儲(chǔ)器252中屬于邏輯范圍610的數(shù)據(jù)。[0135]若步驟S606的結(jié)果為是，在步驟S610中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)判斷邏輯地址620是否為邏輯范圍610的起始邏輯地址450(5)。[0136]若步驟S610的結(jié)果為否，在步驟S612中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)等待一段時(shí)間，若超過(guò)此時(shí)間則清除緩沖存儲(chǔ)器252中屬于邏輯范圍610的數(shù)據(jù)。[0137]若步驟S610的結(jié)果為是，在步驟S614中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)將屬于邏輯地址620的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000。[0138][第二范例實(shí)施例][0139]第二范例實(shí)施例與第一范例實(shí)施例類似，在此僅描述不同之處。請(qǐng)參照?qǐng)D6A，在第一范例實(shí)施例中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)是在邏輯地址620為邏輯地址450(5)時(shí)傳送數(shù)據(jù)給主機(jī)系統(tǒng)。但在第二范例實(shí)施例中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)可以在邏輯地址620為邏輯范圍610中的任何一個(gè)邏輯地址時(shí)便傳送數(shù)據(jù)給主機(jī)系統(tǒng)1000。[0140]具體來(lái)說(shuō)，在預(yù)讀取屬于邏輯范圍610的數(shù)據(jù)以及接收到讀取邏輯地址620的讀取指令以后，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)判斷邏輯地址620是否在預(yù)定范圍630之內(nèi)。若邏輯地址620不在預(yù)定范圍630之內(nèi)，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)清除緩沖存儲(chǔ)器252中屬于邏輯范圍610的數(shù)據(jù)。若邏輯地址620是在邏輯范圍630之內(nèi)，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)再判斷邏輯地址620是否在邏輯范圍610內(nèi)。若邏輯地址620是在邏輯范圍610內(nèi)，則存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)將屬于邏輯地址620的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000。若邏輯地址620在預(yù)定范圍630之內(nèi)但不在邏輯范圍610之內(nèi)，則存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)維持屬于邏輯范圍610的數(shù)據(jù)在緩沖存儲(chǔ)器252中并且啟動(dòng)計(jì)時(shí)器。若此計(jì)時(shí)器所記錄的數(shù)值大于臨界值，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)清除緩沖存儲(chǔ)器252中屬于邏輯范圍610的數(shù)據(jù)。[0141]圖7是根據(jù)一范例實(shí)施例示出數(shù)據(jù)讀取方法的流程圖。值得注意的是，圖7所示的流程圖可以搭配第一范例實(shí)施例或第二范例實(shí)施例一起實(shí)施，或是單獨(dú)實(shí)施，本發(fā)明并不在此限。[0142]請(qǐng)參照?qǐng)D7，在步驟S702中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)配置多個(gè)邏輯地址以映射至部分的實(shí)體擦除單元。[0143]在步驟S704中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)接收來(lái)自主機(jī)系統(tǒng)的多個(gè)讀取指令并且執(zhí)行這些讀取指令。其中這些讀取指令指示讀取多個(gè)第一邏輯地址。[0144]在步驟S706中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)判斷第一邏輯地址是否為連續(xù)。若步驟S706的結(jié)果為否，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)回到步驟S704，接收下一個(gè)讀取指令并且判斷已經(jīng)執(zhí)行完畢的η個(gè)讀取指令所要讀取的邏輯地址是否為連續(xù)。若步驟S706的結(jié)果為是，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)進(jìn)行步驟S708。[0145]在步驟S708中，存儲(chǔ)器管理電路202(或存儲(chǔ)器控制器104)會(huì)從實(shí)體擦除單元中預(yù)讀取屬于一個(gè)邏輯范圍的數(shù)據(jù)至一個(gè)緩沖存儲(chǔ)器中。此緩沖存儲(chǔ)器可以配置在存儲(chǔ)器控制器104之內(nèi)或之外。[0146]圖7中各步驟已詳細(xì)說(shuō)明如上，在此便不再贅述。另一方面，圖7中各步驟可被實(shí)作為多個(gè)程序碼或是電路，本發(fā)明并不限制用軟件或硬件的方式來(lái)實(shí)作圖7所示的數(shù)據(jù)讀取方法。[0147]綜上所述，本發(fā)明實(shí)施例提出的數(shù)據(jù)讀取方法、存儲(chǔ)器控制器與存儲(chǔ)器存儲(chǔ)裝置可以判斷主機(jī)系統(tǒng)是否進(jìn)行讀取連續(xù)的邏輯地址，由此判斷是否要預(yù)讀取數(shù)據(jù)。并且，會(huì)根據(jù)主機(jī)系統(tǒng)下一個(gè)要讀取的邏輯地址(或者是在指令陣列中一個(gè)讀取指令所要讀取的邏輯地址)是否在一個(gè)預(yù)定范圍內(nèi)，由此判斷是否要將被預(yù)讀的數(shù)據(jù)維持在緩沖存儲(chǔ)器中。如此一來(lái),可以增加讀取數(shù)據(jù)的速度。[0148]最后應(yīng)說(shuō)明的是:以上各實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍?！緳?quán)利要求】1.一種數(shù)據(jù)讀取方法，用于一可擦寫(xiě)式非易失性存儲(chǔ)器模塊，其特征在于，該可擦寫(xiě)式非易失性存儲(chǔ)器模塊包括多個(gè)實(shí)體擦除單元，該數(shù)據(jù)讀取方法包括:配置多個(gè)邏輯地址以映射至部分的該些實(shí)體擦除單元；接收來(lái)自一主機(jī)系統(tǒng)的多個(gè)第一讀取指令，其中該些第一讀取指令指示讀取該些邏輯地址中的多個(gè)第一邏輯地址；執(zhí)行該些第一讀取指令，并且判斷該些第一邏輯地址是否為連續(xù)；以及若該些第一邏輯地址為連續(xù)，從該些實(shí)體擦除單元中預(yù)讀取屬于該些邏輯地址中一第一邏輯范圍的數(shù)據(jù)至一緩沖存儲(chǔ)器。2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其特征在于，還包括:接收來(lái)自于該主機(jī)系統(tǒng)的一第二讀取指令，其中該第二讀取指令指示讀取該些邏輯地址中的一第二邏輯地址；判斷該第二邏輯地址是否在該些邏輯地址中的一預(yù)定范圍內(nèi)，其中該預(yù)定范圍包括該第一邏輯范圍；若該第二邏輯地址在該預(yù)定范圍內(nèi)，判斷該第二邏輯地址是否為該第一邏輯范圍的一起始邏輯地址；以及若該第二邏輯地址為該起始邏輯地址，則傳送屬于該第二邏輯地址的數(shù)據(jù)給該主機(jī)系統(tǒng)。3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)讀取方法，其特征在于，還包括:若該第二邏輯地址為該起始邏輯地址，從該些實(shí)體擦除單元中預(yù)讀取屬于該些邏輯地址中一第二邏輯范圍的數(shù)據(jù)至該緩沖存儲(chǔ)器中，其中該第二邏輯范圍是接續(xù)在該第一邏輯范圍之后。4.根據(jù)權(quán)利要求2所述的數(shù)據(jù)讀取方法，其特征在于，還包括:若該第二邏輯地址不為該起始邏輯地址，維持屬于該第一邏輯范圍的數(shù)據(jù)在該緩沖存儲(chǔ)器中并且啟動(dòng)一計(jì)時(shí)器；以及若該計(jì)時(shí)器所記錄的一數(shù)值大于一臨界值，清除該緩沖存儲(chǔ)器中屬于該第一邏輯范圍的數(shù)據(jù)。5.根據(jù)權(quán)利要求4所述的數(shù)據(jù)讀取方法，其特征在于，該臨界值正比于該可擦寫(xiě)式非易失性存儲(chǔ)器模塊的一讀取時(shí)間。6.根據(jù)權(quán)利要求4所述的數(shù)據(jù)讀取方法，其特征在于，還包括:接收來(lái)自于該主機(jī)系統(tǒng)的一第三讀取指令，其中該第三讀取指令指示讀取該些邏輯地址中的一第三邏輯地址；以及若該第三邏輯地址為該起始邏輯地址，重置該計(jì)時(shí)器并且傳送屬于該第三邏輯地址的數(shù)據(jù)至該主機(jī)系統(tǒng)。7.根據(jù)權(quán)利要求2所述的數(shù)據(jù)讀取方法，其特征在于，還包括:若該第二邏輯地址不在該預(yù)定范圍內(nèi)，清除該緩沖存儲(chǔ)器中屬于該第一邏輯范圍的數(shù)據(jù)。8.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其特征在于，還包括:接收來(lái)自于該主機(jī)系統(tǒng)的一第二讀取指令，其中該第二讀取指令指示讀取該些邏輯地址中的一第二邏輯地址；判斷該第二邏輯地址是否在該些邏輯地址中的一預(yù)定范圍內(nèi)，其中該預(yù)定范圍包括該第一邏輯范圍；若該第二邏輯地址在該預(yù)定范圍內(nèi)，判斷該第二邏輯地址是否在該第一邏輯范圍內(nèi)；以及若該第二邏輯地址在該第一邏輯范圍內(nèi)，傳送屬于該第二邏輯地址的數(shù)據(jù)給該主機(jī)系統(tǒng)。9.根據(jù)權(quán)利要求8所述的數(shù)據(jù)讀取方法，其特征在于，還包括:若該第二邏輯地址不在該第一邏輯范圍內(nèi)，維持屬于該第一邏輯范圍的數(shù)據(jù)在該緩沖存儲(chǔ)器中并且啟動(dòng)一計(jì)時(shí)器；以及若該計(jì)時(shí)器所記錄的一數(shù)值大于一臨界值，清除該緩沖存儲(chǔ)器中屬于該第一邏輯范圍的數(shù)據(jù)。10.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其特征在于，該第一邏輯范圍的大小等于該緩沖存儲(chǔ)器的一存儲(chǔ)器空間的大小。11.一種存儲(chǔ)器存儲(chǔ)裝置，其特征在于，包括:一連接器，用以電性連接至一主機(jī)系統(tǒng)；一可擦寫(xiě)式非易失性存儲(chǔ)器模塊，包括多個(gè)實(shí)體擦除單元；以及一存儲(chǔ)器控制器，電性連接至該連接器與該可擦寫(xiě)式非易失性存儲(chǔ)器模塊，用以配置多個(gè)邏輯地址以映射至部分的該些實(shí)體擦除單元，并且接收來(lái)自該主機(jī)系統(tǒng)的多個(gè)第一讀取指令，其中該些第一讀取指令指示讀取該些邏輯地址中的多個(gè)第一邏輯地址，其中，該存儲(chǔ)器控制器用以執(zhí)行該些第一讀取指令，并且判斷該些第一邏輯地址是否為連續(xù)，若該些第一邏輯地址為連續(xù)，該存儲(chǔ)器控制器用以從該些實(shí)體擦除單元中預(yù)讀取屬于該些邏輯地址中一第一邏輯范圍的數(shù)據(jù)至一緩沖存儲(chǔ)器。12.根據(jù)權(quán)利要求11所述的存儲(chǔ)器存儲(chǔ)裝置，其特征在于，該存儲(chǔ)器控制器還用以接收來(lái)自于該主機(jī)系統(tǒng)的一第二讀取指令，其中該第二讀取指令指示讀取該些邏輯地址中的一第二邏輯地址，該存儲(chǔ)器控制器還用以判斷該第二邏輯地址是否在該些邏輯地址中的一預(yù)定范圍內(nèi)，其中該預(yù)定范圍包括該第一邏輯范圍，若該第二邏輯地址在該預(yù)定范圍內(nèi)，該存儲(chǔ)器控制器還用以判斷該第二邏輯地址是否為該第一邏輯范圍的一起始邏輯地址，若該第二邏輯地址為該起始邏輯地址，該存儲(chǔ)器控制器還用以傳送屬于該第二邏輯地址的數(shù)據(jù)給該主機(jī)系統(tǒng)。13.根據(jù)權(quán)利要求12所述的存儲(chǔ)器存儲(chǔ)裝置，其特征在于，若該第二邏輯地址不為該起始邏輯地址，該存儲(chǔ)器控制器還用以維持屬于該第一邏輯范圍的數(shù)據(jù)在該緩沖存儲(chǔ)器中并且啟動(dòng)一計(jì)時(shí)器，若該計(jì)時(shí)器所記錄的一數(shù)值大于一臨界值，該存儲(chǔ)器控制器還用以清除該緩沖存儲(chǔ)器中屬于該第一邏輯范圍的數(shù)據(jù)。14.根據(jù)權(quán)利要求13所述的存儲(chǔ)器存儲(chǔ)裝置，其特征在于，該存儲(chǔ)器控制器還用以接收來(lái)自于該主機(jī)系統(tǒng)的一第三讀取指令，其中該第三讀取指令指示讀取該些邏輯地址中的一第三邏輯地址，若該第三邏輯地址為該起始邏輯地址，該存儲(chǔ)器控制器還用以重置該計(jì)時(shí)器并且傳送屬于該第三邏輯地址的數(shù)據(jù)至該主機(jī)系統(tǒng)。15.根據(jù)權(quán)利要求11所述的存儲(chǔ)器存儲(chǔ)裝置，其特征在于，該存儲(chǔ)器控制器還用以接收來(lái)自于該主機(jī)系統(tǒng)的一第二讀取指令，其中該第二讀取指令指示讀取該些邏輯地址中的一第二邏輯地址，該存儲(chǔ)器控制器還用以判斷該第二邏輯地址是否在該些邏輯地址中的一預(yù)定范圍內(nèi)，其中該預(yù)定范圍包括該第一邏輯范圍，若該第二邏輯地址在該預(yù)定范圍內(nèi)，該存儲(chǔ)器控制器還用以判斷該第二邏輯地址是否在該第一邏輯范圍內(nèi)，若該第二邏輯地址在該第一邏輯范圍內(nèi)，該存儲(chǔ)器控制器還用以傳送屬于該第二邏輯地址的數(shù)據(jù)給該主機(jī)系統(tǒng)。16.根據(jù)權(quán)利要求15所述的存儲(chǔ)器存儲(chǔ)裝置，其特征在于，若該第二邏輯地址不在該第一邏輯范圍內(nèi)，該存儲(chǔ)器控制器還用以維持屬于該第一邏輯范圍的數(shù)據(jù)在該緩沖存儲(chǔ)器中并且啟動(dòng)一計(jì)時(shí)器，若該計(jì)時(shí)器所記錄的一數(shù)值大于一臨界值，該存儲(chǔ)器控制器還用以清除該緩沖存儲(chǔ)器中屬于該第一邏輯范圍的數(shù)據(jù)。17.一種存儲(chǔ)器控制器，其特征在于，用于控制一可擦寫(xiě)式非易失性存儲(chǔ)器模塊，該存儲(chǔ)器控制器包括:一主機(jī)接口，用以電性連接至一主機(jī)系統(tǒng)；一存儲(chǔ)器接口，用以電性連接至該可擦寫(xiě)式非易失性存儲(chǔ)器模塊，其中該可擦寫(xiě)式非易失性存儲(chǔ)器模塊包括多個(gè)實(shí)體擦除單元；以及一存儲(chǔ)器管理電路，電性連接至該主機(jī)接口與該存儲(chǔ)器接口，用以配置多個(gè)邏輯地址以映射至部分的該些實(shí)體擦除單元，并且接收來(lái)自該主機(jī)系統(tǒng)的多個(gè)第一讀取指令，其中該些第一讀取指令指示讀取該些邏輯地址中的多個(gè)第一邏輯地址，其中，該存儲(chǔ)器管理電路用以執(zhí)行該些第一讀取指令，并且判斷該些第一邏輯地址是否為連續(xù)，若該些第一邏輯地址為連續(xù)，該存儲(chǔ)器管理電路用以從該些實(shí)體擦除單元中預(yù)讀取屬于該些邏輯地址中一第一邏輯范圍的數(shù)據(jù)至一緩沖存儲(chǔ)器。18.根據(jù)權(quán)利要求17所述的存儲(chǔ)器控制器，其特征在于，該存儲(chǔ)器管理電路還用以接收來(lái)自于該主機(jī)系統(tǒng)的一第二讀取指令，其中該第二讀取指令指示讀取該些邏輯地址中的一第二邏輯地址，該存儲(chǔ)器管理電路還用以判斷該第二邏輯地址是否在該些邏輯地址中的一預(yù)定范圍內(nèi)，其中該預(yù)定范圍包括該第一邏輯范圍，若該第二邏輯地址在該預(yù)定范圍內(nèi)，該存儲(chǔ)器管理電路還用以判斷該第二邏輯地址是否為該第一邏輯范圍的一起始邏輯地址，若該第二邏輯地址為該起始邏輯地址，該存儲(chǔ)器管理電路還用以傳送屬于該第二邏輯地址的數(shù)據(jù)給該主機(jī)系統(tǒng)。19.根據(jù)權(quán)利要求18所述的存儲(chǔ)器控制器，其特征在于，若該第二邏輯地址為該起始邏輯地址，該存儲(chǔ)器管理電路還用以從該些實(shí)體擦除單元中預(yù)讀取屬于該些邏輯地址中一第二邏輯范圍的數(shù)據(jù)至該緩沖存儲(chǔ)器中，其中該第二邏輯范圍是接續(xù)在該第一邏輯范圍之后。20.根據(jù)權(quán)利要求18所述的存儲(chǔ)器控制器，其特征在于，若該第二邏輯地址不為該起始邏輯地址，該存儲(chǔ)器管理電路還用以維持屬于該第一邏輯范圍的數(shù)據(jù)在該緩沖存儲(chǔ)器中并且啟動(dòng)一計(jì)時(shí)器，若該計(jì)時(shí)器所記錄的一數(shù)值大于一臨界值，該存儲(chǔ)器管理電路還用以清除該緩沖存儲(chǔ)器中屬于該第一邏輯范圍的數(shù)據(jù)。21.根據(jù)權(quán)利要求20所述的存儲(chǔ)器控制器，其特征在于，其中該臨界值正比于該可擦寫(xiě)式非易失性存儲(chǔ)器模塊的一讀取時(shí)間。22.根據(jù)權(quán)利要求20所述的存儲(chǔ)器控制器，其特征在于，該存儲(chǔ)器管理電路還用以接收來(lái)自于該主機(jī)系統(tǒng)的一第三讀取指令，其中該第三讀取指令指示讀取該些邏輯地址中的一第三邏輯地址，若該第三邏輯地址為該起始邏輯地址，該存儲(chǔ)器管理電路還用以重置該計(jì)時(shí)器并且傳送屬于該第三邏輯地址的數(shù)據(jù)至該主機(jī)系統(tǒng)。23.根據(jù)權(quán)利要求18所述的存儲(chǔ)器控制器，其特征在于，若該第二邏輯地址不在該預(yù)定范圍內(nèi)，該存儲(chǔ)器管理電路還用以清除該緩沖存儲(chǔ)器中屬于該第一邏輯范圍的數(shù)據(jù)。24.根據(jù)權(quán)利要求17所述的存儲(chǔ)器控制器，其特征在于，該存儲(chǔ)器管理電路還用以接收來(lái)自于該主機(jī)系統(tǒng)的一第二讀取指令，其中該第二讀取指令指示讀取該些邏輯地址中的一第二邏輯地址，該存儲(chǔ)器管理電路還用以判斷該第二邏輯地址是否在該些邏輯地址中的一預(yù)定范圍內(nèi)，其中該預(yù)定范圍包括該第一邏輯范圍，若該第二邏輯地址在該預(yù)定范圍內(nèi)，該存儲(chǔ)器管理電路還用以判斷該第二邏輯地址是否在該第一邏輯范圍內(nèi)，若該第二邏輯地址在該第一邏輯范圍內(nèi)，該存儲(chǔ)器管理電路還用以傳送屬于該第二邏輯地址的數(shù)據(jù)給該主機(jī)系統(tǒng)。25.根據(jù)權(quán)利要求24所述的存儲(chǔ)器控制器，其特征在于，若該第二邏輯地址不在該第一邏輯范圍內(nèi)，該存儲(chǔ)器管理電路還用以維持屬于該第一邏輯范圍的數(shù)據(jù)在該緩沖存儲(chǔ)器中并且啟動(dòng)一計(jì)時(shí)器，若該計(jì)時(shí)器所記錄的一數(shù)值大于一臨界值，該存儲(chǔ)器管理電路還用以清除該緩沖存儲(chǔ)器中屬于該第一邏輯范圍的數(shù)據(jù)。26.根據(jù)權(quán)利要求25所述的存儲(chǔ)器控制器，其特征在于，該第一邏輯范圍的大小等于該緩沖存儲(chǔ)器的一存儲(chǔ)器空間的大小?！疚臋n編號(hào)】G06F12/02GK103914391SQ201310005604【公開(kāi)日】2014年7月9日申請(qǐng)日期:2013年1月7日優(yōu)先權(quán)日:2013年1月7日【發(fā)明者】劉紹先申請(qǐng)人:群聯(lián)電子股份有限公司