專利名稱：用于為多通路pci特快io互連提供故障保護(hù)的方法和裝置的制作方法
用于為多通路PCI特快10互連提供故障保護(hù)的方法和裝置技術(shù)領(lǐng)域
本發(fā)明的實(shí)施例總體上涉及外圍部件互連特快(PCIE)總線并且具體地涉及一種用于為多通路PCIE IO互連提供線纜冗余性和故障保護(hù)的方法和裝置。
背景技術(shù)：
20世紀(jì)早期最初引進(jìn)外圍部件互連(PCI)標(biāo)準(zhǔn)。通過使用連接到前側(cè)總線和處理器的PCI橋芯片，PCI為連接到PCI總線的任何外圍設(shè)備提供對計(jì)算機(jī)系統(tǒng)內(nèi)的系統(tǒng)存儲器的直接訪問。PCI橋芯片獨(dú)立于處理器的速度調(diào)控PCI總線的速度，從而可以實(shí)現(xiàn)高程度的可靠性。
PCI特快(PCT Express, PCIE)標(biāo)準(zhǔn)是通過引用將相關(guān)內(nèi)容結(jié)合于此的PCI標(biāo)準(zhǔn)的繼承者。與PCI相比，PCI特快可以用較少的物理管腳來實(shí)現(xiàn)較高傳輸速率。與先期幾代PCI總線相比，PCI特快使用點(diǎn)到點(diǎn)總線架構(gòu)。因而，專用總線用于在使用PCIE總線系統(tǒng)的任何兩個(gè)設(shè)備之間的數(shù)據(jù)事務(wù)。專用總線由在通信設(shè)備之間建立點(diǎn)到點(diǎn)連接的交換器來支持。因此，交換器被用作中間設(shè)備，并且物理上和邏輯上位于附接到計(jì)算機(jī)系統(tǒng)的任何兩個(gè)設(shè)備之間。
PCIE交換器包括用于支持將設(shè)備附接到計(jì)算機(jī)系統(tǒng)的多個(gè)端口。在設(shè)備與交換器的端口之間的物理連接慣稱為鏈路。每個(gè)鏈路包括一個(gè)或者多個(gè)通路，并且每個(gè)通路能夠在兩個(gè)方向上傳輸數(shù)據(jù)。因此，每個(gè)通路是全雙工連接。
包括單個(gè)通路的鏈路稱為Xl鏈路。類似地，包括兩個(gè)通路或者四個(gè)通路的鏈路分別稱為x2鏈路或者x4鏈路。PCI特快允許與不同寬度(例如xl、x2、x4、x8、xl2、xl6和 x32鏈路)的接口以滿足各種外圍設(shè)備的不同帶寬要求。因此，專用總線可以寬度為1個(gè)通路、2個(gè)通路、4個(gè)通路、8個(gè)通路、12個(gè)通路、16個(gè)通路或者32個(gè)通路。
現(xiàn)代服務(wù)器類計(jì)算機(jī)經(jīng)常使用PCIE IO適配器作為主要IO適配器技術(shù)。CPU外殼包括用于定制特定服務(wù)器的IO選項(xiàng)的有限數(shù)目的PCIE適配器槽。然而，CPU機(jī)架封裝通常使這樣的槽很少，而每個(gè)機(jī)架的計(jì)算能力已經(jīng)隨著多芯處理器芯片而明顯增長。通常，服務(wù)器提供用于將CPU連接到一個(gè)或者多個(gè)附加“10擴(kuò)展”機(jī)架中的PCI適配器槽的機(jī)制。例如在PCIE系統(tǒng)中，也稱為PCIE主橋(PHB)的PCI根端口(PRP)是CPU電子器件的部件并且創(chuàng)建PCI總線，該P(yáng)CI總線直接連接到單個(gè)PCIE IO適配器槽或者連接到IO擴(kuò)展機(jī)架中的PCIE交換器，該擴(kuò)展機(jī)架將該P(yáng)HB總線擴(kuò)展到該交換器下的多個(gè)PCIE適配器槽。IO擴(kuò)展需要在擴(kuò)展機(jī)架中放置一個(gè)或者多個(gè)PCIE適配器槽并且將這些槽連接到CPU機(jī)架內(nèi)的 PHB。
通常，由于這些IO擴(kuò)展機(jī)架是物理上不同的電子機(jī)架或者外殼，所以在CPU機(jī)架內(nèi)的PHB與IO擴(kuò)展機(jī)架內(nèi)的PCIE適配器槽之間的電子連接需要在這些外殼之間的物理線纜線路。這些線纜可能需要在PHB與PCIE適配器槽之間幾英寸的互連距離，甚至可能在包含CPU和IO擴(kuò)展外殼的不同物理機(jī)架之間延伸。發(fā)明內(nèi)容
本公開內(nèi)容的某些方面提供一種用于為在第一 PCIE橋與第一輸入/輸出(IO)設(shè)備之間的連接提供故障保護(hù)操作的方法。該方法主要包括使用第一 PCIE橋的第一組通路通過第一鏈路在第一 PCIE橋與第一 IO設(shè)備之間交換第一組總線位；響應(yīng)于檢測到第一鏈路中的故障，在PCIE橋端從使用第一組通路調(diào)換為使用第一 PCIE橋的第二組通路用于使用第二組通路通過第二鏈路在第一 PCIE橋與第一 IO設(shè)備之間交換第二組總線位，第二鏈路連接第二 PCIE橋與第二 IO設(shè)備；以及響應(yīng)于檢測到第一鏈路中的故障，在IO設(shè)備端從使用第一組通路切換為使用第二組通路，以便使用第二組通路通過第二鏈路在第一 PCIE 橋與第一 IO設(shè)備之間交換第二組總線位。
本公開內(nèi)容的某些方面提供一種用于為在第一 PCIE橋與第一輸入/輸出(IO)設(shè)備之間的連接提供故障保護(hù)操作的裝置。該裝置主要包括第一鏈路，連接第一 PCIE橋與第一 IO設(shè)備，第一鏈路用于使用第一 PCIE橋的第一組通路通過第一鏈路在第一 PCIE橋與第一 IO設(shè)備之間交換第一組總線位；至少一個(gè)第二鏈路，連接第二 PCIE橋與第二 IO設(shè)備， 其中第一 PCIE橋響應(yīng)于檢測到第一鏈路中的故障在PCIE橋端從使用第一組通路調(diào)換為使用第一 PCIE橋的第二組通路用于使用第二組通路通過第二鏈路在第一 PCIE橋與第一 IO 設(shè)備之間交換第二組總線位；以及在IO端的至少交換器，用于從使用第一組通路切換為使用第二組通路用于使用第二組通路通過第二鏈路在第一 PCIE橋與第一 IO設(shè)備之間交換第二組總線位。
本公開內(nèi)容的某些方面提供一種用于為在第一 PCIE橋與第一輸入/輸出(IO) 設(shè)備之間的連接提供故障保護(hù)操作的計(jì)算機(jī)程序產(chǎn)品，該計(jì)算機(jī)程序產(chǎn)品主要包括計(jì)算機(jī)可讀介質(zhì)，該計(jì)算機(jī)可讀介質(zhì)包括代碼。該代碼主要包括如下代碼，該代碼用于使用第一 PCIE橋的第一組通路通過第一鏈路在第一 PCIE橋與第一 IO設(shè)備之間交換第一組總線位； 響應(yīng)于檢測到第一鏈路中的故障，在PCIE橋端從使用第一組通路調(diào)換為使用第一 PCIE橋的第二組通路用于使用第二組通路通過第二鏈路在第一 PCIE橋與第一 IO設(shè)備之間交換第二組總線位，第二鏈路連接第二PCIE橋與第二 IO設(shè)備；并且響應(yīng)于檢測到第一鏈路中的故障，在IO設(shè)備端從使用第一組通路切換為使用第二組通路用于使用第二組通路通過第二鏈路在第一 PCIE橋與第一 IO設(shè)備之間交換第二組總線位。


為了可以具體理解上文記載的方面的實(shí)現(xiàn)方式，可以參照附圖更具體描述上文簡要概括的本發(fā)明實(shí)施例。
然而將注意，附圖僅圖示了本發(fā)明的典型實(shí)施例，因此不應(yīng)被視為限制本發(fā)明的范圍，因?yàn)楸景l(fā)明可以采用其他同樣有效的實(shí)施例。
圖1是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的并入PCI特快(PCIe)結(jié)構(gòu)技術(shù)的示例計(jì)算機(jī)系統(tǒng)的圖。
圖2是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的如下PCIE系統(tǒng)的示例基本操作的圖， 該P(yáng)CIE系統(tǒng)用于使用在CPU端和交換器端的復(fù)用器或者交叉點(diǎn)開關(guān)來提供線纜故障保護(hù)機(jī)制。
圖3是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的在圖2的PCIE系統(tǒng)中在線纜故障期間使用的故障保護(hù)機(jī)制的示例的圖。
圖4是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的用于使用圖2和圖3的如下PCIE系統(tǒng)來提供線纜故障保護(hù)機(jī)制的示例過程的流程圖，該P(yáng)CIE系統(tǒng)使用在CPU端和交換器端的見用器。
圖5是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的用于提供線纜故障保護(hù)機(jī)制的示例操作的流程圖。
圖6是圖示了根據(jù)本公開內(nèi)容的如下PCIe系統(tǒng)的基本操作的示例圖，該P(yáng)CIe系統(tǒng)用于使用在交換器端的復(fù)用器來提供故障保護(hù)機(jī)制。
圖7是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的在圖6的PCI系統(tǒng)中在線纜故障期間的故障保護(hù)機(jī)制的示例圖。
圖8是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的用于使用圖6和圖7的如下PCIE系統(tǒng)來提供線纜故障保護(hù)機(jī)制的示例過程的流程圖，該P(yáng)CIE系統(tǒng)使用在交換器端的復(fù)用器。
圖9是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的用于提供線纜故障保護(hù)機(jī)制的示例操作的流程圖。
具體實(shí)施方式
圖1是根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的并入PCI特快(PCIe)結(jié)構(gòu)技術(shù)的計(jì)算機(jī)系統(tǒng)100的示例圖。計(jì)算機(jī)系統(tǒng)包括連接到根復(fù)合體(root complex) 104的CPU 102。根復(fù)合體104通常代表CPU 102而生成事務(wù)請求。根復(fù)合體功能可以實(shí)施為分立設(shè)備或者可以集成于處理器(例如，CPU 102)內(nèi)。根復(fù)合體104可以包含多個(gè)PCI特快端口，并且多個(gè) PCIE交換器設(shè)備可以連接到端口或者從一個(gè)或者多個(gè)端口級聯(lián)。
根復(fù)合體104可以包括多個(gè)PCIE主橋(PHB)、例如PHB 106和108。根據(jù)某些方面，PHB 106、108可以實(shí)施為分立設(shè)備或者可以集成于根復(fù)合體104內(nèi)。每個(gè)PHB 106,108 可以經(jīng)由輸入/輸出(I/O)總線130、132連接到對應(yīng)PCIe交換器142、144。例如，PHB 106 經(jīng)由總線103連接到PCIe交換器142，PHB 108經(jīng)由總線132連接到PCIe交換器144。每個(gè)交換器142、144還可以經(jīng)由鏈路152連接到PCIe端點(diǎn)(EP)。交換器142、144通常為它們的相應(yīng)I/O總線130、132提供扇出(fan-out)。這樣做可以增加PHB與PCIE適配器之比并且使CPU機(jī)架中所需PHB的數(shù)目最少。
根據(jù)某些方面，交換器142、144具有連接器經(jīng)由鏈路152與之附接的一個(gè)或者多個(gè)端口，并且每個(gè)連接器還附接到端點(diǎn)150。端點(diǎn)通常使用鏈路152來與計(jì)算機(jī)系統(tǒng)上的任何其他設(shè)備(包括另一端點(diǎn))執(zhí)行數(shù)據(jù)事務(wù)。每個(gè)交換器142、144在上游根端口與連接到計(jì)算機(jī)系統(tǒng)中的這些交換器的端點(diǎn)設(shè)備150之間建立點(diǎn)到點(diǎn)連接。
鏈路是在計(jì)算機(jī)系統(tǒng)100中的兩個(gè)部件之間的雙單工(dual-simplex)通信。在邏輯上，端口是在部件與PCI特快鏈路之間的接口。在物理上，端口是位于相同芯片上的限定鏈路的一組發(fā)送器和接收器。鏈路必須支持至少一個(gè)通路而每個(gè)通路代表一組差分信號對(一個(gè)發(fā)送對和一個(gè)接收對)。為了調(diào)節(jié)帶寬，鏈路可以聚集XN表示的多個(gè)通路，其中N 為支持的鏈路寬度之一。例如xl表示具有一個(gè)物理通路的鏈路，而x8表示具有八個(gè)物理通路的鏈路。PCI特快提供多個(gè)物理通路(例如單個(gè)通路、4個(gè)通路、8個(gè)通路、16個(gè)通路和 32個(gè)通路)以便適應(yīng)符合PCI特快的外圍設(shè)備的不同帶寬要求。在一些方面中，每個(gè)IO縱貫線130、132也可以具有多個(gè)通路而通路數(shù)目通常對應(yīng)于連接到端點(diǎn)150的鏈路的通路數(shù)目。例如每個(gè)總線130和132為x8總線。根據(jù)某些方面，PCIE鏈路包括線纜、嵌入式板布線、板到板連接和在PCIE橋與PCIE交換器或者設(shè)備之間實(shí)現(xiàn)通信的任何其他連接。
根據(jù)某些方面，鏈路/總線的通路可以物理上劃分成多組通路。例如連接PHB 106 和PCIe交換器142的I/O總線130劃分成兩通路組110和112，每組4個(gè)通路。類似地，將 PHB 108與PCIe交換器144連接的I/O總線132劃分成兩通路組114和116，每組4個(gè)通路?？梢岳斫猓瑢⒚總€(gè)鏈路/總線劃分成兩組通路僅為示例并且總線/鏈路可以劃分成任何數(shù)目的通路組，每個(gè)通路組具有最少一個(gè)通路。例如xl6總線/鏈路可以劃分成兩個(gè)x8 總線、四個(gè)x4總線、八個(gè)x2總線或者十六個(gè)xl總線。根據(jù)某些方面，總線的這一物理劃分不受軟件控制，并且該劃分基于硬件設(shè)計(jì)而為持久的。
在啟動時(shí)，PCI特快設(shè)備通常與交換器協(xié)商以確定可以構(gòu)成它的鏈路的通路的最大數(shù)目。這一鏈路寬度協(xié)商依賴于鏈路本身的最大寬度(即構(gòu)成鏈路的物理信號對的實(shí)際數(shù)目)、與設(shè)備附接的連接器的寬度和設(shè)備本身的寬度。
在某些方面中，由于PCIe交換器142、144為物理上不同的電子機(jī)架或者外殼，將 PHB連接至其相應(yīng)交換器的每個(gè)I/O總線沿單獨(dú)鏈路(例如物理線纜134、136)延伸。例如總線130經(jīng)過線纜134延伸而總線132經(jīng)過線纜136延伸。在每個(gè)線纜134、136的任一端通過的線纜線路器(CC) 160在通路組與線纜之間提供電連接。根據(jù)某些方面，將CPU和 PCIe交換器與外部線纜線路連接所造成的一個(gè)問題是由于線纜或者線纜連接器的故障、 在一個(gè)或者其他機(jī)架意外移除線纜連接或者需要移除線纜來修理線纜的維修動作，而失去與通過該線纜通信的IO槽的連接。
根據(jù)某些方面，使用單獨(dú)物理線纜分別連接每個(gè)PHB 106、108與交換器142、144 提供了冗余線纜，并且在一個(gè)或者其他線纜134、136故障的情況下有助于提供故障保護(hù)機(jī)制。在某些方面中，根據(jù)故障保護(hù)機(jī)制，如果將第一 PHB與第一 PCIe交換器連接的線纜出故障，則可以使用將第二 PHB與第二 PCIe交換器連接的第二活躍線纜在第一 PHB與第一 PCIe交換器之間交換至少部分?jǐn)?shù)據(jù)。例如，如果計(jì)算機(jī)系統(tǒng)100檢測到線纜136已經(jīng)出故障，則可以使用仍然在可以活躍的線纜134內(nèi)的一些通路在PHB 108與交換器144之間交換數(shù)據(jù)，同時(shí)PHB 106和交換器142繼續(xù)在線纜134內(nèi)的其他通路上交換數(shù)據(jù)。
PCIe架構(gòu)允許通路下調(diào)和上調(diào)。這允許CPU固件減少(下調(diào))在PHB與對應(yīng)交換器之間活躍的通路的數(shù)目以及恢復(fù)(上調(diào))至活躍通路的原數(shù)目。在某些方面中，PCIe系統(tǒng)的這一能力被用以在線纜故障期間提供故障保護(hù)機(jī)制。例如，當(dāng)檢測到線纜136中的故障時(shí)，下調(diào)兩個(gè)總線130和132以使用僅一組通路。因此，每個(gè)總線從x8總線下調(diào)至x4總線。一旦通路下調(diào)完成，就使用總線130的未用通路組，在PHB 108與交換器144之間交換在總線132的活躍一組通路上的數(shù)據(jù)。在某些方面中，僅總線130從x8下調(diào)至x4，并且總線130的不活躍一組通路用來在PHB 108與交換器144之間交換數(shù)據(jù)。
圖2是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的如下PCIE系統(tǒng)的基本操作的示例圖， 該P(yáng)CIE系統(tǒng)用于使用在CPU端和交換器端的復(fù)用器來提供線纜故障保護(hù)機(jī)制。
如圖2中所示，PCIe根復(fù)合體104包括PHB 106和108。PHB 106使用I/O總線 130來與PCIe交換器142交換數(shù)據(jù)，同時(shí)PHB 108使用I/O總線132來與PCIe交換器144 交換數(shù)據(jù)。每個(gè)總線130和132為x8總線。I/O總線130劃分成兩個(gè)通路組110和112，每組4個(gè)通路。類似地，I/O總線132劃分成兩個(gè)通路組114和116，每組4個(gè)通路。在某些方面中，對于總線130，通路組110代表較高階通路0-3，并且通路組112代表較低階通路 4-7。類似地，對于總線132，通路組144代表較高階通路0-3，并且通路組116代表較低階通路4-7。在每個(gè)線纜134、136的任一端提供的線纜連接器160a-160d在通路組與線纜之間提供電連接。
通路復(fù)用器(MUX)(或者交叉點(diǎn)電開關(guān))202a-202d在線纜134和136的兩端(CPU 端和交換器端)上實(shí)現(xiàn)總線130和132中每一個(gè)的通路組之間的通路切換。在某些方面中， 在PCIe系統(tǒng)的基本操作期間，兩個(gè)線纜134和136活躍。下面是MUC在基本操作期間的典型配置
ο在CPU端，MUX 202a連接通路組110與CC 160a以及通路組116與CC 160c。
ο在CPU端，MUX 202c連接通路組114與CC 160c以及通路組112與CC 160a。
ο在交換器端，MUX 202b連接通路組110與PCIe交換器142以及通路組116與 PCIe交換器144。
ο在交換器端，MUX 202d連接通路組114與PCIe交換器144以及通路組112與 PCIe交換器142。
因此，在基本操作期間，總線130的通路組110和112連接PHB 106與交換器142， 而總線132的通路組114和116連接PHB 108與交換器44。交換器處的MUX可以集成于包括PCIe交換器的IO機(jī)架中。在某些方面中，在CPU端，可以利用復(fù)用器將所有通路從每個(gè)PHB路由至兩個(gè)線路。例如MUX 20 可以連接通路組110與CC 160a或者切換通路組以連接通路組110與CC 160c。類似地，交換器端的復(fù)用器允許將每個(gè)線纜內(nèi)的通路的子組重新路由至任一交換器。當(dāng)然，本領(lǐng)域技術(shù)人員將理解圖2中所示MUX的數(shù)目和配置用于示例并且MUX的任何數(shù)目或者任何配置可以用于實(shí)施本公開內(nèi)容的各種方面。
根據(jù)某些方面，CPU固件控制PHB以及MUX 202a和202c的操作。在某些方面中， MUX 202b和202d由連接到交換器142和144中的任一交換器的一個(gè)或者多個(gè)設(shè)備(或者 EP)控制。例如，分別連接到交換器142和144的MUX控制設(shè)備204a和204b可以被編程為控制MUX 202b和202d。在某些方面中，CPU固件配置MUX控制設(shè)備20 和204b或者與 MUX控制設(shè)備20 和204b通信，以便使用MUX 202b和202d在交換器端實(shí)現(xiàn)通路切換。在某些方面中，每個(gè)MUX控制設(shè)備20 和204b可以控制兩個(gè)MUX 202b和202d。在某些方面中，MUX控制設(shè)備為特殊類型的IO機(jī)架控制單元，該IO機(jī)架控制單元也是連接到交換器的 PCIE設(shè)備。
圖3是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的在圖2的PCIE系統(tǒng)中在線纜故障期間的故障保護(hù)機(jī)制的示例圖。
如上文關(guān)于圖2討論的那樣，在基本操作期間，連接PHB與IO機(jī)架中的交換器之間的PCIE總線的所有通路。因此，兩個(gè)x8 PHB 106、108中的每個(gè)x8 PHB將總線130、 132中的所有8個(gè)通路連接到IO機(jī)架中的相應(yīng)交換器。當(dāng)失去一個(gè)線纜時(shí)，CPU固件使用 PCIe “通路下調(diào)，，先減少在其他PHB與其相應(yīng)交換器之間活躍的通路的數(shù)目，例如從x8總線減少至x4總線。這釋放了 4個(gè)通路以供已經(jīng)與PHB的交換器失去線纜連接的PHB和I/O 總線使用。在某些方面中，釋放的通路通常為x8 PCIe總線中的通路4-7。根據(jù)某些方面， PHB或者根端口可以向與PCIE鏈路連接(或者線纜)的故障或者失去有關(guān)的CPU固件信號通知鏈路狀態(tài)改變事件(例如，鏈路停用事件)，從而激發(fā)CPU固件檢查線纜或者鏈路的操作狀態(tài)。其他實(shí)施例可以利用其他指示或者機(jī)制來激發(fā)CPU固件檢查線路故障獲得相同效: O
根據(jù)某些方面，CPU固件也將失去線纜的PHB設(shè)置為x4總線。如已經(jīng)討論的那樣， 可以使用“復(fù)用器”或者交叉點(diǎn)電開關(guān)將所有通路從每個(gè)PHB路由至兩個(gè)線纜。因此，當(dāng)線纜134、136之一故障時(shí)，故障保護(hù)機(jī)制啟動，并且CPU固件設(shè)置CPU端的復(fù)用器以便將通路組(通常為通路0-；3)從失去線纜的PHB重新路由至其他活躍PHB線纜的那些未用通路(通常為通路4-7)。也如討論的那樣，交換器端的復(fù)用器允許將每個(gè)線纜內(nèi)的通路子組重新路由至任一交換器。同樣，作為故障保護(hù)機(jī)制的部分，CPU固件通過活躍PHB線纜來與PCIE 交換器上的MUX控制器設(shè)備通信，以設(shè)置復(fù)用器現(xiàn)在將用于PHB的活躍線纜的通路4-7路由至其他交換器的通路0-3。這由此利用活躍連接的線纜中的PHB的通路4-7將已經(jīng)失去線纜連接到的PHB的通路0-3連接到它原先連接到的交換器的通路0-3，同時(shí)保持活躍PHB 通路0-3與其在該相同線纜上的交換器通路0-3的連接無間斷(除PCIE下調(diào)協(xié)議外)。
例如，圖3圖示了當(dāng)線纜132已經(jīng)出故障并且僅線纜130活躍時(shí)的線纜故障保護(hù)機(jī)制。CPU檢測到線纜132的故障，并且作為響應(yīng)而使用通路下調(diào)以將總線130和132中的通路的活躍數(shù)目從x8總線減少至x4總線。在這一示例中，通路下調(diào)指示PHB 106僅使用通路組110(通路0-；3)，并且指示PHB 108僅使用通路組114(通路0-；3)。CPU固件指示 MUX 202c在通路組114與活躍總線130的通路4-7之間建立連接。CPU固件同時(shí)使用活躍線纜134的I/O總線130來與MUX控制設(shè)備20 同時(shí)通信。MUX控制設(shè)備20 指示MUX 202d在總線130的通路4-7與PCIe交換器144的通路0_3之間建立連接。因此，線纜故障保護(hù)機(jī)制由此使用PHB在活躍連接的線纜134中的通路4-7，將已經(jīng)失去線纜連接的PHB 108的通路0-3連接到它原先連接到的PCIe交換器144的通路0_3。
根據(jù)某些方面，在完成用于恢復(fù)失去的線纜連接的維修動作時(shí)，可以通知CPU固件(或者可以代之以經(jīng)由電子線纜存在信號來檢測)恢復(fù)的線纜連接，并且可以反轉(zhuǎn)在故障保護(hù)機(jī)制期間執(zhí)行的MUX配置，由此改變通路復(fù)用器設(shè)置，從而將用于每個(gè)PHB的所有通路直接經(jīng)過其相應(yīng)的線纜重新路由至與其連接的交換器的上游端口。
圖4是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的用于使用圖2和圖3的PCIE系統(tǒng)來提供線纜故障保護(hù)機(jī)制的示例過程400的流程圖，該P(yáng)CIE系統(tǒng)使用在CPU端和交換器端的復(fù)用器。在402，CPU固件檢查分別將PHB 106和108連接到其相應(yīng)交換器142和144的線纜134和136中的故障。如果CPU固件在404檢測到線纜(例如線纜136)中的故障，則在 406，CPU固件將兩個(gè)總線130和132從x8下調(diào)至x4總線。在408，固件指示CPU端的MUX 202c將具有線纜故障的PHB的通路組114切換至活躍總線130的通路4_7。在410，固件使用交換器端的MUX控制設(shè)備20 來指示MUX 202d將活躍總線130的通路4_7切換至交換器144的通路0-3。在412，如果線路136未恢復(fù)至全連接，則過程400繼續(xù)在故障保護(hù)模式中操作，并且繼續(xù)檢查線纜136恢復(fù)連接。在412，如果CPU固件檢測到線纜136恢復(fù)連接線，則PCIE系統(tǒng)恢復(fù)至圖2中的基本操作而總線恢復(fù)至x8總線。
根據(jù)某些方面，可以消除線纜CPU端上的通路復(fù)用電子器件(或者M(jìn)UX)，以實(shí)現(xiàn)減少電子器件成本和封裝要求的優(yōu)點(diǎn)。然而，它具有的缺點(diǎn)在于它可能由于如下電子時(shí)序要求而限制線纜長度并且約束一些IO機(jī)架線纜線路配置，這些要求規(guī)定在用于這些冗余性配置的兩個(gè)線纜之間的狹窄線纜長度容差。每個(gè)冗余性配置在故障保護(hù)和恢復(fù)機(jī)制的固件定序上具有對應(yīng)不同。本領(lǐng)域普通技術(shù)人員可以選擇任一冗余性配置以適應(yīng)特定PCIE實(shí)施方式的需要。
圖5是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的用于提供線纜故障保護(hù)機(jī)制的示例操作500的流程圖。
操作500始于步驟502，在此使用第一 PCIe橋的第一組通路通過第一線纜在第一 PCIe橋與第一 IO設(shè)備之間交換第一組總線位。總線位通常是指在總線上傳輸?shù)臄?shù)據(jù)位。 在504，在第一線纜中檢測故障。在506，響應(yīng)于檢測到第一線纜中的故障，使用將第二 PCIe 橋與第二 IO設(shè)備連接的第二線纜的未用部分在第一 PCIe橋與第一 IO設(shè)備之間交換第一組總線位。
圖6是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的用于僅使用在交換器端的復(fù)用器來提供故障保護(hù)機(jī)制的PCIe系統(tǒng)600的基本操作的示例圖。
如圖6中所示，通路復(fù)用器(MUX)(或者交叉點(diǎn)電交換器)20 和202d在線纜134 和136的交換器端實(shí)現(xiàn)在總線130和132的每一個(gè)的通路組之間的通路切換。然而，在CPU 端沒有MUX，并且通路組直接連接到線纜。在某些方面中，在PCIe系統(tǒng)的基本操作期間，兩個(gè)線纜134和136活躍。下面是PCIe系統(tǒng)600在基本操作期間的典型配置
ο 在 CPU 端
ο對于PHB 106，通路組110與CC 160a直接連接，通路組112與CC 160c直接連接。
ο對于PHB 108，通路組114與CC 160c直接連接，通路組116與CC 160a直接連接。
ο在交換器端
ο MUX 202b連接通路組110和112與PCIe交換器142，并且可被用來在通路組 110與112之間切換。
ο MUX 202d連接通路組114和116與PCIe交換器144，并且可被用來在通路組 114與112之間切換。
因此，在基本操作期間，總線130的通路組110和112連接PHB 106與交換器142， 總線132的通路組114和116連接PHB 108與交換器144。在某些方面中，在CPU端可以利用通路調(diào)換將所有通路從每個(gè)PHB路由至兩個(gè)線纜。例如，通路組114可以與通路組116 調(diào)換，因此使通路組114能夠經(jīng)過線纜160a而不是160c被路由。類似地，可以調(diào)換通路組 110和112以經(jīng)過線纜160a和160b中的任一線纜來路由每個(gè)線路組。如上文所述，交換器端的MUX 202b和202d允許將每個(gè)線纜內(nèi)的線纜子組重新路由至任一交換器。當(dāng)然，本領(lǐng)域普通技術(shù)人員將會理解，MUX的數(shù)目和配置僅用于示例并且MUX的任何數(shù)目或者任何配置可以用于實(shí)施本公開內(nèi)容的各種方面。
根據(jù)某些方面，CPU固件控制CPU端的通路調(diào)換。如已經(jīng)討論的那樣，CPU固件控制PHB的操作，MUX 202b和202d由連接到交換器142和144中任何一個(gè)的一個(gè)或者多個(gè)設(shè)備(或者EP)(例如，MUX控制設(shè)備204a和204b)控制。而且，每個(gè)MUX控制設(shè)備204a和 204b可以控制MUX 202b和202d 二者。
圖7是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的在圖6的PCIe系統(tǒng)中響應(yīng)于檢測到線纜故障而使用的故障恢復(fù)機(jī)制的示例圖。如上文關(guān)于圖6討論的那樣，在基本操作期間， PHB及其在IO機(jī)架中的相應(yīng)交換器之間的每個(gè)PCIE總線130和132的所有通路被連接。 因此，兩個(gè)x8PHB 106和108中的每一個(gè)將總線130、132中的所有八個(gè)通路連接到IO機(jī)架中的相應(yīng)交換器。當(dāng)線纜134、136之一失去連接時(shí)，CPU固件使用PCIe “通路下調(diào)”以減少在其他PHB與其相應(yīng)交換器之間活躍的通路的數(shù)目，例如將它從x8總線減少至x4總線。 這釋放出了四個(gè)通路，以供已經(jīng)與PHB的交換器失去線纜連接的PHB和I/O總線使用。在某些方面中，釋放的通路通常為xSPCIe總線中的通路4-7。
根據(jù)某些方面，CPU固件還將失去線纜的PHB設(shè)置為x4總線。如關(guān)于圖6中的 PCIE系統(tǒng)的基本操作已經(jīng)討論的那樣，可以利用通路調(diào)換將所有通路從每個(gè)PHB路由至兩個(gè)線纜。因此，在線路故障條件下，故障保護(hù)機(jī)制啟動，并且CPU固件調(diào)換失去線纜的PHB的通路組，以便將來自失去線纜的PHB的通路組(通常為通路0- 重新路由只其他活躍PHB 線纜的那些未用通路(通常為通路4-7)。還如討論的那樣，交換器端的復(fù)用器允許將每個(gè)線纜內(nèi)的通路的子組重新路由至任一交換器。因此，作為故障保護(hù)機(jī)制的部分，CPU固件通過活躍PHB線纜來與PCIE交換器上的MUX控制器設(shè)備通信，以設(shè)置復(fù)用器現(xiàn)在將活躍線纜的通路4-7路由至失去線纜的PHB原先連接到的其他交換器的通路0-3。這使用活躍連接的線纜中的PHB的通路4-7，將已經(jīng)失去線纜連接的PHB的通路0_3連接到它原先連接到的交換器的通路0-3，同時(shí)保持活躍PHB通路0-3與它在相同線纜上的交換器通路0-3的連接無間斷(除PCIE下調(diào)協(xié)議)。
例如，如圖7中所示，線纜132已經(jīng)出故障，并且僅線纜130活躍。CPU檢測到線纜132的故障，并且作為響應(yīng)，CPU固件使用通路下調(diào)將總線130和132中的通路的活躍數(shù)目從x8總線減少至x4總線。在這一示例中，通路下調(diào)指示PHB 106僅使用通路組110(通路0- ，并且指示PHB 108僅使用通路組114 (通路0- 。CPU固件指示PHB 108在通路組114與116之間調(diào)換，使得通路組114(通路3-0)經(jīng)過活躍線纜134中的總線130而不是出故障的線纜136的通路4-7被路由。CPU固件使用活躍線纜134的I/O總線130來與 MUX控制設(shè)備20 同時(shí)通信，以指示MUX 202d在總線130的通路4_7與PCIe交換器1444 的通路3-0之間建立連接。線纜故障保護(hù)機(jī)制由此利用PHB 106在活躍連接的線纜134中的通路4-7將失去線纜連接的PHB 108的通路3-0連接到PHB 108原先連接到的PCIe交換器144的通路3-0。
根據(jù)某些方面，在完成用于恢復(fù)失去的線纜連接的維修動作時(shí)，CPU固件被通知 (或者可以代之以經(jīng)由電子線纜存在信號來檢測)恢復(fù)的線纜連接，并且可以調(diào)換回通路組116和114以及恢復(fù)在故障保護(hù)機(jī)制期間執(zhí)行的對MUX 20b和202d的配置。
圖8是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的用于使用圖6和圖7的如下PCIE系統(tǒng)來提供線纜故障保護(hù)機(jī)制的示例過程的流程圖，該P(yáng)CIE系統(tǒng)使用在交換器端的復(fù)用器。 在802，CPU固件檢查分別將PHB 106和108連接到其相應(yīng)交換器142和144的線纜134和 136中的故障。在804，如果CPU固件檢測到線纜(例如，線纜136)中的故障，則過程800 繼續(xù)到806，在此CPU固件將兩個(gè)總線130和132從x8下調(diào)至x4總線。在808，固件指示 CPU端的PHB 108在通路組114與116之間調(diào)換，以使用活躍總線130的通路4_7來路由通路組114。在810，固件使用交換器端的MUX控制設(shè)備20 來指示MUX 202d在總線130的通路4-7與PCIe交換器144的通路3-0之間建立連接。在812，如果線纜136未恢復(fù)至全連接，則過程400繼續(xù)在故障保護(hù)模式中操作，并且繼續(xù)檢查線纜136恢復(fù)連接。在412，如果CPU固件檢測到線纜136恢復(fù)連接，則PCIE系統(tǒng)恢復(fù)至圖6中的基本操作而總線恢復(fù)至 x8總線。
圖9是圖示了根據(jù)本公開內(nèi)容一個(gè)實(shí)施例的用于提供線纜故障保護(hù)機(jī)制的示例操作900的流程圖。如圖所示，操作900始于902，其中使用第一 PCIe橋的第一組通路通過第一線纜在第一 PCIe橋與第一 IO設(shè)備之間交換第一組總線位。在904，在第一線纜中檢測故障。在906，響應(yīng)于檢測到第一線纜中的故障，使用第一 PCIE橋的第二組通路通過第二線纜在第一 PCIe橋與第一 IO設(shè)備之間交換第一組總線位。
下面，將參考本發(fā)明的實(shí)施例。然而，應(yīng)當(dāng)理解本發(fā)明并不限于具體描述的實(shí)施例。代之以設(shè)想無論是否與不同實(shí)施例有關(guān)的以下特征和要素的任何組合。例如，本領(lǐng)域技術(shù)人員將理解本發(fā)明可以同樣應(yīng)用于未利用線纜的或者未涉及到多個(gè)物理外殼的PCIE 鏈路。本發(fā)明同樣服務(wù)于例如如下PCIE鏈路這樣的其他實(shí)施例以提供針對失去PCIE鏈路的故障保護(hù)，這些PCIE鏈路利用在計(jì)算機(jī)電路板中或者例如經(jīng)過中間平面連接器在計(jì)算機(jī)電路板之間并且在相同或者相鄰物理外殼內(nèi)嵌入的接線。也可以理解上文討論的故障保護(hù)機(jī)制可以適用于如下PCIE配置，其中IO設(shè)備或者適配器直接連接到PHB而不是經(jīng)由交換器來連接。類似故障保護(hù)過程也可以用來使用MUX控制設(shè)備來管理在交換器與連接到交換器的IO設(shè)備之間的故障連接。
另外，雖然本發(fā)明的實(shí)施例可以實(shí)現(xiàn)較其他可能解決方案和/或較現(xiàn)有技術(shù)而言的優(yōu)點(diǎn)，一個(gè)給定的實(shí)施例是否實(shí)現(xiàn)特定優(yōu)點(diǎn)并不限制本發(fā)明。因此，以下方面、特征、實(shí)施例和優(yōu)點(diǎn)僅為示例并且除非在權(quán)利要求中明確記載則并不視為所附權(quán)利要求的要素或者限制。類似地，提及“本發(fā)明”不應(yīng)理解為這里公開的任何發(fā)明主題內(nèi)容的概括并且除非在權(quán)利要求中明確記載則并不視為所附權(quán)利要求的要素或者限制。
如本領(lǐng)域技術(shù)人員將理解的那樣，本發(fā)明的方面可以具體化為系統(tǒng)、方法或者計(jì)算機(jī)程序產(chǎn)品。因而，本發(fā)明的方面可以采用這樣全硬件實(shí)施例、全軟件實(shí)施例(包括固件、常駐軟件、微代碼等)或者將這里可以都通稱為“電路”、“模塊”或者“系統(tǒng)”的軟件與硬件方面組合的實(shí)施例這樣的形式。另外，本發(fā)明的方面可以采用在一個(gè)或者多個(gè)如下計(jì)算機(jī)可讀介質(zhì)中具體化的計(jì)算機(jī)程序產(chǎn)品這樣的形式，該計(jì)算機(jī)可讀介質(zhì)具有具體化于其上的計(jì)算機(jī)可讀程序代碼。
可以利用一個(gè)或者多個(gè)計(jì)算機(jī)可讀介質(zhì)的任何組合。計(jì)算機(jī)可讀介質(zhì)可以是計(jì)算機(jī)可讀信號介質(zhì)或者計(jì)算機(jī)可讀存儲介質(zhì)。計(jì)算機(jī)可讀存儲介質(zhì)可以例如是但不限于電子、磁、光學(xué)、電磁、紅外線或者半導(dǎo)體系統(tǒng)、裝置或者設(shè)備或者前述介質(zhì)的任何適當(dāng)組合。 計(jì)算機(jī)可讀存儲介質(zhì)的更多具體示例(非窮舉列表)可以包括具有一個(gè)或者多個(gè)接線的電連接、便攜計(jì)算機(jī)盤、硬盤、隨機(jī)存取存儲器(RAM)、只讀存儲器(ROM)、可擦除可編程只讀存儲器(EPR0M或者閃存)、光纖、便攜緊致盤只讀存儲器(CD-ROM)、光學(xué)存儲設(shè)備、磁存儲設(shè)備或者前述介質(zhì)的任何適當(dāng)組合。在本文獻(xiàn)的背景中，計(jì)算機(jī)可讀存儲介質(zhì)可以是任何如下有形介質(zhì)，該有形介質(zhì)可以包含或者存儲用于由指令執(zhí)行系統(tǒng)、裝置或者設(shè)備使用或者與指令執(zhí)行系統(tǒng)、裝置或者設(shè)備結(jié)合使用的程序。
計(jì)算機(jī)可讀信號介質(zhì)可以包括例如在基帶中或者作為載波一部分的有計(jì)算機(jī)可讀程序代碼具體化于其上的傳播數(shù)據(jù)信號。這樣的傳播信號可以采用多種形式中的任何形式(包括但不限于電磁、光學(xué)或者其任何適當(dāng)組合)。計(jì)算機(jī)可讀信號介質(zhì)可以是任何如下計(jì)算機(jī)可讀介質(zhì)，該計(jì)算機(jī)可讀介質(zhì)并非計(jì)算機(jī)可讀存儲介質(zhì)并且可以傳達(dá)、傳播或者傳送用于由指令執(zhí)行系統(tǒng)、裝置或者設(shè)備使用或者與指令執(zhí)行系統(tǒng)、裝置或者設(shè)備結(jié)合使用的程序。
可以使用任何適當(dāng)介質(zhì)(包括但不限于無線、有線、光纖線纜、RF等或者前述介質(zhì)的任何適當(dāng)組合)來發(fā)送在計(jì)算機(jī)可讀介質(zhì)上具體化的程序代碼。
可以用一種或者多種編程語言(包括諸如Nava、Smalltalk, C++等面向?qū)ο蟮木幊陶Z言和例如“C”編程語言或者類似編程語言這樣的常規(guī)過程編程語言)的任何組合來編寫用于實(shí)現(xiàn)用于本發(fā)明方面的操作的計(jì)算機(jī)程序代碼。程序代碼可以完全在用戶的計(jì)算機(jī)上、部分在用戶的計(jì)算機(jī)上、作為獨(dú)立軟件包、部分在用戶的計(jì)算機(jī)上而部分在遠(yuǎn)程計(jì)算機(jī)上或者完全在遠(yuǎn)程計(jì)算機(jī)或者服務(wù)器上執(zhí)行。在后一種場景中，遠(yuǎn)程計(jì)算機(jī)可以通過任何類型的網(wǎng)絡(luò)(包括局域網(wǎng)(LAN)或者廣域網(wǎng)(WAN))連接到用戶的計(jì)算機(jī)，或者可以產(chǎn)生與外部計(jì)算機(jī)的連接(例如通過使用因特網(wǎng)服務(wù)提供商的因特網(wǎng))。
下文參照根據(jù)本發(fā)明實(shí)施例的方法、裝置(系統(tǒng))和計(jì)算機(jī)程序產(chǎn)品的流程示和/或框圖描述本發(fā)明的方面。將理解流程示和/或框圖的每塊以及在流程示和/或框圖中的塊的組合可以由計(jì)算機(jī)程序指令實(shí)施?？梢韵蛲ㄓ糜?jì)算機(jī)、專用計(jì)算機(jī)或者其他可編程數(shù)據(jù)處理裝置的處理器提供這些計(jì)算機(jī)程序指令以產(chǎn)生機(jī)器，從而經(jīng)由計(jì)算機(jī)或者其他可編程數(shù)據(jù)處理裝置的處理器執(zhí)行的指令產(chǎn)生用于實(shí)施在流程圖和/或框圖的一個(gè)或者多個(gè)塊中指定的功能/動作的裝置。
這些計(jì)算機(jī)程序指令也可以存儲于如下計(jì)算機(jī)可讀介質(zhì)中，該計(jì)算機(jī)可讀介質(zhì)可以指示計(jì)算機(jī)、其他可編程數(shù)據(jù)處理裝置或者其他設(shè)備以特定方式工作，從而存儲于計(jì)算機(jī)可讀介質(zhì)中的指令產(chǎn)生包括如下指令的制造產(chǎn)品，這些指令實(shí)施在流程圖和/或框圖的一個(gè)或者多個(gè)塊中指定的功能/動作。
計(jì)算機(jī)程序指令也可以加載到計(jì)算機(jī)、其他可編程數(shù)據(jù)處理裝置或者其他設(shè)備上以使系列操作步驟在計(jì)算機(jī)、其他可編程裝置或者其他設(shè)備上執(zhí)行以產(chǎn)生計(jì)算機(jī)實(shí)施的過程，從而在計(jì)算機(jī)或者其他可編程裝置上執(zhí)行的指令提供用于實(shí)施在流程圖和/或框圖的一個(gè)或者多個(gè)塊中指定的功能/動作的過程。
圖中的流程圖和框示了根據(jù)本發(fā)明各種實(shí)施例的系統(tǒng)、方法和計(jì)算機(jī)程序產(chǎn)品的可能實(shí)施方式的架構(gòu)、功能和操作。就這一點(diǎn)而言，在流程圖或者框圖中的每塊可以代表如下代碼模塊、段或者部分，該代碼模塊、段或者部分包括用于實(shí)施一個(gè)或者多個(gè)指定邏輯功能的一個(gè)或者多個(gè)可執(zhí)行指令。也應(yīng)當(dāng)注意，在一些替代實(shí)施方式中，在塊中指出的功能可以不按照圖中指出的順序出現(xiàn)。例如事實(shí)上根據(jù)涉及到的功能可以基本上并行執(zhí)行接連示出的兩個(gè)塊或者有時(shí)可以逆序執(zhí)行這些塊。也將注意，框圖和/或流程示的每塊以及在框圖和/或流程示中的塊的組合可以由執(zhí)行指定功能或者動作的基于專用硬件的系統(tǒng)實(shí)施或者由專用硬件與計(jì)算機(jī)指令的組合實(shí)施。
盡管前文涉及本發(fā)明的實(shí)施例，但是可以設(shè)想本發(fā)明的其他和更多實(shí)施例而不脫離其基本范圍，并且其范圍由所附權(quán)利要求確定。
權(quán)利要求
1.一種用于為第一 PCIE橋與第一輸入/輸出(IO)設(shè)備之間的連接提供故障保護(hù)操作的方法，所述方法包括使用所述第一 PCIE橋的第一組通路，通過第一鏈路在所述第一 PCIE橋與所述第一 IO 設(shè)備之間交換第一組總線位；響應(yīng)于檢測到所述第一鏈路中的故障，在PCIE橋端，從使用所述第一組通路調(diào)換為使用所述第一 PCIE橋的第二組通路，以使用所述第二組通路通過第二鏈路在所述第一 PCIE 橋與所述第一 IO設(shè)備之間交換第二組總線位，所述第二鏈路連接第二 PCIE橋與第二 IO設(shè)備；響應(yīng)于檢測到所述第一鏈路中的所述故障，在IO設(shè)備端，從使用所述第一組通路切換為使用所述第二組通路，以使用所述第二組通路通過所述第二鏈路在所述第一 PCIE橋與所述第一 IO設(shè)備之間交換所述第二組總線位。
2.根據(jù)權(quán)利要求1所述的方法，還包括響應(yīng)于檢測到所述第一鏈路中的所述故障，將所述第一 PCIE橋配置為停止使用所述第二組通路。
3.根據(jù)權(quán)利要求1所述的方法，還包括響應(yīng)于檢測到所述第一鏈路中的所述故障，將使用所述第一鏈路以使用所述第二 PCIE 橋的第三組通路來與所述第二 IO設(shè)備交換第三組總線位的所述第二 PCIE橋配置為停止使用所述第三組通路。
4.根據(jù)權(quán)利要求1所述的方法，其中所述第一PCIE橋和第二 PCIE橋的每一個(gè)包括 PCIE 主橋(PHB)。
5.根據(jù)權(quán)利要求1所述的方法，其中所述第一IO設(shè)備和第二 IO設(shè)備的每一個(gè)包括 PCIE交換器。
6.根據(jù)權(quán)利要求1所述的方法，其中所述第一PCIE橋和第二 PCIE橋被容納于PCIE根復(fù)合體中。
7.一種用于為第一 PCIE橋與第一輸入/輸出(IO)設(shè)備之間的連接提供故障保護(hù)操作的裝置，所述裝置包括第一鏈路，連接第一 PCIE橋與第一 IO設(shè)備，所述第一鏈路被用于使用所述第一 PCIE 橋的第一組通路通過所述第一鏈路在所述第一 PCIE橋與所述第一 IO設(shè)備之間交換第一組總線位，至少一個(gè)第二鏈路，連接第二 PCIE橋與第二 IO設(shè)備；其中響應(yīng)于檢測到所述第一鏈路中的故障，所述第一 PCIE橋在PCIE橋端從使用所述第一組通路調(diào)換為使用所述第一 PCIE橋的第二組通路，以使用所述第二組通路通過所述第二鏈路在所述第一 PCIE橋與所述第一 IO設(shè)備之間交換第二組總線位；以及IO端的至少一個(gè)交換器，用于從使用所述第一組通路切換為使用所述第二組通路，以使用所述第二組通路通過所述第二鏈路在所述第一 PCIE橋與所述第一 IO設(shè)備之間交換所述第二組總線位。
8.根據(jù)權(quán)利要求7所述的裝置，其中響應(yīng)于檢測到所述第一鏈路中的所述故障，所述第一 PCIE橋被配置為停止使用所述第二組通路。
9.根據(jù)權(quán)利要求7所述的裝置，其中響應(yīng)于檢測到所述第一鏈路中的所述故障，使用所述第一鏈路以使用所述第二 PCIE 橋的第三組通路來與所述第二 IO設(shè)備交換第三組總線位的所述第二 PCIE橋被配置為停止使用所述第三組通路。
10.根據(jù)權(quán)利要求7所述的裝置，其中所述第一PCIE橋和所述交換器由中央處理單元 (CPU)固件控制。
11.根據(jù)權(quán)利要求7所述的裝置，還包括連接到所述第二 IO設(shè)備的控制設(shè)備，用于控制所述交換器，所述控制設(shè)備由所述CPU 固件控制。
12.根據(jù)權(quán)利要求7所述的裝置，其中所述第一PCIE橋和第二 PCIE橋的每一個(gè)包括 PCIE 主橋(PHB)。
13.根據(jù)權(quán)利要求7所述的裝置，其中所述第一IO設(shè)備和第二 IO設(shè)備的每一個(gè)包括 PCIE交換器。
14.根據(jù)權(quán)利要求7所述的裝置，其中所述第一PCIE橋和第二 PCIE橋被容納于PCIE 根復(fù)合體中。
全文摘要
本發(fā)明涉及用于為多通路PCI特快IO互連提供線纜冗余性和故障保護(hù)的方法和裝置。特別地，提供用于為第一PCIE橋與第一輸入/輸出(IO)設(shè)備之間的連接提供故障保護(hù)操作的方法和裝置。使用第一PCIE橋的第一組通路通過第一鏈路在第一PCIE橋與第一IO設(shè)備之間交換第一組總線位。響應(yīng)于檢測到第一鏈路中的故障，在PCIE橋端調(diào)換第一組通路與第一PCIE橋的第二組通路，以使用第二組通路通過第二鏈路在第一PCIE橋與第一IO設(shè)備之間交換第二組總線位，第二鏈路連接第二PCIE橋與第二IO設(shè)備。響應(yīng)于檢測到第一鏈路中的故障，利用第二組通路來切換第一組通路，以使用第二組通路通過第二鏈路在第一PCIE橋與第一IO設(shè)備之間交換第二組總線位。
文檔編號G06F13/40GK102541790SQ201110353120
公開日2012年7月4日 申請日期2011年11月7日 優(yōu)先權(quán)日2010年12月3日
發(fā)明者G·M·諾德斯托姆, J·R·赫林, P·A·巴克蘭德, W·A·湯普森 申請人:國際商業(yè)機(jī)器公司