專利名稱：可以自動(dòng)切換啟動(dòng)模式的解碼器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于通信技術(shù)領(lǐng)域，尤其涉及解碼器技術(shù)領(lǐng)域。
背景技術(shù)：
解碼器則包括視頻解碼器和音頻解碼器。目前，通常的解碼器，一般將解碼器的啟 動(dòng)程序存放在PCI (Peripheral Component Interconnect，外圍組件互聯(lián)接口標(biāo)準(zhǔn))主機(jī) 的驅(qū)動(dòng)程序中，而沒有在解碼器內(nèi)部設(shè)置用于解碼器的啟動(dòng)程序備份的存儲器。這樣，一旦 PCI主機(jī)出現(xiàn)故障或者PCI驅(qū)動(dòng)程序被破壞，解碼器的啟動(dòng)程序?qū)⑼耆珌G失，使解碼器不能 單獨(dú)進(jìn)行維修和調(diào)試。

發(fā)明內(nèi)容
本發(fā)明的目的是為了克服現(xiàn)有的解碼器不能單獨(dú)啟動(dòng)的不足，提出了可以自動(dòng)切 換啟動(dòng)模式的解碼器裝置。本發(fā)明的技術(shù)方案是可以自動(dòng)切換啟動(dòng)模式的解碼器裝置，包括處理器單元、內(nèi) 存單元和PCI連接器，其特征在于，還包括總線開關(guān)單元和存儲器單元，所述總線開關(guān)單元 通過EMIFA總線和處理器單元聯(lián)結(jié)實(shí)現(xiàn)通信，通過Flash總線和存儲器單元聯(lián)結(jié)實(shí)現(xiàn)通信， 通過PCI總線和PCI連接器連接實(shí)現(xiàn)通信，所述PCI連接器引出有一根PCI信號檢測線和總 線開關(guān)單元連接用以控制總線開關(guān)單元與存儲器單元和PCI連接器通信的開斷，所述PCI 信號檢測線具有連接有電阻的高電平端。所述總線開關(guān)單元具有三個(gè)控制端，其中兩個(gè)控制端分別為高電平和低電平，一 個(gè)控制端與PCI連接器連接，當(dāng)PCI連接器與PCI主機(jī)連接時(shí)PCI連接器輸出低電平，當(dāng) PCI連接器與PCI主機(jī)斷開時(shí)PCI連接器輸出高電平，從而用以控制總線開關(guān)單元與存儲器 單元和PCI連接器通信的開斷。本發(fā)明的有益效果是由于本發(fā)明的解碼器自身具有可以存儲解碼器的啟動(dòng)程 序的存儲器單元，而且具有控制制總線開關(guān)單元與存儲器單元和PCI連接器通信的開斷的 PCI信號檢測線，因此本發(fā)明的解碼器可以自動(dòng)選擇通過PCI主機(jī)調(diào)取驅(qū)動(dòng)程序或者通過 調(diào)取自身存儲器單元的驅(qū)動(dòng)程序啟動(dòng)，從而使解碼器自成一個(gè)完整的模塊，可以單獨(dú)進(jìn)行 啟動(dòng)，這樣，一旦PCI主機(jī)出現(xiàn)故障或者PCI驅(qū)動(dòng)程序被破壞，就可以把解碼器從PCI主機(jī) 上取下，在單獨(dú)供電的情況下單獨(dú)啟動(dòng)解碼器，從而可以單獨(dú)對解碼器進(jìn)行調(diào)試或軟件升 級，以排除解碼器本身的問題。


圖1是本發(fā)明的具體實(shí)施例的結(jié)構(gòu)原理圖。圖2是本發(fā)明的具體實(shí)施例內(nèi)啟動(dòng)時(shí)的結(jié)構(gòu)原理圖。圖3是本發(fā)明的具體實(shí)施例外啟動(dòng)時(shí)的結(jié)構(gòu)原理圖。圖4是本發(fā)明的具體實(shí)施例總線開關(guān)單元的結(jié)構(gòu)原理圖。
附圖標(biāo)記說明處理器單元1、內(nèi)存單元2、總線開關(guān)單元3、PCI連接器4、存儲器 單元5、電源單元6。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施例對本發(fā)明做進(jìn)一步的說明。再對具體實(shí)施例進(jìn)行說明 前，先做如下基礎(chǔ)性定義。本發(fā)明中解碼器的啟動(dòng)模式被分為內(nèi)啟動(dòng)和外啟動(dòng)兩種模式，當(dāng)解碼器從其自身 的存儲器單元調(diào)取備份的解碼器的驅(qū)動(dòng)程序單獨(dú)啟動(dòng)時(shí)被稱為內(nèi)啟動(dòng)，當(dāng)解碼器通過PCI 連接器從PCI主機(jī)中調(diào)取解碼器的驅(qū)動(dòng)程序啟動(dòng)時(shí)被稱為外啟動(dòng)。另外，本發(fā)明中高電平和低電平的定義是相對的，如定義高電平為5V，低電平為 0V，此時(shí)高電平和低電平相當(dāng)于控制信號中的數(shù)字信號“1”和“0”，當(dāng)然也可以將高電平和 低電平的具體數(shù)值進(jìn)行調(diào)整或者將高電平和低電平對應(yīng)的數(shù)字信號做相反定義，這些情況 都不會被視為對本發(fā)明的保護(hù)范圍的限制。如圖1所示，可以自動(dòng)切換啟動(dòng)模式的解碼器裝置，包括處理器單元、內(nèi)存 單元、PCI連接器、總線開關(guān)單元和存儲器單元，所述總線開關(guān)單元通過EMIFA總線 (Asynchronous ExternalMemory Interface，異步外圍存儲器接口)和處理器單元聯(lián)結(jié)實(shí) 現(xiàn)通信，通過Flash總線和存儲器單元聯(lián)結(jié)實(shí)現(xiàn)通信，通過PCI總線和PCI連接器連接實(shí)現(xiàn) 通信，所述PCI連接器引出有一根PCI信號檢測線和總線開關(guān)單元連接用以控制總線開關(guān) 單元與存儲器單元和PCI連接器通信的開斷，所述PCI信號檢測線具有連接有電阻的高電 平端。圖中的處理器單元可以是具備DDR(Double Data Rate SDRAM，雙倍速率同步動(dòng)態(tài) 隨機(jī)存儲器)專用接口的DSP (Digital Signal Processor，數(shù)字信號處理器)或?qū)Ｓ妹襟w 處理器，該處理器單元還必須具備EMIFA總線接口 ；內(nèi)存單元可以是DDR、DDR2、DDR3等；總 線開關(guān)單元的信號連通電阻需要小于5Ω，且信號的通道數(shù)不能低于PCI連接器的信號數(shù) 據(jù)總數(shù)，總線開關(guān)單元推薦使用型號為SN74CBT16214或SN74CBTLV16214的總線開關(guān)，該總 線開關(guān)有三位通路選擇控制端，可以切換8組信號的連接狀態(tài)，但是本實(shí)施例只需切換兩 組信號的連接狀態(tài)；存儲器單元可以是N0R(或非門FLASH存儲器)類型，也可以是NAND (與 非門FLASH存儲器)類型。如圖4所示為具體實(shí)施例總線開關(guān)單元的結(jié)構(gòu)原理圖，所述總線開關(guān)單元具有三 個(gè)控制端SO、Sl和S2，其中兩個(gè)控制端SO和Sl分別為高電平和低電平，一個(gè)控制端S2與 PCI連接器連接，當(dāng)PCI連接器與PCI主機(jī)連接時(shí)PCI連接器輸出低電平，當(dāng)PCI連接器與 PCI主機(jī)斷開時(shí)PCI連接器輸出高電平，從而用以控制總線開關(guān)單元與存儲器單元和PCI連 接器通信的開斷。圖中出現(xiàn)的電源單元6可以不被視為本解碼器裝置的組成部分，它用于向解碼器 裝置的各個(gè)組成單元輸出各種電壓，本實(shí)施例中電源單元6的輸入端分別接入5V電壓和 12V電壓，輸入端輸出分別輸出1.2V、1.8V、3. 3V或5V電壓，當(dāng)外啟動(dòng)時(shí)輸入5V電壓，內(nèi)啟 動(dòng)時(shí)輸入12V電壓。由于在本實(shí)施例中只需切換兩組信號的連接狀態(tài)，將處理器單元的控制端SO拉 高為高電平、控制斷Sl拉低為低電平，僅使用控制端S2 —端就可以實(shí)現(xiàn)二選一開關(guān)控制，當(dāng)[S0S1S2] = 100時(shí)，EMIFA總線側(cè)與PCI側(cè)連通；當(dāng)S0S1S2=101時(shí)，EMIFA總線側(cè) 與Flash總線側(cè)連通。PCI信號檢測線連接到PCI連接器的一個(gè)地信號連接腳。當(dāng)解碼器沒有連接PCI主 機(jī)時(shí)，該連接腳因上拉電阻(此處電阻取值IK Ω)的電平上移作用呈現(xiàn)為高電平，從而使 使處理器單元的控制端S2也為高電平；另外，當(dāng)解碼器連接PCI主機(jī)時(shí)，該連接腳因主機(jī)上 PCI插槽連接到地而使其電平下移為低電平，從而使處理器單元的控制端S2為低電平。由 于采用上述原理，使處理器單元的控制端S2的電平隨著解碼器連接PCI主機(jī)或不連接PCI 主機(jī)而發(fā)生高電平和低電平即數(shù)字信號0、1之間的邏輯改變，從而解碼器自動(dòng)改變了啟動(dòng) 模式。如圖2所示為實(shí)施例內(nèi)啟動(dòng)時(shí)的結(jié)構(gòu)原理圖，當(dāng)解碼器沒有連接到PCI主機(jī)時(shí)， PCI信號檢測線連接的處理器單元的控制端S2也高電平，此時(shí)，總線開關(guān)單元將EMIFA總線 與Flash總線接通(同時(shí)將EMIFA總線與PCI總線斷開)，在電源和其它系統(tǒng)控制信號穩(wěn)定 后，解碼器將自動(dòng)從存儲器單元加載解碼器的啟動(dòng)程序，弓丨導(dǎo)主程序的運(yùn)行。如圖3所示為實(shí)施例外啟動(dòng)時(shí)的結(jié)構(gòu)原理圖，當(dāng)解碼器連接到PCI主機(jī)時(shí)，PCI 信號檢測線連接的處理器單元的控制端S2為低電平，此時(shí)，總線開關(guān)單元將EMIFA總線與 Flash總線斷開(同時(shí)將EMIFA總線與PCI總線接通)，在電源和其它系統(tǒng)控制信號穩(wěn)定后， 解碼器將自動(dòng)從PCI主機(jī)加載解碼器的啟動(dòng)程序，引導(dǎo)主程序的運(yùn)行。本領(lǐng)域的普通技術(shù)人員將會意識到，這里所述的實(shí)施例是為了幫助讀者理解本發(fā) 明的原理，應(yīng)被理解為本發(fā)明的保護(hù)范圍并不局限于這樣的特別陳述和實(shí)施例。本領(lǐng)域的 普通技術(shù)人員可以根據(jù)本發(fā)明公開的這些技術(shù)啟示做出各種不脫離本發(fā)明實(shí)質(zhì)的其它各 種具體變形和組合，這些變形和組合仍然在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
可以自動(dòng)切換啟動(dòng)模式的解碼器裝置，包括處理器單元、內(nèi)存單元和PCI連接器，其特征在于，還包括總線開關(guān)單元和存儲器單元，所述總線開關(guān)單元通過EMIFA總線和處理器單元聯(lián)結(jié)實(shí)現(xiàn)通信，通過Flash總線和存儲器單元聯(lián)結(jié)實(shí)現(xiàn)通信，通過PCI總線和PCI連接器連接實(shí)現(xiàn)通信，所述PCI連接器引出有一根PCI信號檢測線和總線開關(guān)單元連接用以控制總線開關(guān)單元與存儲器單元和PCI連接器通信的開斷，所述PCI信號檢測線具有連接有電阻的高電平端。
2.根據(jù)權(quán)利要求1所述的可以自動(dòng)切換啟動(dòng)模式的解碼器裝置，所述總線開關(guān)單元具 有三個(gè)控制端，其中兩個(gè)控制端分別為高電平和低電平，一個(gè)控制端與PCI連接器連接，當(dāng) PCI連接器與PCI主機(jī)連接時(shí)PCI連接器輸出低電平，當(dāng)PCI連接器與PCI主機(jī)斷開時(shí)PCI 連接器輸出高電平，從而用以控制總線開關(guān)單元與存儲器單元和PCI連接器通信的開斷。
全文摘要
本發(fā)明涉及可以自動(dòng)切換啟動(dòng)模式的解碼器裝置，包括處理器單元、內(nèi)存單元和PCI連接器，還包括總線開關(guān)單元和存儲器單元，所述總線開關(guān)單元通過EMIFA總線和處理器單元聯(lián)結(jié)實(shí)現(xiàn)通信，通過Flash總線和存儲器單元聯(lián)結(jié)實(shí)現(xiàn)通信，通過PCI總線和PCI連接器連接實(shí)現(xiàn)通信，所述PCI連接器引出有一根PCI信號檢測線和總線開關(guān)單元連接用以控制總線開關(guān)單元與存儲器單元和PCI連接器通信的開斷，所述PCI信號檢測線具有連接有電阻的高電平端。本發(fā)明的有益效果是在單獨(dú)供電的情況下可以單獨(dú)啟動(dòng)解碼器，從而可以單獨(dú)對解碼器進(jìn)行調(diào)試或軟件升級，以排除解碼器本身的問題。
文檔編號G06F11/16GK101986277SQ20101052354
公開日2011年3月16日 申請日期2010年10月29日 優(yōu)先權(quán)日2010年10月29日
發(fā)明者王勤 申請人:成都九洲電子信息系統(tǒng)有限責(zé)任公司