專利名稱：一種芯片復(fù)位方法、芯片和雙倍速率存儲器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子領(lǐng)域，具體涉及一種芯片復(fù)位方法、芯片和雙倍速率存儲器系統(tǒng)。
背景技術(shù)：
DDR SDRAM (Double Data Rate Synchronous Dynamic Random AccessMemory， 雙倍數(shù)據(jù)速率同步動態(tài)隨機(jī)存儲器)簡稱雙倍速率存儲器或DDR器件，DDR SDRAM是在 SDRAM (Synchronous Dynamic Random AccessMemory，同步動態(tài)隨機(jī)存儲器)發(fā)展而來的， 能夠在時鐘上升沿和下降沿各傳輸一次數(shù)據(jù)，其傳輸速率快、容量大而且價格便宜，能夠 很好的滿足大量數(shù)據(jù)緩存的需求。DDR SDRAM主要應(yīng)用于數(shù)據(jù)的高速大容量存儲。雙倍 速率存儲器系統(tǒng)是由DDR SDRAM和訪問DDR SDRAM的芯片組成，該芯片主要由DDRC (DDR Controller，雙倍數(shù)據(jù)速率控制器)、DDR PHY (DDR PhysicalLayer，雙倍數(shù)據(jù)速率物理層) 和其他功能模塊組成。目前，在芯片重新加載軟件時，需要對芯片進(jìn)行復(fù)位操作，該復(fù)位芯片的方法為， 采用芯片的復(fù)位管腳輸入全局復(fù)位信號，根據(jù)全局復(fù)位信號，對芯片的所有模塊執(zhí)行復(fù)位 操作。但是，芯片在讀寫訪問DDR器件時，若芯片所有模塊被復(fù)位，芯片中的DDR PHY提 供時鐘的PLL(Phase Locked Loop，鎖相環(huán))也會被復(fù)位，PLL復(fù)位的時候，芯片的時鐘和 DDR器件的時鐘都可能會丟失，由于時鐘異常很可能導(dǎo)致DDR器件內(nèi)的工作狀態(tài)死鎖，進(jìn)而 導(dǎo)致整個雙倍速率存儲器系統(tǒng)掛死，為了保證DDR器件不掛死，可以在復(fù)位之前，對DDR的 硬件模塊和軟件模塊進(jìn)行軟復(fù)位，從而防止芯片在硬復(fù)位時訪問DDR(芯片不訪問DDR器件 時進(jìn)行復(fù)位操作不會導(dǎo)致DDR器件掛死)，這樣可以有效避免復(fù)位操作時，DDR器件死鎖的 問題。在對現(xiàn)有技術(shù)的研究和實踐中，本發(fā)明的發(fā)明人發(fā)現(xiàn)，現(xiàn)有技術(shù)的芯片復(fù)位方法 中解決因復(fù)位而可能產(chǎn)生死鎖問題需要軟件干預(yù)，在硬復(fù)位之前要進(jìn)行軟復(fù)位，增加了操 作的復(fù)雜性，軟復(fù)位的響應(yīng)時間較長，復(fù)位不夠及時，增加了軟硬件交互風(fēng)險。

發(fā)明內(nèi)容
本發(fā)明實施例提供一種芯片復(fù)位方法、芯片和雙倍速率存儲器系統(tǒng)。一種芯片復(fù)位方法，包括接收輸入信號，生成復(fù)位信號；對芯片中除雙倍速率存儲控制器物理層以外的功能模塊執(zhí)行復(fù)位操作，并根據(jù)復(fù) 位信號和處理器寫入的指示信號，生成復(fù)位控制信號；根據(jù)所述復(fù)位控制信號，對雙倍速率存儲控制器物理層執(zhí)行復(fù)位操作。相應(yīng)地，一種芯片，包括復(fù)位處理模塊，用于接收輸入信號，生成復(fù)位信號；復(fù)位控制模塊，用于根據(jù)復(fù)位信號和處理器寫入的指示信號，生成復(fù)位控制信號；執(zhí)行模塊，用于對芯片中除雙倍速率存儲控制器物理層以外的功能模塊執(zhí)行復(fù)位操作，或根據(jù)所述復(fù)位控制信號，對雙倍速率存儲控制器物理層執(zhí)行復(fù)位操作。相應(yīng)地，一種雙倍速率存儲器系統(tǒng)，包括芯片，用于生成復(fù)位信號，對芯片中除雙倍速率存儲控制器物理層以外的功能模 塊執(zhí)行復(fù)位操作，并對根據(jù)復(fù)位信號和處理器寫入的指示信號，生成復(fù)位控制信號，根據(jù)所 述復(fù)位控制信號，對雙倍速率存儲控制器物理層執(zhí)行復(fù)位操作。雙倍速率存儲器，用于根據(jù)雙倍速率存儲控制器物理層的時鐘信號，傳輸數(shù)據(jù)給芯片。本發(fā)明實施例通過生成復(fù)位信號，對芯片中除雙倍速率存儲控制器物理層以外的 功能模塊執(zhí)行復(fù)位操作，并對根據(jù)復(fù)位信號和處理器寫入的指示信號，生成復(fù)位控制信號， 在復(fù)位控制信號指示要復(fù)位DDR PHY時，對雙倍速率存儲控制器物理層執(zhí)行復(fù)位操作，通過 對硬件進(jìn)行改進(jìn)，處理器的指示信號靈活控制是否要對DDR PHY進(jìn)行復(fù)位，很好的避免了硬 復(fù)位情況下片外DDR器件掛死的問題，并且僅對硬件進(jìn)行改進(jìn)，沒有使用軟件，在復(fù)位時， 不需要軟件和硬件的交互，避免了軟件和硬件的交互風(fēng)險，提高了芯片的穩(wěn)定性，避免了軟 復(fù)位的長時間響應(yīng)，節(jié)約了復(fù)位時間，只需要更改處理器寫入的指示信號來控制復(fù)位情況， 操作簡單，容易推廣。


為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述 中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實 施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附 圖獲得其他的附圖。圖1是本發(fā)明芯片復(fù)位方法的第一實施例流程示意圖；圖2是本發(fā)明芯片復(fù)位方法的第二實施例流程示意圖；圖3是本發(fā)明芯片的第三實施例結(jié)構(gòu)示意圖；圖4是本發(fā)明雙倍速率存儲器系統(tǒng)的結(jié)構(gòu)示意圖。
具體實施例方式本發(fā)明實施例提供一種能夠選擇性復(fù)位芯片中的DDR PHY的芯片復(fù)位方法和芯 片，已經(jīng)相應(yīng)的雙倍速率存儲器系統(tǒng)以下分別進(jìn)行詳細(xì)說明。參見圖1，是本發(fā)明提供的芯片復(fù)位方法的第一實施例流程圖步驟101，外部信號采用復(fù)位管腳輸入時，生成復(fù)位信號。步驟102，對芯片中除雙倍速率存儲控制器物理層以外的功能模塊執(zhí)行復(fù)位操作。步驟103，根據(jù)復(fù)位信號和處理器寫入的指示信號，生成復(fù)位控制信號。指示信號 是根據(jù)處理器的寫入序列輸出的信號，該信號指示是否復(fù)位DDRPHY。根據(jù)該信號和復(fù)位信 號，可以生成一個控制DDR PHY是否復(fù)位的復(fù)位控制信號。如果指示信號指示不復(fù)位DDR PHY，那么根據(jù)該信號和復(fù)位信號而生成的復(fù)位控制信號控制不復(fù)位DDP PHY，反之，則復(fù)位 DDR PHY0
步驟104，根據(jù)所述復(fù)位控制信號，對雙倍速率存儲控制器物理層執(zhí)行復(fù)位操作。 在復(fù)位控制信號指示不復(fù)位DDR PHY時，不執(zhí)行復(fù)位操作。本發(fā)明實施例根據(jù)輸入信號，生成復(fù)位信號或全復(fù)位信號；對芯片中除雙倍速率 存儲控制器物理層以外的功能模塊執(zhí)行復(fù)位操作，并對根據(jù)復(fù)位信號和處理器寫入的指示 信號，生成復(fù)位控制信號；根據(jù)所述復(fù)位控制信號，對雙倍速率存儲控制器物理層執(zhí)行復(fù)位 操作，通過對硬件進(jìn)行改進(jìn)，處理器的指示信號靈活控制是否要對DDR PHY進(jìn)行復(fù)位，在很 好的避免了硬復(fù)位情況下片外DDR器件掛死的問題的同時，不需要軟件和硬件的交互，避 免了軟件和硬件的交互風(fēng)險，提高了芯片的穩(wěn)定性，避免了軟復(fù)位的長時間響應(yīng)，節(jié)約了復(fù) 位時間，操作簡單，容易推廣。為便于理解，下面對本發(fā)明實施例中的芯片復(fù)位方法進(jìn)行詳細(xì)描述，請參閱圖2，本發(fā)明實施例中芯片復(fù)位方法第二實施例與第一實施例的最大不同是可以在對整個芯片 復(fù)位和控制DDR PHY復(fù)位之間進(jìn)行選擇。步驟201，判斷輸入信號是否采用芯片全復(fù)位輸入管腳輸入，在判斷為是時，進(jìn)入步驟202，在判斷為否時，進(jìn)入步驟204。步驟202，生成能復(fù)位芯片所有模塊的全復(fù)位信號，步驟203，對所有模塊執(zhí)行復(fù)位操作，結(jié)束流程。步驟204，生成復(fù)位除DDR PHY以為的功能模塊的復(fù)位信號。步驟205，對芯片中除雙倍速率存儲控制器物理層以外的功能模塊執(zhí)行復(fù)位操作。步驟206，接收處理器的寫入序列，生成指示信號，所述指示信號時一個高電平或 者低電平；步驟207，對復(fù)位信號和發(fā)自處理器的指示信號(高電平或者低電平)執(zhí)行邏輯或 操作從而生成復(fù)位控制信號，該復(fù)位控制信號指示是否需要復(fù)位雙數(shù)據(jù)速率物理層，在指 示信號是高電平時，與復(fù)位信號進(jìn)行邏輯或操作后，生成一個不復(fù)位DDR PHY的復(fù)位控制信 號，在指示信號是低電平時，該低電平和復(fù)位信號進(jìn)行邏輯或操作，就會生成一個復(fù)位DDR PHY的復(fù)位控制信號。步驟208，根據(jù)所述復(fù)位控制信號，對雙倍速率存儲控制器物理層執(zhí)行或不執(zhí)行復(fù) 位操作。本發(fā)明實施例根據(jù)輸入信號，生成復(fù)位信號或全復(fù)位信號；對芯片中除雙倍速率 存儲控制器物理層以外的功能模塊執(zhí)行復(fù)位操作，并對根據(jù)復(fù)位信號和處理器寫入的指示 信號，生成復(fù)位控制信號；根據(jù)所述復(fù)位控制信號，對雙倍速率存儲控制器物理層執(zhí)行復(fù)位 操作，通過對硬件進(jìn)行改進(jìn)，處理器的指示信號靈活控制是否要對DDR PHY進(jìn)行復(fù)位，在很 好的避免了硬復(fù)位情況下片外DDR器件掛死的問題的同時，不需要軟件和硬件的交互，避 免了軟件和硬件的交互風(fēng)險，提高了芯片的穩(wěn)定性，避免了軟復(fù)位的長時間響應(yīng)，節(jié)約了復(fù) 位時間，操作簡單，容易推廣。并且，還可以再全復(fù)位和部分復(fù)位之間進(jìn)行選擇，在需要復(fù)位 所有模塊時，采用全復(fù)位管腳輸入，使得復(fù)位操作更加靈活方便。下面對用于執(zhí)行上述芯片復(fù)位方法的芯片進(jìn)行說明，其結(jié)構(gòu)示意圖參考圖3。該芯 片包括復(fù)位處理模塊41，用于根據(jù)輸入信號的輸入管腳，生成復(fù)位信號或全復(fù)位信號。在 輸入管腳是全復(fù)位管腳時，生成能復(fù)位所有模塊的全復(fù)位信號，在輸入管腳是部分復(fù)位管腳時，生成能復(fù)位除DDR PHY以外的功能模塊的復(fù)位信號。復(fù)位控制模塊42，用于根據(jù)復(fù)位信號和處理器寫入的指示信號，生成復(fù)位控制信 號。處理器寫入的指示信號指示是否對DDR PHY進(jìn)行復(fù)位。執(zhí)行模塊43，用于對芯片中除雙倍速率存儲控制器物理層以外的功能模塊執(zhí)行復(fù) 位操作，或根據(jù)所述復(fù)位控制信號，對雙倍速率存儲控制器物理層執(zhí)行或不執(zhí)行復(fù)位操作。優(yōu)選的，該復(fù)位控制模塊42包括控制寄存器421，用于接收處理器的寫入序列，生成一個高電平或者低電平的指示 信號。該控制寄存器只能被全復(fù)位信號復(fù)位，復(fù)位值為0，可以被處理器進(jìn)行讀寫操作。處理單元422，用于對復(fù)位信號和發(fā)自處理器的指示信號進(jìn)行邏輯或操作，生成復(fù) 位控制信號，該復(fù)位控制信號指示是否需要復(fù)位雙數(shù)據(jù)速率物理層。在指示信號是高電平 時，與復(fù)位信號進(jìn)行邏輯或操作后，處理單元422生成一個不復(fù)位DDR PHY的復(fù)位控制信 號，在指示信號是低電平時，該低電平和復(fù)位信號進(jìn)行邏輯或操作，處理單元422就會生成 一個復(fù)位DDR PHY的復(fù)位控制信號。優(yōu)選的，該復(fù)位處理模塊41包括判斷單元411，判斷輸入信號是否由全復(fù)位管腳輸入；生成單元412，在判斷為是時，生成能復(fù)位芯片所有模塊的全復(fù)位信號，在判斷為 否時，生成復(fù)位除DDR PHY以外的功能模塊的復(fù)位信號。本發(fā)明實施例根據(jù)輸入信號，生成復(fù)位信號或全復(fù)位信號；對芯片中除雙倍速率 存儲控制器物理層以外的功能模塊執(zhí)行復(fù)位操作，并對根據(jù)復(fù)位信號和處理器寫入的指示 信號，生成復(fù)位控制信號；根據(jù)所述復(fù)位控制信號，對雙倍速率存儲控制器物理層執(zhí)行復(fù)位 操作，通過對硬件進(jìn)行改進(jìn)，處理器的指示信號靈活控制是否要對DDR PHY進(jìn)行復(fù)位，在很 好的避免了硬復(fù)位情況下片外DDR器件掛死的問題的同時，不需要軟件和硬件的交互，避 免了軟件和硬件的交互風(fēng)險，提高了芯片的穩(wěn)定性，避免了軟復(fù)位的長時間響應(yīng)，節(jié)約了復(fù) 位時間，操作簡單，容易推廣，并且，還可以在全復(fù)位操作和部分復(fù)位操作之間進(jìn)行選擇，需 要復(fù)位所有模塊時，采用全復(fù)位管腳輸入，使得復(fù)位操作更加靈活方便。下面對響應(yīng)的雙數(shù)據(jù)速率存儲器系統(tǒng)進(jìn)行說明，參見圖4，是該雙倍速率存儲器系 統(tǒng)的結(jié)構(gòu)示意圖，該系統(tǒng)包括芯片1，根據(jù)輸入信號，生成復(fù)位信號，對芯片中除雙倍速率存儲控制器物理層以 外的功能模塊執(zhí)行復(fù)位操作，并對根據(jù)復(fù)位信號和處理器寫入的指示信號，生成復(fù)位控制 信號，根據(jù)所述復(fù)位控制信號，對雙倍速率存儲控制器物理層執(zhí)行或不執(zhí)行復(fù)位操作。芯片 1的各功能模塊的結(jié)構(gòu)和功能在上面已作詳細(xì)描述，在此不再贅述。雙倍速率存儲器2，用于根據(jù)雙倍速率存儲控制器物理層的時鐘信號，傳輸數(shù)據(jù)給
-H-· I I心片。為了更加清楚說明本實施例，下面對上述實施例的應(yīng)用場景進(jìn)行說明。應(yīng)用場景1，芯片包括兩個復(fù)位管腳，一個能夠復(fù)位所有模塊的全復(fù)位管腳 (power-on-reset)，一個復(fù)位除DDR PHY以外的功能模塊的部分復(fù)位管腳(warm-reset)， 當(dāng)輸入信號通過全復(fù)位管腳輸入，全芯片復(fù)位。通過部分復(fù)位管腳輸入，芯片內(nèi)部的DDR PHY不被復(fù)位。在為了不丟失DDR PHY的PLL中的時鐘時，要復(fù)位該芯片的步驟為可同樣參見圖2和圖4
步驟201，判斷輸入信號采用芯片的部分復(fù)位管腳輸入，進(jìn)入步驟204。步驟204，復(fù)位處理模塊41生成復(fù)位除DDR PHY以外的功能模塊的復(fù)位信號。步驟205，執(zhí)行模塊43對芯片中除雙倍速率存儲控制器物理層以外的功能模塊執(zhí) 行復(fù)位操作。步驟206，復(fù)位控制模塊42接收處理器的寫入序列，生成指示信號，所述指示信號 時一個高電平。步驟207，復(fù)位控制模塊42對復(fù)位信號和發(fā)自處理器的指示信號(高電平)進(jìn)行 邏輯或操作；生成復(fù)位控制信號，該復(fù)位控制信號指示不復(fù)位雙數(shù)據(jù)速率物理層。步驟208，執(zhí)行模塊43根據(jù)所述復(fù)位控制信號，對雙倍速率存儲控制器物理層不 執(zhí)行復(fù)位操作。應(yīng)用場景2，在DDR PHY本身出現(xiàn)異常需要進(jìn)行復(fù)位時，該芯片的復(fù)位操作為對應(yīng)用場景1中處理器寫入的指示信號進(jìn)行修改，例如，指示信號為一個低電平， 這樣和復(fù)位信號進(jìn)行邏輯或操作后，復(fù)位控制信號就可以對DDR PHY進(jìn)行復(fù)位。其他步驟 如應(yīng)用場景1。應(yīng)用場景2的情況還可以通過進(jìn)行全復(fù)位操作來執(zhí)行，參見圖2和圖4 步驟201，輸入信號的復(fù)位管腳為全復(fù)位管腳，進(jìn)入步驟202。步驟202，復(fù)位處理模塊41生成復(fù)位所有模塊的全復(fù)位信號。步驟203，執(zhí)行模塊43復(fù)位芯片中所有模塊(包括DDR PHY模塊)。本發(fā)明實施例根據(jù)輸入信號，生成復(fù)位信號或全復(fù)位信號；對芯片中除雙倍速率 存儲控制器物理層以外的功能模塊執(zhí)行復(fù)位操作，并對根據(jù)復(fù)位信號和處理器寫入的指示 信號，生成復(fù)位控制信號；根據(jù)所述復(fù)位控制信號，對雙倍速率存儲控制器物理層執(zhí)行復(fù)位 操作，通過對硬件進(jìn)行改進(jìn)，處理器的指示信號靈活控制是否要對DDR PHY進(jìn)行復(fù)位，在很 好的避免了硬復(fù)位情況下片外DDR器件掛死的問題的同時，不需要軟件和硬件的交互，避 免了軟件和硬件的交互風(fēng)險，提高了芯片的穩(wěn)定性，避免了軟復(fù)位的長時間響應(yīng)，節(jié)約了復(fù) 位時間，操作簡單，容易推廣。并且，還可以在全復(fù)位操作和部分復(fù)位操作之間進(jìn)行選擇，需 要復(fù)位所有模塊時，采用全復(fù)位管腳輸入，使得復(fù)位操作更加靈活方便。本領(lǐng)域普通技術(shù)人員可以理解上述實施例的各種方法中的全部或部分步驟是可 以通過程序來指令相關(guān)的硬件來完成，該程序可以存儲于一計算機(jī)可讀存儲介質(zhì)中，存儲 介質(zhì)可以包括ROM、RAM、磁盤或光盤等。以上對本發(fā)明實施例所提供的芯片復(fù)位方法、芯片和雙數(shù)據(jù)速率存儲器系統(tǒng)進(jìn)行 了詳細(xì)介紹，本文中應(yīng)用了具體個例對本發(fā)明的原理及實施方式進(jìn)行了闡述，以上實施例 的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員， 依據(jù)本發(fā)明的思想，在具體實施方式
及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi) 容不應(yīng)理解為對本發(fā)明的限制。
權(quán)利要求
一種芯片復(fù)位方法，其特征在于，包括接收輸入信號，生成復(fù)位信號；對芯片中除雙倍速率存儲控制器物理層以外的功能模塊執(zhí)行復(fù)位操作，并根據(jù)復(fù)位信號和處理器寫入的指示信號，生成復(fù)位控制信號；根據(jù)所述復(fù)位控制信號，對雙倍速率存儲控制器物理層執(zhí)行復(fù)位操作。
2.如權(quán)利要求1所述的芯片復(fù)位方法，其特征在于，所述根據(jù)復(fù)位信號和處理器寫入 的指示信號，生成復(fù)位控制信號包括接收處理器的寫入序列，生成指示信號；對指示信號和復(fù)位信號執(zhí)行邏輯或操作，生成復(fù)位控制信號，所述復(fù)位控制信號指示 是否需要復(fù)位雙倍數(shù)據(jù)速率存儲控制器物理層。
3.如權(quán)利要求2所述的芯片復(fù)位方法，其特征在于，所述指示信號是指示是否復(fù)位雙 倍速率存儲控制器物理層的高電平或低電平。
4.如權(quán)利要求1所述的芯片復(fù)位方法，其特征在于，所述接收輸入信號，生成復(fù)位信號 包括判斷輸入信號是否通過全復(fù)位管腳輸入；在判斷為否時，生成能復(fù)位除雙倍速率存儲控制器物理層以外的功能模塊的復(fù)位信號。
5.如權(quán)利要求4所述的芯片復(fù)位方法，其特征在于，所述方法還包括在判斷為是時， 生成全復(fù)位信號時，對芯片所有模塊執(zhí)行復(fù)位操作。
6.一種芯片，其特征在于，包括復(fù)位處理模塊，用于接收輸入信號，生成復(fù)位信號；復(fù)位控制模塊，用于根據(jù)復(fù)位信號和處理器寫入的指示信號，生成復(fù)位控制信號； 執(zhí)行模塊，用于對芯片中除雙倍速率存儲控制器物理層以外的功能模塊執(zhí)行復(fù)位操 作，或根據(jù)所述復(fù)位控制信號，對雙倍速率存儲控制器物理層執(zhí)行復(fù)位操作。
7.如權(quán)利要求6所述的芯片復(fù)位方法，其特征在于，所述復(fù)位控制模塊包括 控制寄存器，用于接收處理器的寫入序列，生成一個高電平或者低電平的指示信號； 處理單元，用于對復(fù)位信號和指示信號執(zhí)行邏輯或操作，生成復(fù)位控制信號，所述復(fù)位控制信號指示是否需要復(fù)位雙數(shù)據(jù)速率物理層。
8.如權(quán)利要求6所述的芯片，其特征在于，所述復(fù)位處理模塊包括判斷單元，用于判斷輸入信號是否是采用芯片的全復(fù)位管腳輸入的全復(fù)位信號； 生成單元，用于在判斷為是時，生成能復(fù)位芯片所有模塊的全復(fù)位信號，在判斷為否 時，生成復(fù)位信號。
9.如權(quán)利要求8所述的芯片，其特征在于，所述執(zhí)行模塊還用于在復(fù)位處理模塊生成 全復(fù)位信號時，對所有模塊執(zhí)行復(fù)位操作。
10.一種雙倍速率存儲器系統(tǒng)，其特征在于，包括芯片，用于生成復(fù)位信號，對芯片中除雙倍速率存儲控制器物理層以外的功能模塊執(zhí) 行復(fù)位操作，并對根據(jù)復(fù)位信號和處理器寫入的指示信號，生成復(fù)位控制信號，根據(jù)所述復(fù) 位控制信號，對雙倍速率存儲控制器物理層執(zhí)行復(fù)位操作；雙倍速率存儲器，用于根據(jù)雙倍速率存儲控制器物理層的時鐘信號，傳輸數(shù)據(jù)給芯片。
全文摘要
本發(fā)明公開了一種芯片復(fù)位方法、芯片和雙倍速率存儲器系統(tǒng)，包括，接收輸入信號，生成復(fù)位信號；對芯片中除雙倍速率存儲控制器物理層以外的功能模塊執(zhí)行復(fù)位操作，并根據(jù)復(fù)位信號和處理器寫入的指示信號，生成復(fù)位控制信號；根據(jù)所述復(fù)位控制信號，對雙倍速率存儲控制器物理層執(zhí)行復(fù)位操作。實施本發(fā)明實施例，可以很好的避免硬復(fù)位情況下片外DDR器件掛死的問題，并且僅對硬件進(jìn)行改進(jìn)，在復(fù)位時不需要軟件和硬件的交互，避免了軟件和硬件的交互風(fēng)險，提高了芯片的穩(wěn)定性，避免了軟復(fù)位的長時間響應(yīng)，縮短了復(fù)位時間。
文檔編號G06F1/04GK101813966SQ20101013983
公開日2010年8月25日 申請日期2010年4月2日 優(yōu)先權(quán)日2010年4月2日
發(fā)明者祝利勇, 荊濤, 黃衛(wèi)華 申請人:華為技術(shù)有限公司