專利名稱：復(fù)合存儲器芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種復(fù)合存儲器芯片；具體說，是關(guān)于一種不需要高電壓輸入接腳以及專用的操作狀態(tài)輸出接腳的復(fù)合存儲器芯片。
背景技術(shù)：
近年來，隨著快閃存儲器(flash memory)與靜態(tài)隨機存取存儲器(staticrandom access memory；SRAM)的應(yīng)用層面的增廣以及需求的增加，已有越來越多的制造廠商將快閃存儲器與靜態(tài)隨機存取存儲器封裝在一起，進而形成一復(fù)合存儲器芯片，以一次性地滿足使用廠商的需求。
然而，由于快閃存儲器與靜態(tài)隨機存取存儲器都有其各自的信號輸出接腳與信號輸入接腳，因此若是不將這些接腳加以整合，而將快閃存儲器與靜態(tài)隨機存取存儲器直接封裝在一起，將會使得復(fù)合存儲器芯片的信號輸出/輸入接腳顯得繁多且復(fù)雜，并且因此提高了制造廠商在布線(layout)上的困難度。因此，各家廠商無不絞盡腦汁，整合這些信號的輸出/輸入接腳，以減少這些接腳的數(shù)目。
目前市面上有一種技術(shù)是將快閃存儲器與靜態(tài)隨機存取存儲器的地址接腳與數(shù)據(jù)接腳整合在一起，如此能夠大幅度地減少復(fù)合存儲器芯片的信號輸出/輸入接腳，然而此種復(fù)合存儲器芯片仍未臻理想。圖1是繪示現(xiàn)有的復(fù)合存儲器芯片內(nèi)部的快閃存儲器1的電路圖。標(biāo)號102所指的方框即為一個引接到該復(fù)合存儲器芯片外部的高電壓輸入接腳Vpp，該高電壓輸入接腳Vpp即提供此快閃存儲器在執(zhí)行數(shù)據(jù)擦除動作的過程中所必須要使用到的高電壓。然而，此種做法必須額外提供此高電壓，增加了供應(yīng)電源的接腳的數(shù)目與種類。
另外，還存在一種存儲器芯片，也整合了兩種不同存儲器的數(shù)據(jù)接腳與地址接腳，但卻額外使用了一個專用的操作狀態(tài)輸出接腳，用以輸出存儲器的操作狀態(tài)信號。故使用此種存儲器芯片的制造廠商又必須再針對此專用的操作狀態(tài)輸出接腳而發(fā)展對應(yīng)地數(shù)據(jù)傳輸?shù)耐ㄓ崊f(xié)議，也增加了復(fù)合存儲器芯片的接腳數(shù)目，并造成相當(dāng)大的麻煩。
上述的二種存儲器芯片，雖然都大幅度地整合了信號輸入與輸出接腳，然而卻礙于現(xiàn)有的技術(shù)條件限制，仍無法將高電壓輸入接腳與操作狀態(tài)輸出接腳進行適當(dāng)?shù)卣希斐闪耸褂脧S商必須額外去對應(yīng)地發(fā)展相關(guān)硬件設(shè)備，甚至是發(fā)展相關(guān)的通訊協(xié)議，徒增成本及應(yīng)用范圍的限制。

發(fā)明內(nèi)容
本發(fā)明的一目的在于提供一種不需要高電壓輸入接腳以及專用的操作狀態(tài)輸出接腳的復(fù)合存儲器芯片。
根據(jù)本發(fā)明一方面的一種復(fù)合存儲器芯片，其包含一第一電壓接腳、一第二電壓接腳、一電壓產(chǎn)生器、一快閃存儲器以及一靜態(tài)隨機存取存儲器。該第一電壓接腳用以提供一第一電壓。該第二電壓接腳用以提供較該第一電壓為低的一第二電壓，以與該第一電壓共同界定出一工作電壓。該電壓產(chǎn)生器通過該第一電壓產(chǎn)生一第三電壓，其中該第三電壓大于該第一電壓。該快閃存儲器及該靜態(tài)隨機存取存儲器均是于該工作電壓下運作。且該快閃存儲器通過該第三電壓執(zhí)行一數(shù)據(jù)擦除動作。
根據(jù)本發(fā)明另一方面的一種復(fù)合存儲器芯片，其包含一第一電壓接腳、一第二電壓接腳、一數(shù)據(jù)接腳、一快閃存儲器以及一靜態(tài)隨機存取存儲器。該第一電壓接腳用以提供一第一電壓。該第二電壓接腳用以提供較該第一電壓為低的一第二電壓，以與該第一電壓共同界定出一工作電壓。該快閃存儲器及該靜態(tài)隨機存取存儲器均是于該工作電壓下運作，且共同經(jīng)由該數(shù)據(jù)接腳傳輸一數(shù)據(jù)信號。且該快閃存儲器是經(jīng)由該數(shù)據(jù)接腳傳輸一操作狀態(tài)信號。
本發(fā)明的復(fù)合存儲器芯片，是通過提升其工作電壓而得到快閃存儲器在執(zhí)行數(shù)據(jù)擦除動作的過程中所需要的高電壓。故本發(fā)明的復(fù)合存儲器芯片不需要額外提供一高電壓輸入接腳來接收高電壓。再者，本發(fā)明的復(fù)合存儲器芯片的數(shù)據(jù)操作狀態(tài)信號，是通過一般的數(shù)據(jù)接腳來向外傳遞，故不需要專用的操作狀態(tài)輸出接腳。綜上所述，本發(fā)明的復(fù)合存儲器芯片不需要供應(yīng)高電壓的接腳以及專用的操作狀態(tài)輸出接腳，故減少了接腳的數(shù)目。
在參閱附圖及隨后描述的實施方式后，該技術(shù)領(lǐng)域具有通常知識者便可了解本發(fā)明的其他目的，以及本發(fā)明的技術(shù)手段及實施態(tài)樣。


圖1為現(xiàn)有的快閃存儲器的示意圖；以及圖2為本發(fā)明的較佳實施例的示意圖。
具體實施例方式
本發(fā)明的較佳實施例如圖2所示，其是一種復(fù)合存儲器芯片2。復(fù)合存儲器芯片2包含一第一電壓接腳201、一第二電壓接腳203、一電壓產(chǎn)生器205、一快閃存儲器207、一靜態(tài)隨機存取存儲器209、一地址接腳組211、一數(shù)據(jù)接腳組213以及多個控制信號接腳215?？扉W存儲器207可以是任何存儲器制造商所生產(chǎn)并于市面上銷售的快閃存儲器，在本實施例中，快閃存儲器207是美商Intel公司所生產(chǎn)的快閃存儲器。而靜態(tài)隨機存取存儲器209也可以是任何存儲器制造商所生產(chǎn)的靜態(tài)隨機存取存儲器，還可以是一虛擬靜態(tài)隨機存取存儲器(pseudo static random access memory；PSRAM)。
第一電壓接腳201提供一第一電壓Vcc，且第二電壓接腳203提供一第二電壓VGND，其中第二電壓VGND的電壓電位低于第一電壓Vcc，且第一電壓Vcc以及第二電壓VGND共同界定出一工作電壓?？扉W存儲器207以及靜態(tài)隨機存取存儲器209則依此工作電壓來運作。在本實施例中，第二電壓VGND的電壓電位是0伏特，因此，第一電壓Vcc的電壓電位即為工作電壓。
電壓產(chǎn)生器205則接收第一電壓Vcc，并通過提升第一電壓Vcc的電壓電位來產(chǎn)生一第三電壓VDD。其中當(dāng)快閃存儲器207欲進行數(shù)據(jù)擦除動作時，即是通過第三電壓VDD來驅(qū)動快閃存儲器207以進行數(shù)據(jù)擦除。如此一來，不需要多增加接腳數(shù)目，也可以將快閃存儲器207的數(shù)據(jù)擦除。需注意的是，雖然圖2所繪示的電壓產(chǎn)生器205是放置于復(fù)合存儲器芯片2中，但其也可以放置于快閃存儲器207中，此技術(shù)領(lǐng)域具有通常知識者可通過前述的說明以明了本發(fā)明并不限制電壓產(chǎn)生器205所置放的位置，故不再贅述。
地址接腳組211則是如同一般的復(fù)合存儲器芯片2，可以用來傳輸快閃存儲器207的地址信號或者是靜態(tài)隨機存取存儲器209的地址信號。此技術(shù)領(lǐng)域具有通常知識者可輕易明了其傳輸?shù)刂沸盘柕脑?，故不再贅述?br> 數(shù)據(jù)接腳組213也如同一般的復(fù)合存儲器芯片2，可以用來傳輸快閃存儲器207的數(shù)據(jù)信號或者是靜態(tài)隨機存取存儲209的數(shù)據(jù)信號。除了傳輸快閃存儲器207的數(shù)據(jù)信號或是靜態(tài)隨機存取存儲器209的數(shù)據(jù)信號，數(shù)據(jù)接腳組213同時可以傳輸快閃存儲器207的操作狀態(tài)信號。操作狀態(tài)信號則為讀取狀態(tài)信號、寫入狀態(tài)信號以及數(shù)據(jù)擦除狀態(tài)信號其中之一。如此一來，不需要多增加接腳數(shù)目，也可以將快閃存儲器207的操作狀態(tài)傳送出去。
而控制信號接腳215則可以傳輸用以控制快閃存儲器207以及靜態(tài)隨機存取存儲器209的各種控制信號，其包含一輸出致能接腳2151以及一寫入致能接腳2153。其中輸出致能接腳2151以及寫入致能接腳2153可以為控制快閃存儲器207以及靜態(tài)隨機存取存儲器209共用，其分別可以傳輸一輸出致能信號OE#以及一寫入致能信號WE#。其它控制信號的接腳則由于快閃存儲器207以及靜態(tài)隨機存取存儲器209的特性而不能共用。例如，用以控制靜態(tài)隨機存取存儲器209的一較低位組致能信號LB#、一較高位組致能信號UB#以及一靜態(tài)隨機存取存儲器芯片致能信號S-CE#?；蛘呤怯靡钥刂瓶扉W存儲器207的一寫入保護信號WP#、一快閃存儲器芯片致能信號F-CE#與以及一重置信號Reset#。因此復(fù)合存儲器芯片2仍需要傳輸這些控制信號的接腳。
而本發(fā)明并不限制控制信號接腳215的數(shù)目及其功用，其可視需要另外增加接腳數(shù)目，以傳輸不同形式的控制信號。此技術(shù)領(lǐng)域具有通常知識者可通過前述的說明，明了本發(fā)明的運作原理，故不再贅述。
由上述可知，本發(fā)明的復(fù)合存儲器芯片2，是通過提升從復(fù)合存儲器芯片2的外部所輸入的第一電壓Vcc以及第二電壓VGND，而得到快閃存儲器207在數(shù)據(jù)擦除過程中所需要的高電壓，故本發(fā)明的復(fù)合存儲器芯片2不需要額外提供高電壓輸入接腳來接收高電壓以提供快閃存儲器207使用。同時，由于本發(fā)明的復(fù)合存儲器芯片2所使用的快閃存儲器207的數(shù)據(jù)操作狀態(tài)是通過一般的數(shù)據(jù)接腳來向外傳遞，因此本發(fā)明的復(fù)合存儲器芯片2以及復(fù)合存儲器芯片2所使用的快閃存儲器207更不需要額外設(shè)計專用的操作狀態(tài)信號輸出接腳。
故采用本發(fā)明的復(fù)合存儲器芯片2，不僅可以簡化接腳的復(fù)雜性，降低了使用廠商在布線時的難度，并且使用廠商也不必額外提供高電壓給復(fù)合存儲器芯片2中的快閃存儲器207，而增加了必須供應(yīng)電源的接腳的數(shù)目與種類。再者，使用廠商也不必再針對專用的操作狀態(tài)信號輸出接腳而對應(yīng)地發(fā)展數(shù)據(jù)傳輸?shù)耐ㄓ崊f(xié)議，省卻了相當(dāng)大的麻煩，并達到所需的技術(shù)突破目的。
上述的實施例僅用來例舉本發(fā)明的實施態(tài)樣，以及闡釋本發(fā)明的技術(shù)特征，并非用來限制本發(fā)明的范疇。任何熟悉此技術(shù)者可輕易完成的改變或均等性的安排均屬于本發(fā)明所主張的范圍，本發(fā)明的權(quán)利保護范圍應(yīng)以本申請權(quán)利要求范圍為準(zhǔn)。
權(quán)利要求
1.一種復(fù)合存儲器芯片，包含一第一電壓接腳，用以提供一第一電壓；一第二電壓接腳，用以提供較該第一電壓為低的一第二電壓，以與該第一電壓共同界定出一工作電壓；一電壓產(chǎn)生器，通過該第一電壓產(chǎn)生一第三電壓，其中該第三電壓大于該第一電壓；一快閃存儲器，通過該第三電壓執(zhí)行一數(shù)據(jù)擦除動作；以及一靜態(tài)隨機存取存儲器；其中，該快閃存儲器及該靜態(tài)隨機存取存儲器均是于該工作電壓下運作。
2.根據(jù)權(quán)利要求1所述的復(fù)合存儲器芯片，其特征在于該電壓產(chǎn)生器是設(shè)置于該快閃存儲器中。
3.根據(jù)權(quán)利要求1所述的復(fù)合存儲器芯片，其特征在于還包含一地址接腳，該快閃存儲器及該靜態(tài)隨機存取存儲器皆經(jīng)由該地址接腳傳輸一地址信號。
4.根據(jù)權(quán)利要求3所述的復(fù)合存儲器芯片，其特征在于該地址信號是該快閃存儲器的地址信號及該靜態(tài)隨機存取存儲器的地址信號其中之一。
5.根據(jù)權(quán)利要求1所述的復(fù)合存儲器芯片，其特征在于還包含一數(shù)據(jù)接腳，該快閃存儲器及該靜態(tài)隨機存取存儲器皆經(jīng)由該數(shù)據(jù)接腳傳輸一數(shù)據(jù)信號。
6.根據(jù)權(quán)利要求5所述的復(fù)合存儲器芯片，其特征在于該數(shù)據(jù)信號是該快閃存儲器的數(shù)據(jù)信號及該靜態(tài)隨機存取存儲器的數(shù)據(jù)信號其中之一。
7.根據(jù)權(quán)利要求5所述的復(fù)合存儲器芯片，其特征在于該快閃存儲器的一操作狀態(tài)信號是經(jīng)由該數(shù)據(jù)接腳傳輸。
8.根據(jù)權(quán)利要求7所述的復(fù)合存儲器芯片，其特征在于該操作狀態(tài)信號是一讀取狀態(tài)信號、一寫入狀態(tài)信號及一數(shù)據(jù)擦除狀態(tài)信號其其中之一。
9.根據(jù)權(quán)利要求1所述的復(fù)合存儲器芯片，其特征在于還包含一控制信號接腳，該快閃存儲器及該靜態(tài)隨機存取存儲器皆經(jīng)由該控制信號接腳傳輸一控制信號。
10.根據(jù)權(quán)利要求9所述的復(fù)合存儲器芯片，其特征在于該控制信號接腳是一輸出致能接腳及一寫入致能接腳其中之一。
11.一種復(fù)合存儲器芯片，包含一第一電壓接腳，用以提供一第一電壓；一第二電壓接腳，用以提供較該第一電壓為低的一第二電壓，以與該第一電壓共同界定出一工作電壓；一數(shù)據(jù)接腳；一快閃存儲器，經(jīng)由該數(shù)據(jù)接腳傳輸一操作狀態(tài)信號；以及一靜態(tài)隨機存取存儲器；其中，該快閃存儲器及該靜態(tài)隨機存取存儲器均是于該工作電壓下運作，且共同經(jīng)由該數(shù)據(jù)接腳傳輸一數(shù)據(jù)信號。
12.根據(jù)權(quán)利要求11所述的復(fù)合存儲器芯片，其特征在于該數(shù)據(jù)信號是該快閃存儲器的數(shù)據(jù)信號及該靜態(tài)隨機存取存儲器的數(shù)據(jù)信號其中之一。
13.根據(jù)權(quán)利要求11所述的復(fù)合存儲器芯片，其特征在于該快閃存儲器的操作狀態(tài)信號是一讀取狀態(tài)信號、一寫入狀態(tài)信號及一數(shù)據(jù)擦除狀態(tài)信號其中之一。
14.根據(jù)權(quán)利要求11所述的復(fù)合存儲器芯片，其特征在于還包含一地址接腳，該快閃存儲器及該靜態(tài)隨機存取存儲器皆經(jīng)由該地址接腳傳輸一地址信號。
15.根據(jù)權(quán)利要求14所述的復(fù)合存儲器芯片，其特征在于該地址信號是該快閃存儲器的地址信號及該靜態(tài)隨機存取存儲器的地址信號其中之一。
16.根據(jù)權(quán)利要求11所述的復(fù)合存儲器芯片，其特征在于還包含一控制信號接腳，該快閃存儲器及該靜態(tài)隨機存取存儲器皆經(jīng)由該控制信號接腳傳輸一控制信號。
17.根據(jù)權(quán)利要求16所述的復(fù)合存儲器芯片，其特征在于該控制信號接腳是一輸出致能接腳及一寫入致能接腳其中之一。
全文摘要
本發(fā)明揭示一種復(fù)合存儲器芯片。該復(fù)合存儲器芯片包含一第一電壓接腳、一第二電壓接腳、一電壓產(chǎn)生器、一快閃存儲器以及一靜態(tài)隨機存取存儲器。該第一電壓接腳用以提供一第一電壓。該第二電壓接腳用以提供較該第一電壓為低的一第二電壓，以與該第一電壓共同界定出一工作電壓。該電壓產(chǎn)生器通過該第一電壓產(chǎn)生一第三電壓，其中該第三電壓大于該第一電壓。該快閃存儲器及該靜態(tài)隨機存取存儲器均是于該工作電壓下運作。且該快閃存儲器通過該第三電壓執(zhí)行一數(shù)據(jù)擦除動作。
文檔編號G11C5/14GK101060007SQ20071008771
公開日2007年10月24日 申請日期2007年3月8日 優(yōu)先權(quán)日2006年4月17日
發(fā)明者李文杰, 何祥正 申請人:科統(tǒng)科技股份有限公司