專利名稱：一種存儲(chǔ)器芯片位線失效分析方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體失效分析領(lǐng)域，特別涉及一種存儲(chǔ)器芯片位線失效分析方法。
背景技術(shù)：
對于半導(dǎo)體器件的大規(guī)模生產(chǎn)，通過對設(shè)計(jì)和制造后的半導(dǎo)體器件進(jìn)行失效分析是提高產(chǎn)率、改善工藝技術(shù)可靠性和穩(wěn)定性的重要手段。對半導(dǎo)體存儲(chǔ)器件而言，位線間的短路是一種常見的失效情況，位線的短路將使兩條位線上的所有存儲(chǔ)單元失去作用，使得存儲(chǔ)芯片的存儲(chǔ)容量降低，因此，針對半導(dǎo)體存儲(chǔ)器件的位線失效分析是非常重要的。圖Ia和圖lb，分別為位線存在短路的存儲(chǔ)器芯片橫截面結(jié)構(gòu)簡化示意圖及其局部放大圖。如圖Ia和圖Ib所示，存儲(chǔ)器芯片的位線失效通常是由于位于位線4之下的位線接觸窗3的頂部存在短路6引起。請同時(shí)參看圖2，圖2為進(jìn)行失效分析的存儲(chǔ)器芯片的俯視結(jié)構(gòu)示意圖，如圖2所示，現(xiàn)有技術(shù)中，為了準(zhǔn)確找出位線上的失效點(diǎn)，首先通過電測試(chip probing test)測量每兩條位線之間的電壓是否超過閾值，從而找出短路位線的位置。為了說明方便，假定已通過電測試確定圖2中方框11內(nèi)的位線41與位線42之間發(fā)生了短路。由于電測試本身的局限性，通過電測試通常只能確定哪兩條位線之間發(fā)生了短路失效，卻無法確定出位線上具體哪一位置發(fā)生了短路失效，因此需要通過聚焦離子束(FIB)對兩條位線41、42的表面進(jìn)行逐段切割，并在掃描電鏡(SEM) 下進(jìn)行觀察和分析，直到找出失效點(diǎn)的所在。由于聚焦離子束(FIB)的掃描范圍有限，如圖 2中的方框12所示，每次只能切割出長10-20微米，寬0-10微米的觀測區(qū)域供掃描電鏡檢查，對于毫米級長度的位線而言，要確定發(fā)生短路的具體位置，可能需要進(jìn)行很多次的FIB 切割，因而通過現(xiàn)有技術(shù)確定存儲(chǔ)器芯片位線上的微小短路是非常困難的，并且非常耗時(shí)， 成本很高。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種存儲(chǔ)器芯片位線失效分析方法，以解決現(xiàn)有的位線失效分析方法不能快速查找出位線短路確切位置的問題。為解決上述技術(shù)問題，本發(fā)明提供一種存儲(chǔ)器芯片位線失效分析方法，所述存儲(chǔ)器芯片包括襯底、所述襯底之上形成的介質(zhì)層、所述介質(zhì)層內(nèi)形成的位線接觸窗和位線以及所述位線之上形成的互連金屬層，包括以下步驟通過機(jī)械研磨去除存儲(chǔ)器芯片的互連金屬層和位線層的大部分；通過機(jī)械研磨去除存儲(chǔ)器芯片的襯底的大部分；通過濕法刻蝕去除存儲(chǔ)器芯片的殘存的襯底；通過干法刻蝕去除存儲(chǔ)器芯片位線接觸窗底部的介質(zhì)層的大部分，形成檢測樣片，對所述檢測樣片進(jìn)行觀測，確定位線失效的具體位置；其中，所述檢測樣片包含需進(jìn)行失效分析的位線區(qū)域?？蛇x的，還包括通過電測試確定所述需進(jìn)行失效分析的位線區(qū)域的步驟。
可選的，所述干法刻蝕后保留的部分介質(zhì)層的厚度為100-200nm。可選的，所述干法刻蝕采取反應(yīng)離子刻蝕，刻蝕時(shí)間為8-12分鐘?？蛇x的，所述通過濕法刻蝕去除存儲(chǔ)器芯片殘存襯底的步驟包括將存儲(chǔ)器芯片放入80°C 120°C的酸性溶液中15-25分鐘，直至其殘存的襯底被完全去除。可選的，采用透射電子顯微鏡對所述檢測樣片進(jìn)行觀測?？蛇x的，所述存儲(chǔ)器芯片位線失效分析方法的步驟還包括對存儲(chǔ)器芯片的襯底進(jìn)行機(jī)械研磨之前，將銅環(huán)粘在經(jīng)機(jī)械研磨后的位線層上，使銅環(huán)的中心區(qū)域?qū)?yīng)于存儲(chǔ)器芯片上所述需進(jìn)行失效分析的位線區(qū)域。可選的，所述存儲(chǔ)器芯片位線失效分析方法的步驟還包括對存儲(chǔ)器芯片的襯底進(jìn)行機(jī)械研磨之前，將玻璃板粘于所述銅環(huán)之上，再將T型研磨夾具粘于所述玻璃板之上； 完成對存儲(chǔ)器芯片襯底的機(jī)械研磨之后，將存儲(chǔ)器芯片上的玻璃板及T型研磨夾具去除。可選的，所述存儲(chǔ)器芯片位線失效分析方法的步驟還包括去除存儲(chǔ)器芯片在所述銅環(huán)以外的部分，形成檢測樣片，對銅環(huán)以內(nèi)的所述檢測樣片進(jìn)行觀測。本發(fā)明提供的存儲(chǔ)器芯片位線失效分析方法采用機(jī)械研磨、濕法刻蝕及干法刻蝕相結(jié)合的方法將存儲(chǔ)器芯片位線之上的互連金屬層、襯底及位線接觸窗底部介質(zhì)層的大部分去除，并將位線也研磨至一薄層，從而形成充分減薄的檢測樣片，與現(xiàn)有技術(shù)中采用聚焦離子束(FIB)制作的檢測樣片相比，在電子顯微鏡下具有相同的甚至更好的觀測效果。同時(shí)，由于不受FIB掃描范圍的限制，采用本發(fā)明的方法制作的檢測樣片大小可以達(dá)到毫米級，即把整條位線都包含在檢測樣片中，可直接通過電子顯微鏡進(jìn)行觀測來確定其位線短路失效的具體位置，從而避免了多次切割所帶來的麻煩，大大提高了工作效率，節(jié)省了成本。


圖Ia和圖Ib為位線存在短路的存儲(chǔ)器芯片橫截面結(jié)構(gòu)簡化示意圖及其局部放大圖；圖2為進(jìn)行失效分析的存儲(chǔ)器芯片的俯視結(jié)構(gòu)示意3為存儲(chǔ)器芯片的橫截面結(jié)構(gòu)的簡化剖視圖；4h為本發(fā)明所述存儲(chǔ)器芯片的位線失效分析方法的步驟示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。本發(fā)明所述的芯片失效分析方法可廣泛應(yīng)用于存儲(chǔ)器芯片的位線失效分析，并且可以利用多種替換方式實(shí)現(xiàn)，下面是通過較佳的實(shí)施例來加以說明，當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的普通技術(shù)人員所熟知的一般的替換無疑地涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。其次，本發(fā)明利用示意圖進(jìn)行了詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為了便于說明，示意圖不依一般比例局部放大，不應(yīng)以此作為對本發(fā)明的限定。以下通過一種存儲(chǔ)器芯片作為本發(fā)明方法的一種實(shí)施例來詳述本發(fā)明的存儲(chǔ)器
4芯片位線失效分析方法。請參看圖3，圖3為一種存儲(chǔ)器芯片的橫截面結(jié)構(gòu)的簡化剖視圖。如圖3所示，存儲(chǔ)器芯片中的襯底1上形成有介質(zhì)層2、介質(zhì)層2內(nèi)形成位線接觸窗3和位線4，位線4之上形成互連金屬層5。介質(zhì)層2實(shí)現(xiàn)襯底1與互連金屬層5之間的隔離，位線接觸窗3將襯底1內(nèi)的有源區(qū)與位線4連接，通過位線4實(shí)現(xiàn)電流電壓的傳輸。而位線4的失效通常是由于位線接觸窗3頂部出現(xiàn)短路6造成。為確切找出引起位線失效的位線短路確切位置，以下通過本發(fā)明方法的一種實(shí)施例，結(jié)合4h詳細(xì)說明本發(fā)明的存儲(chǔ)器芯片的位線失效分析方法。4h為本發(fā)明方法的步驟示意圖。圖4a-圖4h各步驟中所示的芯片結(jié)構(gòu)與圖3所示的芯片結(jié)構(gòu)相同。首先，如圖如所示，通過機(jī)械研磨去除待分析芯片的互連金屬層5和位線層4的大部分，只保留一部分的位線層4，形成一薄層。其次，如圖4b所示將銅環(huán)7粘在經(jīng)機(jī)械研磨后的位線層4上，使銅環(huán)7的中心區(qū)域?qū)?yīng)于芯片通過電測試后確定的失效缺陷存在區(qū)域10。為了能將存在短路情況的兩條位線全部包含于最終形成的檢測樣片中，所述銅環(huán)7的內(nèi)徑應(yīng)當(dāng)大于一條位線的長度，通常為零點(diǎn)幾毫米的大小。作為本發(fā)明方法的一種實(shí)施例，對于芯片位線的失效分析最終采用透射電子顯微鏡(TEM)進(jìn)行觀測，粘貼的銅環(huán)7是芯片進(jìn)入TEM觀測時(shí)的載體，在進(jìn)行TEM觀測時(shí)起到對觀測樣品的支持作用。銅環(huán)7如圖4b所示通常采用熱凝膠8進(jìn)行粘貼。再次，如圖4d所示，通過機(jī)械研磨去除待分析芯片的襯底1的大部分，使其殘余襯底1的厚度為IOum左右。為確保研磨質(zhì)量，如圖如所示，在進(jìn)行研磨之前使用熱蠟11將玻璃板8粘于銅環(huán) 7之上，再使用熱蠟11將T型研磨夾具9粘于玻璃板8之上。玻璃板8在研磨過程中對芯片起保護(hù)作用，T型研磨夾具9則進(jìn)一步保證芯片研磨減薄的均勻性。完成對芯片襯底1的機(jī)械研磨后，如圖4e所示，將粘合玻璃板8及T型研磨夾具 9的蠟11融化，將待分析芯片上的玻璃板8及T型研磨夾具9去除。再次，如圖4f所示，將待分析芯片放入熱的80°C 120°C酸性溶液中約15_20分鐘，利用濕法刻蝕完全去除其殘存的襯底1。再次，如圖4g所示，通過干法刻蝕去除待分析芯片位線接觸窗3底部的介質(zhì)層2， 使保留下的介質(zhì)層2厚度在100-200nm間。作為一種實(shí)施例，干法刻蝕可采用反應(yīng)離子刻蝕(RIE)對介質(zhì)層2刻蝕約8-12分鐘。至此，待分析芯片已被充分減薄，可直接通過透射電子顯微鏡(TEM)進(jìn)行觀測，確定其位線短路失效的具體位置。最后，如圖4h所示，去除待分析芯片在銅環(huán)7以外的部分，則剩余的與銅環(huán)7粘貼在一起的含有缺陷部分10的待分析芯片即為制作完成的檢測樣片。由于檢測樣片中包含了完整的兩條待分析的位線，因此可以直接通過透射電子顯微鏡(TEM)觀測確定出位線短路的具體位置。采用透射電子顯微鏡(TEM)只是本發(fā)明方法的一種實(shí)施例，本發(fā)明方法也可采用其他電子顯微鏡來實(shí)現(xiàn)。同時(shí)，以上方法只是本發(fā)明方法針對一種存儲(chǔ)芯片結(jié)構(gòu)的一種實(shí)施例，本發(fā)明方法可廣泛應(yīng)用于不同存儲(chǔ)器芯片的位線失效分析。 顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種存儲(chǔ)器芯片位線失效分析方法，所述存儲(chǔ)器芯片包括襯底、所述襯底之上形成的介質(zhì)層、所述介質(zhì)層內(nèi)形成的位線接觸窗和位線以及所述位線之上形成的互連金屬層， 包括以下步驟通過機(jī)械研磨去除存儲(chǔ)器芯片的互連金屬層和位線層的大部分；通過機(jī)械研磨去除存儲(chǔ)器芯片的襯底的大部分；通過濕法刻蝕去除存儲(chǔ)器芯片的殘存的襯底；通過干法刻蝕去除存儲(chǔ)器芯片位線接觸窗底部的介質(zhì)層的大部分，形成檢測樣片，對所述檢測樣片進(jìn)行觀測，確定位線失效的具體位置；其中，所述檢測樣片包含需進(jìn)行失效分析的位線區(qū)域。
2.如權(quán)利要求1所述的存儲(chǔ)器芯片位線失效分析方法，其特征在于，還包括通過電測試確定所述需進(jìn)行失效分析的位線區(qū)域的步驟。
3.如權(quán)利要求1所述的存儲(chǔ)器芯片位線失效分析方法，其特征在于，所述干法刻蝕后保留的部分介質(zhì)層的厚度為100-200nm。
4.如權(quán)利要求3所述的存儲(chǔ)器芯片位線失效分析方法，其特征在于，所述干法刻蝕采取反應(yīng)離子刻蝕，刻蝕時(shí)間為8-12分鐘。
5.如權(quán)利要求1所述的存儲(chǔ)器芯片位線失效分析方法，其特征在于，所述通過濕法刻蝕去除存儲(chǔ)器芯片殘存襯底的步驟包括將存儲(chǔ)器芯片放入80°C 120°C酸性溶液中 15-25分鐘，直至其殘存的襯底被完全去除。
6.如權(quán)利要求1所述的存儲(chǔ)器芯片位線失效分析方法，其特征在于，采用透射電子顯微鏡對所述檢測樣片進(jìn)行觀測。
7.如權(quán)利要求6所述的存儲(chǔ)器芯片位線失效分析方法，其特征在于，所述存儲(chǔ)器芯片位線失效分析方法的步驟還包括對存儲(chǔ)器芯片的襯底進(jìn)行機(jī)械研磨之前，將銅環(huán)粘在經(jīng)機(jī)械研磨后的位線層上，使銅環(huán)的中心區(qū)域?qū)?yīng)于存儲(chǔ)器芯片上所述需進(jìn)行失效分析的位線區(qū)域。
8.如權(quán)利要求7所述的存儲(chǔ)器芯片位線失效分析方法，其特征在于，所述存儲(chǔ)器芯片位線失效分析方法的步驟還包括對存儲(chǔ)器芯片的襯底進(jìn)行機(jī)械研磨之前，將玻璃板粘于所述銅環(huán)之上，再將T型研磨夾具粘于所述玻璃板之上；完成對存儲(chǔ)器芯片襯底的機(jī)械研磨之后，將存儲(chǔ)器芯片上的玻璃板及T型研磨夾具去除。
9.如權(quán)利要求7所述的存儲(chǔ)器芯片位線失效分析方法，其特征在于，所述存儲(chǔ)器芯片位線失效分析方法的步驟還包括完成所述干法刻蝕后，去除存儲(chǔ)器芯片在所述銅環(huán)以外的部分，形成檢測樣片，對銅環(huán)以內(nèi)的所述檢測樣片進(jìn)行觀測。
全文摘要
本發(fā)明提供一種存儲(chǔ)器芯片位線失效分析方法，包括以下步驟通過機(jī)械研磨去除待分析芯片的互連金屬層和位線層的大部分；通過機(jī)械研磨去除待分析芯片的襯底的大部分；通過濕法刻蝕完全去除待分析芯片的殘存的襯底；通過干法刻蝕去除待分析芯片位線接觸窗底部的介質(zhì)層的大部分，保留一薄層的介質(zhì)層；對待分析芯片的位線接觸窗的頂部進(jìn)行檢測，確定位線失效的具體位置。本發(fā)明方法可使待分析芯片充分減薄，可直接通過電子顯微鏡進(jìn)行觀測確定其位線短路失效的具體位置，大大提高了工作效率，節(jié)省了時(shí)間成本。
文檔編號(hào)H01L21/66GK102254844SQ20101018132
公開日2011年11月23日 申請日期2010年5月21日 優(yōu)先權(quán)日2010年5月21日
發(fā)明者劉海君, 賴?yán)铨? 陳宏領(lǐng), 高慧敏 申請人:中芯國際集成電路制造(上海)有限公司, 武漢新芯集成電路制造有限公司