一種芯片失效分析方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別是涉及一種芯片失效分析方法。
【背景技術(shù)】
[0002]目前，SRAM(Static Random Access Mmemory,靜態(tài)隨機(jī)存儲(chǔ)器)結(jié)構(gòu)中每個(gè)字節(jié)通常包含有6個(gè)晶體管:4個(gè)NMOS (N-Mental-Oxide-Semiconductor, N型金屬-氧化物_半導(dǎo)體)晶體管和2個(gè)PMOS (P-Mental-Oxide-Semiconductor, P型金屬-氧化物_半導(dǎo)體)晶體管。SRAM結(jié)構(gòu)中的多晶硅層被分割成若干個(gè)相互獨(dú)立的區(qū)域，為了實(shí)現(xiàn)共反相門(mén)功能，SRAM中存在有PMOS的有源區(qū)與相鄰的NMOS的有源區(qū)位于同一多晶硅層區(qū)域的結(jié)構(gòu)，每個(gè)字節(jié)中包含有兩個(gè)上述結(jié)構(gòu)。
[0003]在NMOS和PMOS的制備過(guò)程中，為了平衡N型摻雜離子和P型摻雜離子的比例，通常會(huì)對(duì)NMOS多晶硅區(qū)域進(jìn)行一道預(yù)摻雜的工藝，而后分別在NMOS和PMOS對(duì)應(yīng)區(qū)域多晶硅層中的LDD (Lightly Doped Drain,輕摻雜漏區(qū))和S/D (Source/Drain,源漏區(qū))進(jìn)行離子注入，而一旦離子注入出現(xiàn)偏差或后續(xù)的退火工藝溫度不穩(wěn)定，N型摻雜離子就會(huì)通過(guò)多晶硅層向P型多晶硅區(qū)域擴(kuò)散，進(jìn)而形成缺陷，如圖1a和圖lb，其中圖1a為具有擴(kuò)散缺陷的失效芯片的俯視圖，圖1b為圖1a沿AA’方向的截面圖。由圖1b可知，慘雜多晶??圭層13位于被淺溝槽隔離結(jié)構(gòu)11隔離成若干個(gè)有源區(qū)12的襯底10上，被分割成若干個(gè)N型摻雜多晶硅區(qū)域131、Ν型摻雜多晶硅區(qū)域131和P型摻雜多晶硅區(qū)域132共享的多晶硅區(qū)域133，在摻雜多晶硅層13上形成有鎳硅化層14，所述鎳硅化層14上方有含有接觸孔16的介質(zhì)層15，在N型摻雜多晶硅區(qū)域131和P型摻雜多晶硅區(qū)域132共享的多晶硅區(qū)域133，存在有摻雜缺陷17。需要說(shuō)明的是，為了很好的顯示出芯片的結(jié)構(gòu)，圖1a中的鎳硅化層和介質(zhì)層并未示出。這種擴(kuò)散缺陷在工藝中非常常見(jiàn)，特別是對(duì)縮減器件而言，在諸如55nm、45nm、32nm和28nm等先進(jìn)的節(jié)點(diǎn)工藝中尤為突出。
[0004]當(dāng)PMOS中存在該擴(kuò)散缺陷的時(shí)候，其閾值電壓Vt就會(huì)增加，而飽和電流Idsat則會(huì)減小，進(jìn)而導(dǎo)致缺陷所在字節(jié)的失效。而目前，采用傳統(tǒng)的測(cè)試分析手段均不能準(zhǔn)確地檢測(cè)到該類(lèi)缺陷的存在，例如，使用SEM平面樣品檢測(cè)的方法，并不能發(fā)現(xiàn)該擴(kuò)散缺陷；使用FIB截面檢測(cè)，也不能檢測(cè)到該擴(kuò)散缺陷；使用TEM高分辨率分析，找不到相應(yīng)的晶粒缺陷；而使用Η)Χ圖譜分析時(shí)，又由于擴(kuò)散缺陷區(qū)域的擴(kuò)散濃度太小而不能確定其存在。由此可知，現(xiàn)有技術(shù)采用的方法成功率很低，不能得到準(zhǔn)確的數(shù)據(jù)。
[0005]鑒于此，尋找一種新的失效分析方法以解決上述技術(shù)問(wèn)題非常必要。

【發(fā)明內(nèi)容】

[0006]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種芯片失效分析方法，用于解決現(xiàn)有技術(shù)中由于芯片中位于同一多晶娃區(qū)域的P型摻雜和N型摻雜存在擴(kuò)散缺陷，而現(xiàn)有技術(shù)方法在分析過(guò)程中成功率很低，不能得到準(zhǔn)確的數(shù)據(jù)，檢測(cè)不到所述擴(kuò)散缺陷，進(jìn)而不能及時(shí)準(zhǔn)確的找到芯片失效的原因的問(wèn)題。
[0007]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種芯片失效分析方法，所述芯片失效分析方法至少包括以下步驟:
[0008]I)提供一待分析測(cè)試的樣品，所述樣品包括:襯底、位于所述襯底內(nèi)的淺溝槽隔離結(jié)構(gòu)、位于所述襯底內(nèi)、被所述淺溝槽隔離結(jié)構(gòu)隔離成的有源區(qū)、位于所述襯底上的摻雜多晶硅層，所述摻雜多晶硅層被分割成若干個(gè)N型摻雜多晶硅區(qū)域、N型摻雜多晶硅區(qū)域和P型摻雜多晶硅區(qū)域共享的多晶硅區(qū)域、位于所述摻雜多晶硅層上的鎳硅化層、位于所述鎳硅化層上的含有接觸孔的介質(zhì)層；
[0009]2)將所述樣品進(jìn)行研磨以去除所述含有接觸孔的介質(zhì)層；
[0010]3)去除所述鎳硅化層；
[0011 ] 4)使用強(qiáng)堿溶液腐蝕所述摻雜多晶硅層；刻蝕掉所述N型摻雜多晶硅區(qū)域和P型摻雜多晶硅區(qū)域共享的多晶硅區(qū)域中的N型摻雜區(qū)域；
[0012]5)將步驟4)之后得到的樣品進(jìn)行SEM觀察，根據(jù)在所述N型摻雜多晶硅區(qū)域和P型摻雜多晶硅區(qū)域共享的多晶硅區(qū)域中的P型摻雜區(qū)域內(nèi)是否形成有侵蝕小坑判斷是否有擴(kuò)散缺陷。
[0013]優(yōu)選地，步驟3)中采用干法刻蝕工藝去除所述鎳硅化層，刻蝕時(shí)間為0.5?1.5分鐘；刻蝕所用氣體為CHF3和Ar，所述CHF3和Ar的體積比為2:3 ;干法刻蝕過(guò)程中電離刻蝕氣體形成電漿的功率為90?110W。
[0014]優(yōu)選地，在步驟3)之后，步驟4)之前還包括一對(duì)步驟3)之后得到的樣品進(jìn)行超聲波清洗的步驟。
[0015]優(yōu)選地，對(duì)所述步驟3)之后得到的樣品進(jìn)行超聲波清洗的時(shí)間為0.5?2分鐘。
[0016]優(yōu)選地，步驟4)中所述強(qiáng)堿溶液為NaOH溶液或KOH溶液。
[0017]優(yōu)選地，步驟4)中所述強(qiáng)堿溶液為加熱至80?100°C的NaOH溶液或KOH溶液。
[0018]優(yōu)選地，步驟4)中使用強(qiáng)堿溶液腐蝕所述摻雜多晶硅層的時(shí)間為1.5?3分鐘。
[0019]如上所述，本發(fā)明的芯片失效分析方法，具有以下有益效果:通過(guò)研磨去除介質(zhì)層，采用干法刻蝕去除鎳硅化層以后，選用加熱的強(qiáng)堿溶液腐蝕摻雜多晶硅層，由于強(qiáng)堿具有較強(qiáng)的腐蝕選擇比，比較容易腐蝕掉N型摻雜的多晶硅區(qū)域，而對(duì)P型摻雜的多晶硅區(qū)域幾乎沒(méi)有影響，如果芯片中存在N型摻雜離子擴(kuò)散到P型摻雜多晶硅區(qū)域的擴(kuò)散缺陷，擴(kuò)散缺陷就會(huì)被強(qiáng)堿腐蝕掉，在原本應(yīng)該保留下來(lái)的P型摻雜多晶硅區(qū)域就會(huì)出現(xiàn)侵蝕小坑，根據(jù)P型摻雜區(qū)域內(nèi)是否形成有侵蝕小坑就可以判斷芯片中是否存在有擴(kuò)散缺陷。該分析方法操作簡(jiǎn)單，可以快速準(zhǔn)確地檢測(cè)到芯片中存在的擴(kuò)散缺陷，成功率較高，進(jìn)而能夠及時(shí)準(zhǔn)確的找到芯片失效的原因。
【附圖說(shuō)明】
[0020]圖1a顯示為現(xiàn)有技術(shù)中的具有擴(kuò)散缺陷的失效芯片的俯視圖。
[0021]圖1b顯示為圖1a沿AA’方向的截面圖。
[0022]圖2顯示為本發(fā)明的芯片失效分析方法的流程圖
[0023]圖3a_3d顯示為本發(fā)明的芯片失效分析方法在各步驟中的結(jié)構(gòu)示意圖。
[0024]圖3e顯示為本發(fā)明的芯片失效分析方法的具有擴(kuò)散缺陷的失效芯片的SEM示意圖。
[0025]元件標(biāo)號(hào)說(shuō)明
[0026]10、20襯底
[0027]11,21淺溝槽隔離結(jié)構(gòu)
[0028]12、22有源區(qū)
[0029]13,23摻雜多晶硅層
[0030]131,231N型摻雜多晶硅區(qū)域
[0031]132,232P型摻雜多晶硅區(qū)域
[0032]133,233N型摻雜多晶硅區(qū)域和P型摻雜多晶硅區(qū)域共享的多晶硅區(qū)域
[0033]14、24鎳硅化層
[0034]15、25介質(zhì)層
[0035]16、26接觸孔
[0036]17、27擴(kuò)散缺陷
[0037]28侵蝕小坑
【具體實(shí)施方式】
[0038]以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書(shū)所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過(guò)另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說(shuō)明書(shū)中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒(méi)有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0039]請(qǐng)參閱圖2至圖3e，需要說(shuō)明的是，本實(shí)施例中所提供的圖示僅以示意方式說(shuō)明本發(fā)明的基本構(gòu)想，雖圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0040]如圖2至圖3e所示，本發(fā)明提供一種芯片失效分析方法，所述方法至少包括:
[0041]I)提供一待分析測(cè)試的樣品，所述樣品包括:襯底20、位于所述襯底20內(nèi)的淺溝槽隔離結(jié)構(gòu)21、位于所述襯底20內(nèi)、被所述淺溝槽隔離結(jié)構(gòu)21隔離成的有源區(qū)22、位于所述襯底20上的摻雜多晶娃層23,所述摻雜多晶娃層23被分割成若干個(gè)N型摻雜多晶娃區(qū)域231、N型摻雜多晶硅區(qū)域231和P型摻雜多晶硅區(qū)域232共享的多晶硅區(qū)域233、位于所述摻雜多晶硅層23上的鎳硅化層24、位于所述鎳硅化層24上的含有接觸孔26的介質(zhì)層25 ；
[0042]2)將所述樣品進(jìn)行研磨以去除所述含有接觸孔26的介質(zhì)層25 ；
[0043]3)去除所述鎳硅化層24 ；
[0044]4)使用強(qiáng)堿溶液腐蝕所述摻雜多晶硅層23 ;所述強(qiáng)堿溶液刻蝕掉所述N型摻雜多晶硅區(qū)域231和P型摻雜多晶硅區(qū)域232共享的多晶硅區(qū)域233中的N型摻雜區(qū)域231，而又不損傷P型摻雜多晶硅區(qū)域232 ；
[0045]5)將步驟4)之后得到的樣品進(jìn)行SEM觀察，根據(jù)在所述N型摻雜多晶硅區(qū)域231和P型摻雜多晶硅區(qū)域232共享的多晶硅區(qū)域233中的P型摻雜區(qū)域232內(nèi)是否形成有侵蝕小坑28判斷是否有擴(kuò)散缺陷27。
[0046]在步驟I)中，請(qǐng)參閱圖2的SI步驟及圖3a，提供一待分析測(cè)試的樣品，所述樣品包括:襯底20、位于所述襯底20內(nèi)的淺溝槽隔離結(jié)構(gòu)21、位于所述襯底20內(nèi)、被所述淺溝槽隔離結(jié)構(gòu)21隔離成的有源區(qū)22、位于所述襯底21上的摻雜多晶硅層23，所述摻雜多晶硅層23被分割成若干個(gè)N型摻雜多晶硅區(qū)域231、N型摻雜多晶硅區(qū)域231和P型摻雜多晶硅區(qū)域232共享的多晶硅區(qū)域23