專利名稱：集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種集成電路，特別有關(guān)于一種具有通用串
行總線3.0功能的集成電路。
背景技術(shù)：
通用串行總線(Universal Serial Bus, USB)為連接外部設(shè) 備的一種串行總線標(biāo)準(zhǔn)，其可支持熱插拔(Hot plug)和即插 即用(Plug andPlay)等功能。
現(xiàn)今，USB2.0規(guī)格可提供低速、全速以及高速傳輸，其可 分別支持最大1.5Mbps、 12Mbps及480Mbps的數(shù)據(jù)量。然而， 隨著復(fù)雜功能的增加，電子產(chǎn)品需要更高速的USB傳輸速率， 以便能更快速地從外部設(shè)備存取數(shù)據(jù)并執(zhí)行相關(guān)的操作程序。
因此，USB實(shí)施論壇(USB Implementers Forum)制訂了 USB3.0的規(guī)格，其可同時(shí)提供超高速(Super Speed)以及非超 高速(即USB2.0)的信息交換，其中超高速傳輸可支持最大5G bps的數(shù)據(jù)量。

發(fā)明內(nèi)容
本發(fā)明提供一種集成電路，用以通過一通用串行總線3.0 插座對一通用串行總線裝置進(jìn)行存取。上述集成電路包括多 個(gè)接腳，通過多個(gè)引線耦接于上述通用串行總線3.0插座，包括 一第一群組，用以接收以及傳送上述通用串行總線裝置的一第 一差動(dòng)對信號，其中上述第一差動(dòng)對信號是對應(yīng)于上述通用串 行總線裝置的通用串行總線2.0的信號； 一第二群組，用以接收 來自上述通用串行總線裝置的一第二差動(dòng)對信號，其中上述第
8二差動(dòng)對信號是對應(yīng)于上述通用串行總線裝置的通用串行總線
3.0的信號；以及一第三群組，用以傳送一第三差動(dòng)對信號至上 述通用串行總線裝置，其中上述第三差動(dòng)對信號是對應(yīng)于上述 通用串行總線裝置的通用串行總線3.0的信號，其中上述第二群 組設(shè)置于上述第一群組以及上述第三群組之間；以及一控制單 元，用以控制上述接腳來接收或傳送上述第一差動(dòng)對信號、上 述第二差動(dòng)對信號或上述第三差動(dòng)對信號。
再者，本發(fā)明提供一種集成電路，配置于一特定封裝內(nèi)， 該集成電路用以通過多個(gè)通用串行總線3.0插座對多個(gè)通用串 行總線裝置進(jìn)行存取。上述集成電路包括多個(gè)接腳群組，其 中每 一 接腳群組設(shè)置于上述特定封裝的不同側(cè)并耦接于對應(yīng)的 上述通用串行總線3.0插座，其中上述每一接腳群組包括 一第 一子群組，用以接收以及傳送上述通用串行總線裝置的一第一 差動(dòng)對(differential pair)信號； 一第二子群組，用以接收來自 于上述通用串行總線裝置的一第二差動(dòng)對信號；以及一第三子 群組，用以傳送一第三差動(dòng)對信號至上述通用串行總線裝置， 其中上述第二子群組設(shè)置于上述第一子群組以及上述第三子群 組之間；以及多個(gè)控制單元，其中每一控制單元控制對應(yīng)的上 述接腳群組來接收或傳送對應(yīng)的上述第一差動(dòng)對信號、上述第 二差動(dòng)對信號或上述第三差動(dòng)對信號。
本發(fā)明通過將對應(yīng)于同一USB接腳群組的不同接腳配置于 相鄰的位置內(nèi)，可避免不同插座與不同控制單元的USB接腳群 組之間的引線有交錯(cuò)干擾的情況發(fā)生。


圖1A是顯示USB3.0的標(biāo)準(zhǔn)規(guī)格-A的插座； 圖1B是顯示USB3.0的標(biāo)準(zhǔn)規(guī)格-B的插座；
9圖1C是顯示USB3.0的微規(guī)格-B的插座；
圖1D是顯示USB3.0的微規(guī)格-AB的插座；
圖2A是顯示標(biāo)準(zhǔn)規(guī)格-A以及標(biāo)準(zhǔn)規(guī)格-B的接腳圖2B是顯示微規(guī)格-B以及微規(guī)格-AB的接腳圖3A是顯示根據(jù)本發(fā)明 一 實(shí)施例所述的集成電路與標(biāo)準(zhǔn) 規(guī)格-A的插座的電路圖3B至圖3D是分別顯示根據(jù)本發(fā)明另 一實(shí)施例所述的集 成電路與標(biāo)準(zhǔn)規(guī)沖各-A的插座的電路圖4是顯示根據(jù)本發(fā)明實(shí)施例所述的集成電路與標(biāo)準(zhǔn)規(guī)格 -B的插座的電^各圖5是顯示根據(jù)本發(fā)明實(shí)施例所述的集成電路與微規(guī)格-B 的插座的電路圖6是顯示根據(jù)本發(fā)明實(shí)施例所述的集成電路與微規(guī)格 -AB的插座的電^各圖7是顯示根據(jù)本發(fā)明 一 實(shí)施例所迷的集成電路與多個(gè) USB3.0插座的電^各圖；以及
圖8是顯示根據(jù)本發(fā)明另一實(shí)施例所述的集成電路與多個(gè) USB3.0插座的電^各圖。
具體實(shí)施例方式
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂， 下文特舉出較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下 實(shí)施例
圖1A至圖1D顯示USB3.0的不同規(guī)格的插座(receptacle)。 圖1A及圖1B分別顯示標(biāo)準(zhǔn)規(guī)格-A (Standard-A)以及標(biāo)準(zhǔn)規(guī)格 -B ( Standard-B )的插座，其詳細(xì)的接腳圖如圖2A所顯示。圖 1C及圖1D分別顯示微規(guī)格-B ( Micro-B )以及微規(guī)格-AB(Micro-AB)的插座，其詳細(xì)的接腳圖如圖2B所顯示。USB3.0 可同時(shí)提供超高速(Super Speed)以及非超高速(即USB2.0) 的信息交換。因此，符合USB3.0規(guī)格的裝置可包括USB2.0的差 動(dòng)對(differential pair )信號D十/D-、超高速(Super Speed )規(guī) 格的差動(dòng)對信號、接地線GND以及電源線VBUS,其中超高速 規(guī)格的差動(dòng)對信號又可分為傳送差動(dòng)對信號S S TX+/S STX-以及 接收差動(dòng)對信號SSRX+ZSSRX-,而電源線VBUS為提供一供應(yīng) 電壓至USB3.0裝置的信號線。
圖3 A是顯示根據(jù)本發(fā)明 一 實(shí)施例所述的集成電路與標(biāo)準(zhǔn) 規(guī)格-A的插座的電路圖。在圖3A中，集成電路100以及插座200 設(shè)置在一電子裝置的印刷電路板上，其中集成電路100可通過插 座200對外部的USB裝置(未顯示)進(jìn)行存取。如圖3A所顯示， 集成電路100包括控制單元120，其中控制單元120為USB的實(shí)體 層電路，并具有多個(gè)接腳耦接于插座200,以對外部的USB裝置 進(jìn)行存取。多個(gè)接腳包括由接腳121及接腳122所組成的第一群 組、由接腳123及接腳124所組成的第二群組以及由接腳125及接 腳126所組成的第三群組，其中第二群組設(shè)置于第一群組以及第 三群組之間。在本發(fā)明實(shí)施例中，接腳121以及接腳122亦可定 義為集成電路100的接腳D-以及接腳D+,其分別耦接于插座200 的接腳D-及接腳D+,用以接收以及傳送USB裝置中對應(yīng)于 USB2.0的差動(dòng)對信號。因此，當(dāng)支持USB2.0的裝置插入插座200 時(shí)，控制單元120可通過接腳121及接腳122來接收以及傳送差動(dòng) 對信號D+及D-，以便對USB裝置進(jìn)行存取。
再者，在本發(fā)明一實(shí)施例中，接腳123以及接腳124亦可定 義為集成電路100的接腳SSRX+以及接腳SSRX-，如圖3A所顯 示。接腳123以及接腳124分別耦接于插座200的接腳 StdA—SSRX-及接腳StdA—SSRX+,其用以接收USB裝置中對應(yīng)于USB3.0的差動(dòng)對信號。因此，當(dāng)支持超高速規(guī)格的裝置插入 插座200時(shí)，控制單元120可通過接腳123及接腳124接收來自于 USB裝置的差動(dòng)對信號SSRX+及SSRX-,以便接收來自于USB 裝置的數(shù)據(jù)并進(jìn)行相關(guān)處理。在本發(fā)明一實(shí)施例中，接腳125 以及接腳126亦可定義為集成電路IOO的接腳SSTX-以及接腳 SSTX+,如圖3A所顯示。接腳125以及接腳126分別耦接于插座 200的4妻癡pStdA—SSTX-及4妾腳StdA—SSTX+,其用以傳送對應(yīng)于 USB3.0的差動(dòng)對信號至USB裝置。因此，當(dāng)支持超高速規(guī)格的 裝置插入插座200時(shí)，控制單元120可通過4^腳125及接腳126來 傳送差動(dòng)對信號SSTX-及SSTX+,以便將數(shù)據(jù)傳送至USB裝置。 此外，在集成電路100中，控制單元120亦可包括接地接腳GND， 其耦接至插座2 00的接地信號線，其中接地接腳GND可配置于 接腳122與接腳123之間或是接腳124與接腳125之間。在 一 實(shí)施 例中，插座200的接地信號線可直接由印刷電路々反的接地端所提 供。再者，控制單元120亦可包括電源接腳VCC及電源接腳 VDD，用以提供操作電壓至控制單元120。
根據(jù)USB3.0的應(yīng)用，差動(dòng)對信號SSTX-及SSTX+可以反接， 而差動(dòng)對信號SSRX-及SSRX+亦可反接。因此，在集成電路IOO 內(nèi)，接腳123及接腳124的設(shè)置位置可以對調(diào)，而接腳125及接腳 126的設(shè)置位置可以對調(diào)，如圖3B至圖3D所顯示。
圖4是顯示根據(jù)本發(fā)明實(shí)施例所述的集成電路與標(biāo)準(zhǔn)規(guī)格 -B的插座300的電路圖。圖5是顯示根據(jù)本發(fā)明實(shí)施例所述的集 成電路與微規(guī)格-B的插座400的電路圖。圖6是顯示根據(jù)本發(fā)明 實(shí)施例所述的集成電路與微規(guī)格-AB的插座500的電路圖。相同 地，集成電路100可與插座300、 400或500設(shè)置在一電子裝置的 印刷電路板上，其中集成電路100可通過插座300、 400或500對 外部的USB裝置進(jìn)行存取。在本發(fā)明實(shí)施例中，通過配置控制單元的接腳，將接腳123及接腳124(接收差動(dòng)信號)設(shè)置于集成電路100的一組USB接腳群組的中間，可容易與不同規(guī)格的插座進(jìn)行連接，并且可避免插座與USB接腳群組之間的引線有交錯(cuò)干擾(crosstalk)的情況發(fā)生。
圖7是顯示根據(jù)本發(fā)明 一 實(shí)施例所述的集成電路700與多個(gè)USB3.0插座的電路圖。集成電路700配置于四側(cè)扁平無引腳封裝(Quad Flat No-lead Package, QFN )或是薄型四側(cè)扁平引腳封裝(Low profile Quad Flat Package, LQFP )內(nèi)。在本發(fā)明實(shí)施例中，集成電路700可配置多組USB接腳群組，以便對不同的USB裝置進(jìn)行存取。舉例來說，集成電路可在同一側(cè)配置多組控制單元，每一控制單元具有一組USB接腳群組，其中每一控制單元為USB的實(shí)體層電路。如圖7所顯示，控制單元710的USB接腳群組730耦4妄于插座750，用以對第一USB裝置進(jìn)行存取。控制單元720的USB接腳群組740耦接于插座760，用以對第二USB裝置進(jìn)行存取，其中控制單元710及720皆設(shè)置于集成電路700的同一側(cè)。因此，不同控制單元的USB接腳群組可分別連接至對應(yīng)的插座，并可避免不同插座與不同控制單元的U S B接腳群組之間的引線有交錯(cuò)干擾的情況發(fā)生。在一實(shí)施例中，插座750及插座760可以是不同身見格的USB3.0插座。例如，插座750為標(biāo)準(zhǔn)規(guī)格-A的插座而插座7 6 0為標(biāo)準(zhǔn)規(guī)格-B的插座。
圖8是顯示根據(jù)本發(fā)明另 一實(shí)施例所述的集成電路800與多個(gè)USB3.0插座的電路圖。集成電路800配置于四側(cè)扁平無引腳封裝(Quad Flat No-lead Package, QFN)或是薄型四側(cè)扁平引腳封裝(Low profile Quad Flat Package, LQFP)內(nèi)。在此實(shí)施例中，四側(cè)扁平無引腳封裝或是薄型四側(cè)扁平引腳封裝只是一個(gè)舉例，然其并非用以限定本發(fā)明。在一實(shí)施例中，集成電路800可配置多組USB接腳群組，以便對不同的USB裝置進(jìn)行存取。舉例來說，集成電路可在不同側(cè)分別配置一控制單元及其
相關(guān)的USB接腳群組。如圖8所顯示，第一控制單元的USB接腳群組810配置于集成電5各800的第 一側(cè)并耦4妄于插座850,用以對第一USB裝置進(jìn)行存取。第二控制單元的USB接腳群組820配置于集成電路800的第二側(cè)并耦接于插座860,用以對第二USB裝置進(jìn)行存取。第三控制單元的USB接腳群組830配置于集成電路800的第三側(cè)并耦接于插座870，用以對第三USB裝置進(jìn)行存取。第四控制單元的USB接腳群組840配置于集成電路800的第四側(cè)并耦接于插座880,用以對第四USB裝置進(jìn)行存取。因此，不同接腳群組可分別連4妻至對應(yīng)的插座，并可避免不同接腳群組之間的引線有交錯(cuò)干擾的情況發(fā)生。在一實(shí)施例中，插座850、860、870及880可以是不同規(guī)格的USB3.0插座，其可根據(jù)實(shí)際應(yīng)用而決定。例如，插座850及860為標(biāo)準(zhǔn)規(guī)j各-A的插座而插座870及880為標(biāo)準(zhǔn)規(guī)格-B的插座?；蚴?，插座850為標(biāo)準(zhǔn)規(guī)格-A的插座、插座860為標(biāo)準(zhǔn)規(guī)格-B的插座、插座870為微規(guī)格-AB的插座，以及插座880為樣i失見才各-B的插座。
再者，本發(fā)明的集成電路亦可配置于其他封裝內(nèi)，例如覆晶封裝(Flip Chip)或球柵陣列封裝(Ball Grid Array, BGA )等。通過將對應(yīng)于同一 U S B接腳群組的不同接腳配置于相鄰的位置內(nèi)，可避免不同插座與不同控制單元的USB^妾腳群組之間的引線有交錯(cuò)干擾的情況發(fā)生。
以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。
附圖中符號的簡單說明如下
1-9、 121-126:接腳100、 700、 800:集成電路；
120、 710、 720:控制單元；
200、 300、 400、 500、 750、 760、 850、 860、 870、 880:
插座；
730、 740、 810、 820、 830、 840:接腳群組。
權(quán)利要求
1. 一種集成電路，其特征在于，用以通過一通用串行總線3.0插座對一通用串行總線裝置進(jìn)行存取，該集成電路包括多個(gè)接腳，通過多個(gè)引線耦接于上述通用串行總線3.0插座，包括一第一群組，用以接收以及傳送上述通用串行總線裝置的一第一差動(dòng)對信號，其中上述第一差動(dòng)對信號是對應(yīng)于上述通用串行總線裝置的通用串行總線2.0的信號；一第二群組，用以接收來自上述通用串行總線裝置的一第二差動(dòng)對信號，其中上述第二差動(dòng)對信號是對應(yīng)于上述通用串行總線裝置的通用串行總線3.0的信號；以及一第三群組，用以傳送一第三差動(dòng)對信號至上述通用串行總線裝置，其中上述第三差動(dòng)對信號是對應(yīng)于上述通用串行總線裝置的通用串行總線3.0的信號，其中上述第二群組設(shè)置于上述第一群組以及上述第三群組之間；以及一控制單元，用以控制上述多個(gè)接腳來接收或傳送上述第一差動(dòng)對信號、上述第二差動(dòng)對信號或上述第三差動(dòng)對信號。
2. 根據(jù)權(quán)利要求l所述的集成電路，其特征在于，上述第 一群組包括一第一接腳，耦接于上述通用串行總線3.0插座的接腳D-;以及一第二接腳，耦接于上述通用串行總線3.0插座的接腳D+。
3. 根據(jù)權(quán)利要求2所述的集成電路，其特征在于，上述第 二群組包括一第三接腳，耦接于上述通用串行總線3.0插座的接腳 SSRX-;以及一第四接腳，耦接于上述通用串行總線3.0插座的接腳 SSRX+，其中上述第三接腳配置于上述第二接腳以及上述第四接腳之間。
4. 根據(jù)權(quán)利要求3所述的集成電路，其特征在于，上述第三群組包括一第五接腳，耦接于上述通用串行總線3.0插座的接腳SSTX-;以及一第六接腳，耦接于上述通用串行總線3.0插座的接腳SSTX+，其中上述第五接腳配置于上述第四接腳以及上述第六接腳之間。
5. 根據(jù)權(quán)利要求3所述的集成電路，其特征在于，上述第三群組包括一第五接腳，耦接于上述通用串行總線3.0插座的接腳SSTX+;以及一第六接腳，耦接于上述通用串行總線3.0插座的接腳SSTX-,其中上述第五接腳配置于上述第四接腳以及上述第六接腳之間。
6. 根據(jù)權(quán)利要求2所述的集成電路，其特征在于，上述第二群組包括一第三接腳，耦接于上述通用串行總線3.0插座的接腳SSRX+;以及一第四接腳，耦接于上述通用串行總線3.0插座的接腳SSRX-,其中上述第三接腳配置于上述第二接腳以及上述第四接腳之間。
7. 根據(jù)權(quán)利要求6所述的集成電路，其特征在于，上述第三群組包括一第五接腳，耦接于上述通用串行總線3.0插座的接腳SSTX+;以及一第六接腳，耦接于上述通用串行總線3.0插座的接腳SSTX-,其中上述第五接腳配置于上述第四接腳以及上述第六接腳之間。
8. 根據(jù)權(quán)利要求6所述的集成電路，其特征在于，上述第 三群組包括一第五接腳，耦接于上述通用串行總線3.0插座的接腳 SSTX國；以及一第六接腳，耦接于上述通用串行總線3.0插座的接腳 SSTX+，其中上述第五接腳配置于上述第四接腳以及上述第六 接腳之間。
9. 根據(jù)權(quán)利要求l所述的集成電路，其特征在于，上述通 用串行總線3.0插座為標(biāo)準(zhǔn)規(guī)格-A、標(biāo)準(zhǔn)規(guī)格-B、微規(guī)格-AB或 微規(guī)格-B的插座。
10. 根據(jù)權(quán)利要求l所述的集成電路，其特征在于，上述接 腳更包括一接地接腳，設(shè)置于上述第 一群組以及上述第二群組 之間。
11. 根據(jù)權(quán)利要求l所述的集成電路，其特征在于，上述接 腳更包括 一 接地接腳，設(shè)置于上述第二群組以及上述第三群組 之間。
12. —種集成電路，其特征在于，配置于一特定封裝內(nèi)， 用以通過多個(gè)通用串行總線3.0插座對多個(gè)通用串行總線裝置 進(jìn)行存取，該集成電路包括多個(gè)接腳群組，其中每一接腳群組設(shè)置于上述特定封裝的 不同側(cè)并耦接于對應(yīng)的上述通用串行總線3.0插座，其中上述每 一接腳群組包括一第一子群組，用以接收以及傳送上述通用串行總線裝置的一第一差動(dòng)對信號；一第二子群組，用以接收來自于上述通用串行總線裝置的一第二差動(dòng)對信號；以及一第三子群組，用以傳送一第三差動(dòng)對信號至上述通用串行總線裝置，其中上述第二子群組設(shè)置于上述第一子群組以及上述第三子群組之間；以及多個(gè)控制單元，其中每 一 控制單元控制對應(yīng)的上述接腳群組來接收或傳送對應(yīng)的上述第一差動(dòng)對信號、上述第二差動(dòng)對信號或上述第三差動(dòng)對信號，其中上述通用串行總線3.0插座為標(biāo)準(zhǔn)身見格-A、標(biāo)準(zhǔn)規(guī)格-B、微規(guī)格-AB或微規(guī)格-B的插座。
13. 根據(jù)權(quán)利要求12所述的集成電路，其特征在于，上述特定封裝為四側(cè)扁平無引腳封裝或薄型四側(cè)扁平引腳封裝。
14. 根據(jù)權(quán)利要求12所述的集成電路，其特征在于，上述第一子群組包括一第一接腳，耦接于上述通用串行總線3.0插座的接腳D-;以及一第二接腳，耦接于上述通用串行總線3.0插座的接腳D+。
15. 根據(jù)權(quán)利要求14所述的集成電路，其特征在于，上述第二子群組包括一第三接腳，耦接于上述通用串行總線3.0插座的接腳SSRX-;以及一第四接腳，耦接于上述通用串行總線3.0插座的接腳SSRX+，其中上述第三接腳配置于上述第二接腳以及上述第四接腳之間。
16. 根據(jù)權(quán)利要求15所述的集成電路，其特征在于，上述第三子群組包括一第五接腳，耦接于上述通用串行總線3.0插座的接腳SSTX-;以及一第六接腳，耦接于上述通用串行總線3.0插座的接腳SSTX+,其中上述第五接腳配置于上述第四接腳以及上述第六 接腳之間。
17. 根據(jù)權(quán)利要求15所述的集成電路，其特征在于，上述 第三子群組包括一第五接腳，耦接于上述通用串行總線3.0插座的接腳 SSTX+;以及一第六接腳，耦接于上述通用串行總線3.0插座的接腳 SSTX-,其中上述第五接腳配置于上述第四接腳以及上述第六 接腳之間。
18. 根據(jù)權(quán)利要求14所述的集成電路，其特征在于，上述 第二子群組包括一第三接腳，耦接于上述通用串行總線3.0插座的接腳 SSRX+;以及一第四接腳，耦接于上述通用串行總線3.0插座的接腳 SSRX-,其中上述第三接腳配置于上述第二接腳以及上述第四 接腳之間。
19. 根據(jù)權(quán)利要求18所述的集成電路，其特征在于，上述 第三子群組包括一第五接腳，耦接于上述通用串行總線3.0插座的接腳 SSTX+;以及一第六接腳，耦接于上述通用串行總線3.0插座的接腳 SSTX-,其中上述第五接腳配置于上述第四接腳以及上述第六 接腳之間。
20. 根據(jù)權(quán)利要求18所述的集成電路，其特征在于，上述 第三子群組包括一第五接腳，耦接于上述通用串行總線3.0插座的接腳SSTX-;以及一第六接腳，耦接于上述通用串行總線3.0插座的接腳SSTX+，其中上述第五接腳配置于上述第四接腳以及上述第六接腳之間。
全文摘要
本發(fā)明提供一種集成電路，用以通過通用串行總線3.0插座對通用串行總線裝置進(jìn)行存取。集成電路包括多個(gè)接腳以及控制單元。多個(gè)接腳包括一第一群組，用以接收以及傳送通用串行總線裝置的第一差動(dòng)對信號；一第二群組，用以接收來自通用串行總線裝置的第二差動(dòng)對信號；以及一第三群組，用以傳送第三差動(dòng)對信號至通用串行總線裝置。第二群組設(shè)置于第一群組以及第三群組之間?？刂茊卧刂粕鲜龆鄠€(gè)接腳來接收或傳送第一差動(dòng)對信號、第二差動(dòng)對信號或第三差動(dòng)對信號。本發(fā)明通過將對應(yīng)于同一USB接腳群組的不同接腳配置于相鄰的位置內(nèi)，可避免不同插座與不同控制單元的USB接腳群組之間的引線有交錯(cuò)干擾的情況發(fā)生。
文檔編號G06F13/40GK101510186SQ20091012848
公開日2009年8月19日 申請日期2009年3月23日 優(yōu)先權(quán)日2009年3月23日
發(fā)明者曾紋郁 申請人:威盛電子股份有限公司