專利名稱：降低存儲器的老化效應的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及電子領(lǐng)域，更具體地，本發(fā)明的實施例涉及降低
存儲器的老化效應(agingeffect)。
背景技術(shù)：
由于改進了集成電路制造技術(shù)，半導體制造商能夠?qū)⒏郊庸δ芗?成到單個硅村底上。然而，由于增加了這些功能的數(shù)量，單個芯片上
的部件數(shù)量也在增加。附加的部件可能增加信號交換，因而產(chǎn)生更多 的熱量。附加熱量可能損壞芯片的各個部件。例如，在P-溝道金屬氧 化物半導體(P-MOS)晶體管隨著時間推移而負偏置時，使用這些晶 體管的存儲器裝置可能例如由于負偏置溫度不穩(wěn)定(negative bias temperature instability: NBTI)而受附加熱量的影響。隨著時間推移， 氧化物的退化也可能損害晶體管。
由于存儲器裝置退化，它們的讀或?qū)懛€(wěn)定性可能例如由于其柵極 閾值電壓的漂移而受損害。設(shè)計可包含余量(margin)來降低這種退 化的影響，但是這些額外的設(shè)計余量可能為提供存儲器裝置而降低性 能和/或增加必需區(qū)域。


參考附圖提供詳細說明。在這些圖中，參考標號的最左邊數(shù)字是 標識該參考標號首次出現(xiàn)的圖。在不同圖中使用相同的參考標號表示 類似或相同項目。
圖1、 7和8圖示了可用于實現(xiàn)這里所述的各種實施例的計算系 統(tǒng)的實施例框圖。圖2圖示了根據(jù)本發(fā)明實施例的處理器核的組成部分的框圖。 圖3圖示了根據(jù)本發(fā)明實施例的高速緩存器(cache)的組成部分 的框圖。
圖4和5圖示了才艮據(jù)各種實施例的存儲器系統(tǒng)的框圖。 圖6圖示了根據(jù)本發(fā)明實施例對存入和/或讀自存儲單元的數(shù)據(jù) 中的一個或多個位進行修改的方法的實施例流程圖。
具體實施例方式
在以下的說明中，為了提供對各種實施例的完全理解，給出了許 多具體細節(jié)。然而，沒有這些具體細節(jié)也可實施某些實施例。在其他 例子中，沒有把眾所周知的方法、過程、部件和電路詳細說明，以免 混淆具體實施例。
這里討論的一些實施例可提供用于降低存儲器老化效應(例如， 由于NBTI和/或氧化物退化而引起)的有效機制。在實施例中，可通 過對在存儲器裝置、例如參考圖l-8所討論的存儲器裝置中使用的交 叉耦合晶體管(其可構(gòu)成實施例中的反轉(zhuǎn)器)的柵極上的電壓偏置進 行周期性變換來降低這種效應。更具體來說，圖l圖示了根據(jù)本發(fā)明 實施例的計算系統(tǒng)100的框圖。系統(tǒng)100可包括一個或多個處理器 102-1到102-N(這里一般地稱為"處理器們102"或"處理器102")。 處理器們102可通過互連或總線104通信。每個處理器可包括各種部 件，為清楚起見參照處理器102-1只對其中一些部件進行討論。相應 地，其余處理器102-2到102-N中的每個可包括參照處理器102-1所 討論的相同或類似部件。
在實施例中，處理器102-1可包括一個或多個處理器核106-1至 106-M(這里稱為"核們106"，或更一般地稱為"核106")、高速 緩存器108(在各種實施例中可為共享高速緩存器或?qū)Ｏ砀咚倬彺嫫? 和/或路由器110。這些處理器核106可在單個集成電路(IC)芯片上 實現(xiàn)。而且，該芯片可包括一個或多個共享和/或?qū)Ｏ砀咚倬彺嫫?例
6如高速緩存器108)、總線或互連(例如總線或互連112)、存儲器 控制器(例如那些參照圖3和7所討論的)或其他部件。
在一種實施例中，路由器110可用于系統(tǒng)100和/或處理器102-1 的各個部件之間的通信。而且，處理器102-1可包括一個以上的路由 器110。而且，該多個路由器(110)可進行通信，以便實現(xiàn)處理器 102-1內(nèi)部或外部的各個部件之間的數(shù)據(jù)路由。
高速緩存器108可存儲由處理器102-1的一個或多個部件、例如 核106所使用的數(shù)據(jù)(例如包括指令)。例如，高速緩存器108可在 本地對存儲在存儲器114中的數(shù)據(jù)進行高速緩存，以供處理器102的 部件更快訪問。如圖1所示，存儲器114可通過互連104與處理器102 通信。在實施例中，高速緩存器108(可為共享的)可具有各種級別， 例如高速緩存器108可為中級高速緩存器和/或末級高速緩存器 (last-level cache: LLC )。同樣，核106中的每個核可包括1級(LI) 高速緩存器(116-1)(這里一般稱為"L1高速緩存器116")。處理 器102-1的各個部件可通過總線(例如總線112)直接與高速緩存器 108和/或存儲器控制器或集線器進行通信。
圖2圖示了根據(jù)本發(fā)明的實施例的處理器核106的組成部分的框 圖。在一種實施例中，圖2所示的箭頭圖示在核106中的指令的流向。 一個或多個處理器核(例如處理器核106)可在如參照圖1所討論的 單個集成電路芯片(管芯)上實現(xiàn)。而且，該芯片可包括一個或多個 共享和/或?qū)Ｏ砀咚倬彺嫫?例如圖1的高速緩存器108)、互連(例 如圖1的互連104和/或112)、存儲器控制器或其他部件。
如圖2所示，處理器核106可包括用于取供核106寺丸行的指令的 取單元202。可從諸如參照圖7和8所討論的存儲器裝置和/或存儲器 114的任何存儲裝置中取指令。核106還可包括對取出的指令解碼的 解碼單元204。例如，解碼單元204可把取出的指令解碼成多個uops (微操作)。另外，核106可包括調(diào)度單元206。調(diào)度單元206可執(zhí) 行與對存儲已解碼的指令(例如從解碼單元204所接收的)相關(guān)聯(lián)的各種操作直到準備好分派這些指令，例如直到已解碼指令的所有源值
(source value)可用。在一種實施例中，調(diào)度單元206可調(diào)度和/或發(fā) 出(或分派)已解碼指令給執(zhí)行單元208用于執(zhí)行。在把指令解碼(例 如被解碼單元204)并分派(例如被調(diào)度單元206)之后，執(zhí)行單元 208可執(zhí)行已分派的指令。在實施例中，執(zhí)行單元208可包括一個以 上的執(zhí)行單元，例如存儲器執(zhí)行單元、整數(shù)執(zhí)行單元、浮點執(zhí)行單元 或其他執(zhí)行單元。執(zhí)行單元208還可執(zhí)行各種算術(shù)運算，例如加、減、 乘和/或除，并且可包括一個或多個算術(shù)邏輯單元(arithmetic logic unit: ALU)。在實施例中，協(xié)同處理器(未示出)可聯(lián)合執(zhí)行單元208執(zhí) 行各種算術(shù)運算。
此外，執(zhí)行單元208可不按順序地執(zhí)行指令。因此，在一種實施 例中，處理器核106可為不按順序的處理器核。核106還可包括退役 單元(retirement unit )210。退役單元210可在指令被執(zhí)行(committed) 之后使這些已執(zhí)行的指令退役。在實施例中，已執(zhí)行的指令的退役可 導致處理器狀態(tài)脫離這些指令的執(zhí)行，釋放(de-allocate)這些指令所 用的物理寄存器，等等。
核106可還包括跟蹤高速緩存器或微碼只讀存儲器(uROM )212, 以便存儲微碼和/或已取指令(例如被取單元202)的蹤跡。存儲在 uROM212內(nèi)的微碼可用于配置核106的各個硬件部件。在實施例中， 存儲在uROM 212內(nèi)的微碼可從與處理器核106通信的其他部件、例 如參照圖7和8所討論的計算機可讀媒介或其他存儲裝置中加載。核 106還可包括總線單元220，以便允許處理器核106的部件與其他部 件(例如參照圖1所討論的部件)之間通過一個或多個總線(例如總 線104和/或112)通信。核106可包括一個或多個寄存器222A至222V (這里一般稱為"寄存器222"或"寄存器們222")以存儲這里所 討論的各種類型數(shù)據(jù)。在實施例中，可把這些寄存器222提供為存儲 在高速緩存器116中的變量。而且，每個寄存器222可具有相應的反 轉(zhuǎn)(inversion)狀態(tài)標志224 (在實施例中其可為單個位)。例如，狀態(tài)標志224A至224V可分別對應于寄存器222A至222V。而且， 每個狀態(tài)標志224可對應于這些寄存器222之一的部分。
核106可進一步包括反轉(zhuǎn)狀態(tài)標志228 (在實施例中其可為單個 位)和反轉(zhuǎn)邏輯226。在各種實施例中，反轉(zhuǎn)邏輯226可修改(例如 反轉(zhuǎn))標志228和/或標志224的值。在實施例中，存儲器114可包括 一個或多個反轉(zhuǎn)狀態(tài)標志242 (在實施例中，其可包括對應于存儲器 114的一個或多個部分的一個或多個位)和反轉(zhuǎn)邏輯240。在實施例 中，反轉(zhuǎn)邏輯240可修改(例如反轉(zhuǎn))標志242的值。如這里要進一 步所討論的，例如，參照圖6，標志224、 228和/或242可用來確定 分別存儲在這些寄存器222、核106的存儲單元(如寄存器222、高 速緩存器116等)和/或存儲器114中的相應數(shù)據(jù)是否要在存儲和/或 輸出之前被修改。
圖3圖示了才艮據(jù)本發(fā)明的實施例的高速緩存器301的組成部分的 框圖。在一種實施例中，高速緩存器301可相同于或類似于參照圖1-2 所討論的高速緩存器108和/或116。如圖3所示，高速緩存器301可 包括一個或多個高速緩存行302。高速緩存器301還可包括用于高速 緩存行302中每行的一個或者多個反轉(zhuǎn)狀態(tài)標志304，如參照圖6要 進一步所討論的。在一種實施例中，狀態(tài)標志304 (在一個實施例中 其可為位)可用于指示是否要把從相應的高速緩存行(302)中讀取 和/或存儲的數(shù)據(jù)反轉(zhuǎn)。在各種實施例中， 一個或多個狀態(tài)標志(304) 可對應于高速緩存器301的部分(例如高速緩存行、高速緩存塊等)。
如圖3中所示，高速緩存器301可通過高速緩存器控制器306經(jīng) 由參照圖1所討-論的互連104和/或112中的一個或多個進行通信。高 速緩存器控制器306可包括用于在高速緩存器301上執(zhí)行的各種操作 的邏輯。例如，高速緩存器控制器306可包括例如修改(例如反轉(zhuǎn)) 狀態(tài)標志304中一個或多個狀態(tài)標志的值的反轉(zhuǎn)邏輯308。備選地， 邏輯308可設(shè)置在圖1的處理器102的其他部件內(nèi)。
圖4圖示了根據(jù)實施例的存儲系統(tǒng)400的框圖。如圖4中所示，可用存儲在反轉(zhuǎn)狀態(tài)標志406中的值，把輸入數(shù)據(jù)402在邏輯上排他 或排除(例如被XOR門404 )。因此，依據(jù)標志406的值，可把輸入 數(shù)據(jù)402的反轉(zhuǎn)或不反轉(zhuǎn)版本存儲在存儲器408內(nèi)。而且，反轉(zhuǎn)邏輯 410可修改例如參照圖6所討論的標志406的值。在各種實施例中， 存儲器408可相同于或類似于圖1-3的高速緩存器108、高速緩存器 116、高速緩存器301和/或存儲器114。同樣，在某些實施例中，標 志406可相同于或類似于圖1-3的標志224、 228、 242和/或304。另 外，在各種實施例中，邏輯410可相同于或類似于圖1-3的邏輯226、 240和/或308。
如圖4中所示，可用存儲在反轉(zhuǎn)狀態(tài)標志406中的值，把從存儲 器408中讀取的數(shù)據(jù)在邏輯上排他或排除(例如被XOR門412 )。因 此，依據(jù)標志406的值，可把來自存儲器408的已存儲數(shù)據(jù)的反轉(zhuǎn)或 不反轉(zhuǎn)版本設(shè)為輸出數(shù)據(jù)414。
圖5圖示了根據(jù)實施例的存儲系統(tǒng)500的框圖。如圖5中所示， 可把輸入數(shù)據(jù)502反轉(zhuǎn)(例如被反轉(zhuǎn)器504)?？砂演斎霐?shù)據(jù)的反轉(zhuǎn) 值(例如由反相器504所提供的)和輸入數(shù)據(jù)502提供給基于存儲在 反轉(zhuǎn)狀態(tài)標志510中的值來選擇其中之一的多路復用器對506和508。 在一種實施例中，多路復用器506和508的輸出可互補。因此，根據(jù) 標志510的值，可把輸入數(shù)據(jù)502的反轉(zhuǎn)或不反轉(zhuǎn)版本傳遞(例如通 過信號512和514)給寫驅(qū)動器516用于在存儲單元(們)518中的 存儲。例如，如果標志510指示要修改輸入數(shù)據(jù)502,則多路復用器 506 (512)的輸出可為輸入數(shù)據(jù)502的修改(例如反轉(zhuǎn))版本，并且 多路復用器508 (514)的輸出可與輸入數(shù)據(jù)502相同。
存儲單元(們)518可具有各種配置。在圖5中，圖示了可根據(jù) 一種實施例使用的存儲單元520。存儲單元520可包括至少兩個交叉 耦合晶體管以存儲數(shù)據(jù)中一個位的反轉(zhuǎn)和不反轉(zhuǎn)版本。如圖5所示， 可根據(jù)一種實施例使用可包括四個MOS晶體管(例如包括兩個P-溝 道MOS晶體管522和524，以及兩個N-溝道MOS晶體管526和528 )的互補MOS (CMOS)設(shè)計。
一個或多個讀出放大器530可向多路復用器532提供存儲在存儲 單元518中的數(shù)據(jù)的反轉(zhuǎn)和不反轉(zhuǎn)版本，可基于存儲在反轉(zhuǎn)狀態(tài)標志 510內(nèi)的值來選擇其中之一作為輸出數(shù)據(jù)534。此外，反轉(zhuǎn)邏輯540 可修改例如參照圖6所討論的標志510的值。在各種實施例中，存儲 單元518可相同于或類似于圖1-4的存儲器408、高速緩存器108、高 速緩存器116、高速緩存器301和/或存儲器114。同樣，在某些實施 例中，標志510可相同于或類似于圖1-4的標志224、 228、 242、 304 和/或406。另夕卜，在各種實施例中，邏輯540可相同于或類似于圖1-4 的邏輯226、 240、 308和/或410。
圖6根據(jù)本發(fā)明的實施例，圖示了修改存于和/或讀自存儲單元的 數(shù)據(jù)中的一個或多個位的方法600的實施例流程圖。在實施例中，參 照圖1-5和7-8所討論的各個部件可用于執(zhí)行參照圖6所討論的操作 中的一個或多個操作。例如，方法600可用于修改存于(和/或讀自) 諸如高速緩存器108、高速緩存器116、存儲器114、高速緩存器301、 存儲器408和/或存儲元518的存儲單元的數(shù)據(jù)。
參照圖1-6,在操作602，反轉(zhuǎn)邏輯(例如邏輯226、 240、 308、 410和/或540中的一個或多個)可確定是否要把反轉(zhuǎn)狀態(tài)標志(例如 標志224、 242、 304、 406和/或510中的一個或多個)修改(例如反 轉(zhuǎn))。例如，可把反轉(zhuǎn)狀態(tài)標志的值周期性地修改(例如，通過使用 定時器)。備選地，可在釋放、分配(例如在把新數(shù)據(jù)存儲到存儲單 元的相應部分之前)存儲單元的相應部分(例如高速緩存器108、高 速緩存器116、存儲器114、高速緩存器301、存儲器408、和/或存儲 單元518中的一個或多個的部分)之后，或者否則在要4巴存儲在存儲 單元的相應部分的數(shù)據(jù)取代、無效等(例如在把新數(shù)據(jù)存儲到存儲單 元的相應部分之前)的指示之后，修改反轉(zhuǎn)狀態(tài)標志的值。此外，可 在重啟(例如硬件重啟或軟件重啟)之后，在系統(tǒng)啟動修改狀態(tài)標志 的值。同樣，對于要一直運行的計算系統(tǒng)(例如服務(wù)器)，可例如基于周期性依據(jù)(例如通過使用定時器)或通過調(diào)用引起存儲數(shù)據(jù)的備
份和恢復的睡眠循環(huán)來施加狀態(tài)標志的修改，如要參考操作606和610 所進一步討論的。
在操作604，如果要修改標志(602)，則存儲單元控制器(例如 高速緩存器控制器306、圖7的存儲器控制器710和/或圖8的MCH 806 或808)可確定是否要備份對應于操作602的標志的數(shù)據(jù)。例如，如 果把對應于操作602的標志的數(shù)據(jù)釋放或要取代，則沒有必要備份。 否則，在操作606,可把對應于操作602的標志的數(shù)據(jù)復制到在操作 606的不同存儲單元或存儲器(例如那些參照圖1-5和7-8所討論的)。 在操作608，可修改操作602的標志。在操作608的標志的修改之后， 可在搡作610根據(jù)標志值存儲在操作606復制的數(shù)據(jù)(或新數(shù)據(jù))。 然后，可在操作612根據(jù)修改的標志值輸出存儲的數(shù)據(jù)(610)。例 如，如參照圖4和5所討論的，可基于反轉(zhuǎn)狀態(tài)值把反轉(zhuǎn)的輸入數(shù)據(jù) 存儲在存儲單元的部分中，并且可基于反轉(zhuǎn)狀態(tài)值把存儲的輸入數(shù)據(jù) 的反轉(zhuǎn)版本從存儲單元輸出。
圖7圖示了根據(jù)本發(fā)明的實施例的計算系統(tǒng)700的框圖。計算系 統(tǒng)700可包括一個或多個經(jīng)由互連網(wǎng)絡(luò)(或總線)704通信的中央處 理單元(CPU) 702或處理器。處理器702可包括通用目的處理器、 網(wǎng)絡(luò)處理器(處理通過計算機網(wǎng)絡(luò)703進行通信的數(shù)據(jù))或其他類型 的處理器(包括精簡指令集計算機(RISC)處理器或復雜指令集計算 機(CISC))。而且，處理器702可具有單核或多核設(shè)計。具有多核 設(shè)計的處理器702可將不同類型的處理核集成在同一集成電路(IC) 管芯上。同樣，具有多核設(shè)計的處理器702可以以對稱或不對稱的多 處理器實現(xiàn)。在實施例中，處理器702中的一個或多個可相同于或類 似于圖1的處理器102。例如，處理器702中的一個或多個可包括核 106中的一個或多個、和/或高速緩存器108。同樣，參照圖1-6所討 論的操作可由系統(tǒng)700的一個或多個部件執(zhí)行。
芯片組706還可與互連網(wǎng)絡(luò)704通信。芯片組706可包括存儲器控制集線器(memory control hub: MCH) 708。 MCH 708可包括與存 儲器114通信的存儲器控制器710。存儲器114可存儲包括了由CPU 702或包含在計算系統(tǒng)700中其他任意設(shè)備執(zhí)行的指令序列的數(shù)據(jù)。 在本發(fā)明的一種實施例中，存儲器114可包括一個或多個諸如隨才踏 取存儲器(RAM)、動態(tài)RAM (DRAM )、同步DRAM ( SDRAM )、 靜態(tài)RAM (SRAM)的易失存儲(或記憶)裝置或其他類型的存儲裝 置。非易失存儲器還可用作例如硬盤。別的設(shè)備可通過互連網(wǎng)絡(luò)704 通信，例如多CPU和/或多系統(tǒng)存儲器。
MCH708還可包括與圖形加速器716通信的圖形接口 714。在本 發(fā)明的一種實施例中，圖形接口 714可經(jīng)由加速圖形端口 (accelerated graphics port: AGP)與圖形加速器716通信。在本發(fā)明的實施例中， 顯示器(例如平板顯示器)可通過例如信號轉(zhuǎn)換器與圖形接口 714通 信，信號轉(zhuǎn)換器將存儲在存儲裝置、例如^f見頻存儲器或系統(tǒng)存儲器內(nèi) 的圖像的數(shù)字表示轉(zhuǎn)換成由顯示器解釋并顯示的顯示信號。由顯示裝 置產(chǎn)生的顯示信號在被解釋并接著在顯示器上顯示之前可經(jīng)過各種 控制裝置。
集線器接口 718可允許MCH 708和輸入/輸出控制集線器 (input/output control hub: ICH) 720通信。ICH 720可提供接口給與計 算系統(tǒng)700通信的I/O裝置。ICH 720可通過外圍橋路(或控制器) 724、例長口夕卜圍部4牛互連(peripheral component interconnect: PCI)橋 路、通用串行總線(USB)控制器或其他類型的外圍橋路或控制器與 總線722通信。橋路724可提供CPU 702與外圍裝置之間的數(shù)據(jù)路徑。 可使用其他類型的拓樸。同樣，多個總線可例如通過多個橋路或控制 器與ICH720通信。而且，在本發(fā)明的各種實施例中，與ICH720通 信的其他外圍設(shè)備可包括集成驅(qū)動電路(integrated drive electronics: IDE)或小型計算機系統(tǒng)接口 ( small computer system interface: SCSI) 硬驅(qū)、USB端口、鍵盤、鼠標、并行端口、串行端口、軟盤驅(qū)動、數(shù) 字輸出支持(例如數(shù)字視頻接口 ( digital video interface: DVI))或其他設(shè)備。
總線722可與音頻裝置726、 一個或多個盤驅(qū)動728以及網(wǎng)絡(luò)接 口裝置730 (其與計算機網(wǎng)絡(luò)703通信)通信。其他裝置可通過總線 722通信。同樣，在本發(fā)明的某些實施例中，各部件(例如網(wǎng)絡(luò)接口 裝置730 )可與MCH 708通信。此外，可把處理器702與MCH 708 組合以構(gòu)成單個芯片。而且，在本發(fā)明的其他實施例中，可把圖形加 速器716包括在MCH 708內(nèi)。
而且，計算系統(tǒng)700可包括易失性和/或非易失性記憶體(或存儲 器)。例如，非易失性存儲器可包括以下存儲器的一個或多個只讀 存儲器(ROM )、可編程ROM ( PROM)、可擦除PROM ( EPROM )、 電EPROM (EEPROM)、盤驅(qū)動(例如728)、軟盤、壓縮盤ROM (CD-ROM)、數(shù)字通用盤(DVD)、閃存、磁-光盤或其他類型的 能夠儲存電子數(shù)據(jù)(例如包括指令)的非易失性機器可讀媒體。
圖8根據(jù)本發(fā)明的實施例圖示了以點對點(point-to-point: PtP) 配置形式布置的計算系統(tǒng)800。特別是，圖8示出了其中處理器、存 儲器和輸入/輸出裝置通過許多點對點接口互連的系統(tǒng)。參照圖l-7所 討論的4喿作可由系統(tǒng)800的一個或多個部件執(zhí)行。
如圖8所示，系統(tǒng)800可包括若干處理器，為清楚起見，只示出 了其中兩個處理器802和804。處理器802和804可各包括本地存儲 器控制器集線器(MCH) 806和808以便能夠與存儲器810和812通 信。存儲器810和/或812可存儲各種數(shù)據(jù)、例如那些參照圖7的存儲 器114所討論的。
在實施例中，處理器802和804可為參照圖7所討論的處理器702 之一。處理器802和804可分別使用PtP接口電路816和818經(jīng)由點 對點(PtP)接口 814來交換數(shù)據(jù)。同樣，處理器802和804可各自使 用點對點式接口電路826、 828、 830和832經(jīng)由單獨的PtP接口 822 和824與芯片組820交換數(shù)據(jù)。芯片組820可進一步例如使用PtP接 口電路837經(jīng)由高性能圖形接口 836與高性能圖形電路834交換數(shù)據(jù)。
14可把本發(fā)明的至少一種實施例設(shè)置在處理器802和804內(nèi)。例如， 可把圖1的高速緩存器108和/或核106中的一個或多個定位在處理器 802和804內(nèi)。然而，本發(fā)明的其他實施例可存在于圖8的系統(tǒng)800 內(nèi)的其他電路、邏輯單元或裝置內(nèi)。此外，可把本發(fā)明的其他實施例 遍布于在圖8所示的若干電路、邏輯單元或裝置中。
芯片組820可使用PtP接口電路841與總線840通信?？偩€840 可具有與之通信的 一個或多個裝置，例如總線橋路842和I/O裝置843 。 經(jīng)由總線844,總線橋路843可與諸如鍵盤/鼠標845、通信裝置846 (例如可與計算機網(wǎng)絡(luò)703通信的調(diào)制解調(diào)器、網(wǎng)絡(luò)接口裝置或其他 通信裝置)、音頻I/0裝置和/或數(shù)據(jù)存儲裝置848的其他裝置通信。 數(shù)據(jù)存儲裝置848可存儲可由處理器802和/或804執(zhí)行的代碼849。
在本發(fā)明的各種實施例中，這里例如參照圖l-8所討論的操作， 可以硬件(例如電路)、軟件、固件、微代碼或其組合來實現(xiàn)，其可 提供為計算機程序產(chǎn)品，例如包括已在其上存儲了用于使計算機按程 序工作以便執(zhí)行這里所述的過程的指令(或者軟件程序)的機器可讀 或計算機可讀々某介。同樣，術(shù)語"邏輯"可示例地包括軟件、硬件或 軟件和硬件的組合。機器可讀媒介可包括例如那些參考圖1-8所討論 的存儲裝置。另外，可把這種計算機可讀媒介下載為計算機程序產(chǎn)品， 其中可通過把數(shù)據(jù)信號包含在載波或其他傳播介質(zhì)中的方式，經(jīng)由通 信鏈路(例如，總線、調(diào)制解調(diào)器或網(wǎng)絡(luò)連接)，把該程序從遠程計 算機(例如，服務(wù)器)傳遞至請求計算機(例如，客戶)。相應地， 在這里，應該把載波視為包括機器可讀媒介。
說明書中提及的"一種實施例"或"實施例"意味著可把結(jié)合實 施例說明的具體特征、結(jié)構(gòu)或特點包含在至少一種實現(xiàn)中。在說明書 的各個地方中的短語"在一種實施例中，，的出現(xiàn)可以是或可以不是都 指同一實施例。
同樣，在說明書和權(quán)利要求書中，可使用術(shù)語"耦合"和"連接"， 連同它們的派生詞。在本發(fā)明的某些實施例中，"連接"可用來表示兩個或兩個以上元件相互之間處于直接的物理或電接觸。"耦合"可 意p未著兩個或兩個以上元件相互之間處于直沖妄的物理或電接觸。然 而，"耦合，，還可意味著兩個或兩個以上元件可相互不直接接觸，但 是可仍然相互合作或交互作用。
因此，盡管已經(jīng)用具體到結(jié)構(gòu)特征和/或方法的動作的語言來說明 了本發(fā)明的實施例，但是要理解要求保護的主題可不限于所述的具體 特征或動作。而且，以實現(xiàn)要求保護的主題的樣本形式公開具體特征 和動作。
權(quán)利要求
1. 一種設(shè)備，包括第一邏輯，在第一時間段期間引起數(shù)據(jù)的一個或多個位的修改版本在存儲單元中的存儲。
2. 如權(quán)利要求l所述的設(shè)備，其中，數(shù)據(jù)的所述一個或多個位的 所述修改版本為數(shù)據(jù)的所述一個或多個位的反轉(zhuǎn)版本。
3. 如權(quán)利要求1所述的設(shè)備，還包括第二邏輯，在所述第一時間段期間引起所述存儲數(shù)據(jù)的修改版本 從所述存儲單元的輸出。
4. 如權(quán)利要求3所述的設(shè)備，其中，所述存儲數(shù)據(jù)的所述修改版 本為所述存儲數(shù)據(jù)的反轉(zhuǎn)版本。
5. 如權(quán)利要求1所述的設(shè)備，還包括第二邏輯，修改標志的值以指示所述第一時間段的出現(xiàn)或者第二 時間段的出現(xiàn)。
6. 如權(quán)利要求5所述的設(shè)備，其中，所述第二邏輯周期性地修改 所述標志的值。
7. 如權(quán)利要求5所述的設(shè)備，其中，所述標志值的所述修改至少 部分地降低所述存儲單元的一個或多個部分的老化效應。
8. 如權(quán)利要求1所述的設(shè)備，還包括第二邏輯，在數(shù)據(jù)的所述一個或多個位在所述存儲單元中的存儲 之前把數(shù)據(jù)的所述一個或多個位反轉(zhuǎn)。
9. 如權(quán)利要求l所述的設(shè)備，其中，所述存儲單元包括至少兩個 晶體管以存儲所述數(shù)據(jù)的位。
10. 如權(quán)利要求1所述的設(shè)備，還包括一個或多個處理器核以訪 問所述存儲單元。
11. 如權(quán)利要求10所述的設(shè)備，其中，所述一個或多個處理器核 中的至少 一個和所述第 一邏輯在同 一管芯上。
12. 如權(quán)利要求1所述的設(shè)備，其中，所述存儲單元包括高速緩 存器、寄存器或者動態(tài)隨機存取存儲器裝置中一個或多個的部分。
13. 如權(quán)利要求12所述的設(shè)備，還包括多個標志，其中，所述多 個標志中的每一個對應于所述高速緩存器的部分、所述寄存器的部分 或者所述動態(tài)隨機存取存儲器裝置的部分中的一個或多個。
14. 如權(quán)利要求13所述的設(shè)備，其中，所述高速緩存器的所述部 分包括高速緩存行或高速緩存塊中的 一個或多個。
15. —種方法，包括基于反轉(zhuǎn)狀態(tài)值將反轉(zhuǎn)的輸入數(shù)據(jù)存儲在存儲單元的部分中； 的反轉(zhuǎn)版本。
16. 如權(quán)利要求15所述的方法，還包括周期性地修改所述反轉(zhuǎn) 狀態(tài)值。
17. 如權(quán)利要求15所述的方法，還包括在釋放所述存儲單元的 所述部分之后，修改所述反轉(zhuǎn)狀態(tài)值。
18. 如權(quán)利要求15所述的方法，還包括在分配所述存儲單元的前，修改所述反轉(zhuǎn)狀態(tài)值。
19. 如權(quán)利要求15所述的方法，還包括在修改所述反轉(zhuǎn)狀態(tài)值 之前，將存儲在所述存儲單元的所述部分中的數(shù)據(jù)復制到存儲器。
20. 如權(quán)利要求19所述的方法，還包括在修改所述反轉(zhuǎn)狀態(tài)值 之后把數(shù)據(jù)從所述存儲器恢復到所述存儲單元的所述部分。
21. —種系統(tǒng)包括 存儲器，存儲數(shù)據(jù)；第一邏輯，引起要被存儲在所述存儲器的第一部分中的數(shù)據(jù)的修改；第二邏輯，引起要被依照標記從所述存儲器的所述第一部分讀取 的數(shù)據(jù)的修改。
22. 如權(quán)利要求21所述的系統(tǒng)，還包括第三邏輯，周期性地修 改所述標記的值。
23. 如權(quán)利要求21所述的系統(tǒng)，其中，所述存儲器包括高速緩存器。
24. 如權(quán)利要求23所述的系統(tǒng)，其中，所述標記對應于所述高速 緩存器的部分。
25. 如權(quán)利要求24所述的系統(tǒng)，其中，所述高速緩存器的所述部 分為高速緩存行或高速緩存塊中的 一個或多個。
26. 如權(quán)利要求21所述的系統(tǒng)，其中，所述存儲器包括多個p-溝道金屬-氧化物半導體(P-MOS)或n-溝道金屬-氧化物半導體(N-MOS)晶體管。
27. 如權(quán)利要求21所述的系統(tǒng)，還包括多個處理器核，訪問存 儲在所述存儲器中的所述數(shù)據(jù)。
28. 如權(quán)利要求27所述的系統(tǒng)，其中，所述多個處理器核中的至 少 一個和所述第 一邏輯在同 一管芯上。
29. 如權(quán)利要求21所述的系統(tǒng)，還包括第三邏輯，在要替換存 儲在所述存儲器的所述第一部分中的數(shù)據(jù)的指示之后且在將新數(shù)據(jù) 存儲在所述存儲器的所述第一部分中之前，修改所述標記的值。
30. 如權(quán)利要求21所述的系統(tǒng)，還包括音頻裝置。
全文摘要
說明了降低存儲器老化效應的方法和裝置，在一種實施例中，在第一時間段期間將數(shù)據(jù)的修改版本存儲在存儲單元的部分中。
文檔編號G06F12/00GK101449247SQ200780017823
公開日2009年6月3日 申請日期2007年5月16日 優(yōu)先權(quán)日2006年5月17日
發(fā)明者C·威爾克森, E·格羅喬夫斯基, N·金, S·-L·盧 申請人:英特爾公司