專利名稱：振蕩電路、電子電路、半導體裝置、電子裝置和電子表的制作方法
技術領域：
本發(fā)明涉及振蕩電路、電子電路、半導體裝置、電子裝置和電子表。
背景技術：
使用晶體振蕩器的振蕩電路一直被廣泛地用于電子表、移動電話和計算機終端。在這樣的便攜式儀器中，謀求節(jié)約電能和延長電池壽命是必要的。
從節(jié)約電能的觀點來看，本發(fā)明者分析了裝有便攜式電子裝置、特別是電子表中使用的電子電路的半導體裝置的耗電情況。該分析的結果表明，在這樣的半導體裝置中，其振蕩電路的耗電與其它電路部分相比占有很大的比例。即本發(fā)明者發(fā)現(xiàn)，減少便攜式電子裝置使用的振蕩電路部分的耗電對延長電池的壽命是很有效的。
發(fā)明的公開本發(fā)明的目的在于提供一種能夠以小功率驅動的振蕩電路、電子電路、半導體裝置、電子裝置和電子表。
本發(fā)明的另一個目的在于提供一種能夠降低包含在振蕩電路的信號反相放大器中的晶體管的閾值電壓離散的影響并能穩(wěn)定地振蕩的振蕩電路、電子電路、半導體裝置、電子裝置和電子表。
為了達到上述目的，本發(fā)明的振蕩電路的特征在于，包括信號反相放大器；具有晶振并將上述信號反相放大器輸出信號的相位反相后再反饋輸入到上述信號反相放大器中的反饋電路；以及控制構成上述信號反相放大器的晶體管的背柵極(backgate)和源極間的背柵極電壓的控制電路。
若按照本發(fā)明，積極地利用襯底的偏置效應，可以使上述信號反相放大器中包含的上述晶體管的源極電位和背柵極電位不同。因此，可以控制上述晶體管的閾值電壓，能夠謀求振蕩電路振蕩時的低功耗。
這里，作為構成上述信號反相放大器的晶體管，最好使用場效應晶體管。
此外，構成上述信號反相放大器的晶體管最好包含第1晶體管和第2晶體管，上述控制電路最好采用控制上述2個晶體管的背柵極電壓的結構。
進而，作為上述晶體管，最好使用耗盡型的場效應晶體管。
這里，當將上述第2晶體管的背柵極設定為規(guī)定的電位時，上述控制電路最好形成為包括與上述第2晶體管的源極連接的整流元件電路；形成上述整流元件電路的旁路電路的開關元件；以及通過控制上述開關元件的通斷有選擇地將上述第2晶體管的背柵極電壓切換控制成至少分為2級的切換電路。
此外，當將上述第2晶體管的源極設定為規(guī)定的電位時，上述控制電路最好形成為包括與上述第2晶體管的背柵極連接的整流元件電路；形成上述整流元件電路的旁路電路的開關元件；以及通過輸出控制上述開關元件的通斷的控制信號，有選擇地將上述第2晶體管的背柵極電壓切換控制成至少分2級供給的切換電路。
由此，通過控制開關元件的通斷，可以逐級選擇上述第2晶體管的閾值，從而能以很小的功率驅動振蕩電路。
此外，上述信號反相放大器的電源線最好與第1電位側和電位與上述第1電位不同的第2電位側連接，上述信號反相放大器最好生成具有上述第1電位和上述第2電位的電位差的振蕩信號。
由此，上述信號反相放大器可以具有足夠的信號振幅，能夠穩(wěn)定地振蕩。
進而，上述第1電位和上述第2電位的電位差最好設定成比上述信號反相放大器的振蕩停止電壓的絕對值大。
此外，上述整流元件電路最好包括正向串聯(lián)連接的多個整流元件，最好采用上述開關元件形成上述多個整流元件中的至少1個整流元件的旁路電路的結構。
這時，更理想的是設置多個上述開關元件并形成多個整流元件的旁路電路。
由此，通過上述各開關元件的通斷控制的組合，可以將整流元件的電壓降分成多級進行選擇，從而能夠對上述第2晶體管的背柵極電壓進行分級控制。因此，可以將上述第2晶體管的閾值分成多級進行選擇，從而能夠有效地進行振蕩電路的低功耗驅動。
這里，作為上述整流元件，例如可以使用二極管等。
此外，上述控制電路最好在振蕩電路起振的第1期間內和振蕩電路穩(wěn)定進行振蕩的第2期間內將上述第2晶體管的背柵極電壓控制成不同的值。
進而，上述切換電路最好形成為包括工作期間檢測裝置，將從接通電源到經過給定時間為止的期間作為使振蕩電路起振的第1期間檢測出來，將經過上述給定時間之后的期間作為振蕩電路穩(wěn)定工作的第2期間檢測出來；以及切換控制裝置，將上述背柵極電壓至少分成2級進行切換控制，使上述第2晶體管的閾值電壓的絕對值在上述第1期間內變大而在上述第2期間內變小。
由此，振蕩電路能夠可靠地進行起振，而且在穩(wěn)定振蕩時能夠降低振蕩電路的功耗。
特別是，通過采用這樣的結構，在晶振電路穩(wěn)定振蕩的狀態(tài)下，即使在各充放電周期內石英振子中的充電電能沒有完全放完，也可以維持穩(wěn)定的振蕩狀態(tài)。因此，可以有效地降低電路整體的功耗。
此外，上述振蕩電路最好設定成這樣來選擇上述背柵極電壓，使上述信號反相放大器中流過的短路電流的取值范圍滿足比構成信號反相放大器的晶體管的導通電流大的條件，同時設定成使上述第1電位和上述第2電位的電位差成為最小電壓值。
由此，振蕩電路能夠進行更穩(wěn)定的振蕩。
此外，本發(fā)明的電子電路的特征在于，包括上述振蕩電路；以及向上述振蕩電路提供相對于上述第1電位的上述第2電位的恒定電壓發(fā)生電路，上述恒定電壓發(fā)生電路包括一端與上述第1電位側連接并供給恒定電流的恒流源；恒定電壓控制用晶體管，在和上述第2晶體管同樣的制造條件下形成，而且以其一端與上述恒流源一側連接、另一端與恒定電壓輸出線一側連接這樣的方式設置在恒定電流回路中，輸出上述第2電位的恒定電壓生成用的參考電壓；運算放大器，其一個輸入端輸入上述參考電壓，另一個輸入端輸入給定的基準電壓；以及輸出用晶體管，設置恒定電流回路，使其一端與恒定電壓輸出線連接，通過在柵極輸入上述運算放大器的輸出來控制電阻值，將上述恒定電壓輸出線的電位控制在上述第2電位的恒定電壓上。
由此，可以使恒定電壓發(fā)生電路輸出的恒定電壓的溫度特性與振蕩電路振蕩停止電壓的溫度特性一樣。結果，即使在所謂振蕩停止電壓的絕對值上升的制約條件下將上述恒定電壓的絕對值設定成較小的值，也能使振蕩電路穩(wěn)定地進行振蕩。因此，可以減小上述恒定電壓的絕對值，進一步降低振蕩電路的功耗。
進而，通過采用這樣的結構，可以利用上述恒定電壓控制用晶體管來補償因制造工序管理引起的上述信號反相放大器晶體管的閾值電壓的離散。因此，可以提高半導體裝置的成品率。
此外，本發(fā)明的半導體裝置的特征在于，包含上述振蕩電路或電子電路。
此外，本發(fā)明的電子裝置的特征在于，包含上述振蕩電路、電子電路或半導體裝置，由上述振蕩電路的振蕩輸出來生成工作基準信號。
此外，本發(fā)明的電子表的特征在于，包含上述振蕩電路、電子電路或半導體裝置，由上述振蕩電路的振蕩輸出來形成時鐘基準信號。
本發(fā)明的電子裝置和電子表能夠確保電路穩(wěn)定工作并實現(xiàn)低功耗。
附圖的簡單說明

圖1A、圖1B是實施例1的晶振電路的概略圖及其時序圖。
圖2A、圖2B是實施例1的切換電路的概略圖及其時序圖。
圖3A、圖3B是實施例2的晶振電路的概略圖及其時序圖。
圖4是實施例3的晶振電路的概略圖。
圖5是說明測量實施例3的信號反相放大器的短路電流的方法的圖。
圖6是表示振蕩停止電壓和短路電流的關系的圖。
圖7A、圖7B是實施例4的切換電路的概略圖及其時序圖。
圖8是實施例3的晶振電路變形例的概略圖。
圖9是表示實施例1～4的晶振電路的柵極波形、漏極波形的概略圖。
圖10是表示實施例5的概略圖。
圖11是表示使NMOSFET的源極和背柵極為等電位的數(shù)據(jù)與使源極電位和背柵極電位不同的數(shù)據(jù)的比較例的圖。
圖12是使用本發(fā)明的電子表的功能框圖。
圖13是使用本發(fā)明的便攜式電子裝置的功能框圖。
圖14是現(xiàn)有的晶振電路和恒定電壓發(fā)生電路的概略圖。
圖15是恒定電壓|Vreg|和振蕩停止電壓|Vsto|的溫度特性的說明圖。
圖16是恒定電壓發(fā)生電路使用的NMOSFET的特性圖。
圖17是包含第2實施形態(tài)的恒定電壓發(fā)生電路和晶振電路的電子電路的說明圖。
圖18是第2實施形態(tài)的晶振電路的說明圖。
圖19是切換電路的概略說明圖。
圖20是表示振蕩停止電壓和選擇信號的關系的時序圖。
圖21是第2實施形態(tài)的恒定電壓發(fā)生電路的說明圖。
圖22是使用了選擇信號的恒定電壓控制的說明圖。
圖23是第3實施形態(tài)的晶振電路的說明圖。
實施本發(fā)明的最佳形態(tài)下面，根據(jù)附圖詳細說明本發(fā)明的優(yōu)選的實施形態(tài)。
<現(xiàn)有技術的分析>
在說明本發(fā)明的實施形態(tài)之前，說明本發(fā)明者從降低功耗的觀點出發(fā)對便攜式電子裝置、特別是電子表所使用的電子電路的功耗進行分析的結果。
根據(jù)該分析證明，在印刷電路板上構成的電子電路中，振蕩電路部分的功耗與其它電路部分相比占有很大的比重。即，發(fā)現(xiàn)降低便攜式電子裝置中使用的電子電路振蕩電路部分的功耗對謀求延長使用電池的壽命是有效的。
進而，根據(jù)該分析證明，當為了降低功耗使電源電壓本身降低時，信號反相放大器包含的MOSFET的閾值電壓離散的影響增大，存在引起振蕩電路工作不良的問題的可能性變大的問題。
下面進行詳細說明。
現(xiàn)有的電路在圖14中示出現(xiàn)有的晶振電路10和恒定電壓發(fā)生電路100的一個例子。
該晶振電路10的構成包括信號反相放大器14和反饋電路。上述反饋電路的構成包括上述晶體振蕩器12、電阻Rf和相位補償用電容器CD、CG，將信號反相放大器14的漏極輸出作為已進行180度相位反相了的柵極輸入，反饋輸入到上述信號反相放大器14的柵極。
上述信號反相放大器14包括一對P型場效應晶體管(以下記作PMOSFET)16和N型場效應晶體管(以下記作NMOSFET)18。而且，上述信號反相放大器14分別與第1電位端和比該電壓低的第2電位端連接，接收兩電位的電位差所產生的供電電壓而被驅動。這里，上述第1電位設定為接地電壓Vdd，第2電位設定為負的恒定電壓Vreg。
在以上構成的晶振電路10中，當給信號反相放大器14加上恒定電壓Vreg時，上述信號反相放大器14的輸出經180相位反相后反饋輸入到柵極。由此，交替通斷地驅動構成信號反相放大器14的PMOSFET16和NMOSFET18，晶振電路10的振蕩輸出逐漸增加，晶體振蕩器12最終進行穩(wěn)定振蕩。
第1著眼點在晶振電路10中，穩(wěn)定振蕩后還經常交替驅動PMOSFET16和NMOSFET18，使之導通截止，這時，在現(xiàn)有的電路中，當上述PMOSFET16被驅動為導通時，對晶體振蕩器12充電的能量幾乎全部被放電。因此，在下一個充電周期，必須重新對晶體振蕩器12進行充電。
即，在晶振電路10穩(wěn)定振蕩的狀態(tài)下，在各充放電周期內，即使不把對晶體振蕩器12充電的電能全部放電完，也可以維持穩(wěn)定的振蕩狀態(tài)。但是，在現(xiàn)有的電路中，在各充放電周期內，把對晶體振蕩器12充電的電能全部放電完再進行充電，并周期性地反復進行上述工作。
本發(fā)明者發(fā)現(xiàn)這是增加電路整體功耗的最大原因。
第2著眼點本發(fā)明者還發(fā)現(xiàn)，在現(xiàn)有的電路中，供給振蕩電路10的恒定電壓Vreg和振蕩電路10的振蕩停止電壓Vsto的溫度特性不同是妨礙振蕩電路10實現(xiàn)低功耗的主要原因。
即，若設上述NMOSFET18的閾值電壓為Vthn，設上述PMOSFET16的閾值電壓為Vthp，則圖14所示的晶振電路10的振蕩停止電壓|Vsto|可由下式表示。
|Vsto|=K·(|Vthp|+Vthn)…(1)上述常數(shù)K為0.8～0.9。由上式(1)可知，振蕩停止電壓Vsto與上述NMOSFET18的閾值電壓Vthn和上述PMOSFET16的閾值電壓Vthp有關。
另一方面，恒定電壓發(fā)生電路100的構成包括恒流源110、運算放大器112、恒定電壓控制用NMOSFET114和輸出用NMOSFET116。
上述恒流源110設在一端與上述接地電位Vdd連接而另一端與電源Vss連接的恒定電流通路150上，始終向恒定電流同路供給給定的恒定電流ID。上述NMOSFET114、116串聯(lián)連接在該恒定電流通路150上。
上述恒定電壓控制用NMOSFET114設在上述恒流源110和恒定電壓信號輸出線102之間。而且，上述恒定電壓控制用NMOSFET114其柵極與漏極短路，向信號線101輸出恒定電壓生成用參考電壓。
上述運算放大器112其正(以下記作+)輸入端經上述信號線輸入上述參考電壓，其負(以下記作-)輸入端輸入給定的基準電壓Vref。該運算放大器112放大該電壓差并輸出。
上述輸出用NMOSFET116設在上述信號輸出線102和電源電壓Vss之間，而且，該輸出用NMOSFET116通過在其柵極輸入上述運算放大器112的輸出來控制它的電阻值。由此，上述輸出信號線102的電位被反饋控制在具有第2基準電位的恒定電壓Vreg上。
上述恒流源110來的恒定電流ID供給上述恒定電壓控制用NMOSFET114。因此，在上述信號線101和輸出線102之間產生依賴于上述恒定電壓控制用NMOSFET114的閾值電壓Vthn11的電位差αVthn11。從而，在上述輸出線102和接地電位Vdd之間產生電位差α(Vref+Vthn11)。
由此可知，恒定電壓發(fā)生電路100的輸出電壓Vreg受上述基準電壓Vref和恒定電壓控制用NMOSFET114的閾值電壓Vthn11的影響。即，恒定電壓|Vreg|與電壓(Vref+Vthn11)成正比。因此，現(xiàn)有結構的晶振電路10將依賴于電壓(Vreg+Vthn11)的恒定電壓Vreg作為電源使用來工作。
但是，這樣的恒定電壓發(fā)生電路100在作為其制造工序的半導體制造工序中，上述恒定電壓控制用NMOSFET114的閾值電壓Vthn11的值多半是離散的。在現(xiàn)有的電路中，即使因該離散例如而使上述閾值電壓Vthn11增大，從輸出線102輸出的恒定電壓|Vreg|也同時增大。因此，恒定電壓Vreg和振蕩停止電壓Vsto之間始終保持|Vreg|＞|Vsto|的關系。從而，在現(xiàn)有的電路中，可以確保振蕩電路的振蕩，具有能夠提高成品率的優(yōu)點。
但是，為了使振蕩電路在低功耗的條件下工作，必須滿足確保振蕩(|Vreg|＞|Vsto|)的條件并盡量降低恒定電壓|Vreg|。然而，當為了降低恒定電壓|Vreg|而減小從恒流源110供給的恒定電流ID時，會產生因溫度變化引起的上述恒定電流的變化而使所生成的恒定電壓Vreg變化大的問題。
下面，詳細說明該溫度特性。
在恒定電壓發(fā)生電路100中，使恒定電壓控制用NMOSFET114工作的恒流源110的電流值ID與溫度有關。即，當上述恒流源110例如使用耗盡型PMOSFET構成時，恒定電流可以由下式表示。這里，設構成上述恒流源的耗盡型PMOSFET的電流放大倍數(shù)為|，其閾值電壓的絕對值為|Vth|，柵源電壓為VGS。
ID=(1/2)·β·(VGS-|Vth|)2…(2)上述PMOSFET因為了形成恒定電流而使柵極和源極短路故上述VGS變成0V。若將該條件代入式(2)，可得到下式。
ID=(1/2)·β·(-|Vth|)2…(3)如式(3)所示，恒定電流ID不依賴于電源電壓Vss。但是，恒定電流ID與受溫度影響的電流放大倍數(shù)|和閾值電壓Vth的平方成正比。由此可知，恒定電流ID也隨溫度變化而變化。
圖15示出上述恒定電壓發(fā)生電路100中的NMOSFET114的溫度特性。圖中，縱軸表示上述恒流源110提供的恒定電流ID，橫軸表示NMOSFET114的柵源電壓VGS。這里示出3種曲線A～C。曲線A表示上述NMOSFET114的閾值電壓Vthn11低時的特性曲線，曲線C表示上述NMOSFET114的閾值電壓Vthn11高時的特性曲線，曲線B表示上述NMOSFET114的閾值電壓Vthn11在A和C之間時的特性曲線。從這些特性曲線可看出，恒定電壓控制用NMOSFET114的VGS因上述恒流源110提供的恒定電流ID的變化而變化。
因此，恒定電壓Vreg受恒流源110的恒定電流ID、上述NMOSFET114的閾值電壓Vthn11和上述基準電壓Vref的各自溫度變化的影響而變化。
另一方面，振蕩停止電壓Vsto因與上述(1)式有關故受上述NMOSFET18的閾值電壓Vthn和PMOSFET16的閾值電壓Vthp的溫度變化的影響而變化。
這樣，恒定電壓Vreg的溫度特性與恒定電流ID的變化量和電壓(Vref+Vthn11)的變化量有關。而振蕩停止電壓Vsto的溫度特性與與閾值電壓(|Vthp|+Vthn11)的變化量有關。因此可知，恒定電壓發(fā)生電路100輸出的恒定電壓Vreg和振蕩電路10的振蕩停止電壓Vsto的溫度特性(溫度系數(shù))是不一樣的。
圖16示出恒定電壓Vreg和振蕩停止電壓Vsto的溫度特性不一樣的一個例子。在此，示出恒定電壓Vreg和振蕩停止電壓Vsto與溫度的關系。圖中，橫軸表示溫度T，縱軸表示恒定電壓Vreg、振蕩停止電壓Vsto的各個電壓V。
為了確保振蕩電路10的振蕩，即使溫度是圖16所示的保證工作的溫度范圍的最高溫度ta，也必須確保|Vreg|＞|Vsto|的條件。這里，上述溫度ta例如是公認的電子表耐熱試驗的上限溫度。
但是，當進行這樣的條件設定時，因Vreg和Vsto的溫度梯度不同，在保證工作的溫度范圍的最低溫度tb下，恒定電壓|Vreg|不可避免地要大于所需要的電壓，結果，產生消耗無謂功率的問題。
即，在現(xiàn)有的恒定電壓發(fā)生電路100中，因恒定電壓Vreg和振蕩停止電壓Vsto的溫度梯度差別很大，為了保證高溫(或低溫)時的振蕩，要使上述|Vreg|＞|Vsto|的的條件始終成立，低溫(或高溫)時的|Vreg|必須大于保證振蕩的電壓，結果，消耗了無謂的功率。
本發(fā)明者從以上分析的結果看出，為了降低電路的功耗，使恒定電壓Vreg和振蕩停止電壓Vsto的溫度特性一致是有效的。
第3著眼點為了實現(xiàn)便攜式電子裝置和電子表的低功耗，降低電源電壓本身是有效的。
但是，當電源電壓本身降低時，信號反相放大器14的MOSFET16、18的閾值電壓離散的影響變大，增加了引起振蕩電路10振蕩不良問題的可能性。
即，當電源電壓本身降低時，MOSFET16、18的閾值電壓Vth的比例增大，因此，確保MOSFET的工作裕量很困難。所以，在半導體裝置的制造工序中，若在形成MOSFET時在雜質注入中產生微小的誤差，則由此引起的閾值電壓的離散，有可能降低產品的成品率。
本發(fā)明者著眼于，開發(fā)一種振蕩電路10，即使因雜質注入而產生微小誤差從而引起閾值電壓的離散，也很少出現(xiàn)振蕩不良的現(xiàn)象，因此，有可能進一步降低功耗。
下面，說明根據(jù)上述著眼點形成的本發(fā)明的實施形態(tài)。
(1)第1實施形態(tài)首先，說明第1實施形態(tài)。
<實施例1>
圖1A示出第1實施形態(tài)的晶振電路的一個例子。對與上述圖14所示的電路對應的部件附以相同的符號并省略其說明。
振蕩電路本實施例的晶振電路10的構成包括信號反相放大器14和反饋電路。
上述信號反相放大器14與第1電位端和比該電壓低的第2電位端連接，接收兩電位的電位差所產生的供電電壓而被驅動。這里，將上述第1電位設定為接地電壓Vdd，第2電位設定為從恒定電壓發(fā)生電路100提供的負的電源電壓Vreg。
上述信號反相放大器14的構成包括PMOSFET16和NMOSFET18。上述PMOSFET16的源極、漏極分別與地(Vdd)和輸出端子11連接，其柵極輸入反饋信號。
上述NMOSFET18的漏極與輸出端子11(這里是FET16的漏極)連接，其源極與下面詳述的控制電路200連接。進而，在該NMOSFET18的柵極輸入從反饋電路提供的反饋信號。
本實施例的構成的特征在于設置了控制構成信號反相放大器14的FET的背柵極與源極之間的背柵極電壓的控制電路200。
實施例的控制電路200的構成是在構成信號反相放大器14的一對MOSFET16、18中控制一個FET18的背柵極電壓。
這里，成為上述背柵極電壓的控制對象的NMOSFET18構成為對其背柵極加上從上述恒定電壓發(fā)生電路100提供的恒定電壓Vreg。
上述控制電路200通過對該NMOSFET18的源極電位進行多級切換控制，將該FET18的源極和背柵極之間的電位作為背柵極電位進行控制。通過該控制，MOSFET18的閾值電壓Vthn被切換控制成多級，結果，可以降低振蕩電路10振蕩驅動時的功耗。
下面，就作為該背柵極控制的基礎的襯底偏置效應進行說明。
襯底偏置上述控制電路200利用襯底偏置效應來控制構成信號反相放大器14的NMOSFET18的閾值電壓Vthn。
在晶振電路10的電源接通時，將表示上述NMOSFET18的源極電位和背柵極電位的差的背柵極電壓設定在接近于0的低電壓值。由此，在將上述NMOSFET18的閾值電壓Vthn設定為低值的狀態(tài)下開始振蕩電路10的振蕩。
而且，在振蕩電路10穩(wěn)定振蕩后，利用上述控制電路200將上述NMOSFET18的背柵極電壓控制成較高的電壓。因此，振蕩電路10在將上述NMOSFET18的閾值電壓Vthn設定為高值的狀態(tài)下進行振蕩。
當控制作為上述NMOSFET18的源極電位和背柵極電位的差的背柵極電壓時，MOSFET18的閾值電壓Vthn發(fā)生變化，相對亞閾值區(qū)的柵源間電壓的漏源間電流特性發(fā)生變化。
例如，若NMOSFET的背柵極電位相對于源極為等電位，則在上述NMOSFET的閾值電壓的降低的同時截止電流增加。此外，若使背柵極電位不同于源極電位，則在上述NMOSFET的閾值電壓的上升的同時截止電流減小。
PMOSFET也反映出同樣的特性。例如，若其背柵極電位相對于源極為等電位，則伴隨上述PMOSFET的閾值電壓絕對值的降低截止電流的絕對值增加。此外，若使背柵極電位不同于源極電位，則伴隨上述PMOSFET的閾值電壓絕對值的上升截止電流的絕對值減小。
利用該特性，例如降低MOSFET閾值電壓的絕對值，形成亞閾區(qū)特性。即，通過使背柵極與源極等電位，使MOSFET的閾值電壓絕對值降低，且使漏源間流過更多的電流。因此，提高了MOSFET的開關控制速度，同時提高了驅動能力，使半導體裝置的高速工作成為可能。
相反，通過對MOSFET的背柵極施加電壓，使MOSFET的閾值電壓絕對值提高，且可以使截止電流的絕對值非常小。進而，當改變特性使MOSFET的閾值電壓絕對值提高時，可以使備用(standby)電流非常小，使半導體裝置的低功耗成為可能。
這里，作為表示襯底效應的公式可以舉出下式(4)。式(4)對增強型MOSFET來說，表示閾值電壓絕對值上升的量。這里，式(4)中的K表示常數(shù)，|f表示襯底的費米電位，CO表示柵極電容，VBG表示背柵極與源極間的電位差(背柵極電壓)。由該式(4)可知，背柵極電壓VBG越高，閾值電壓越上升。
{ K·(2φf+VBG)}1/2·1/CO…(4)控制電路下面，說明上述控制電路的具體例子。
實施例的控制電路200的構成包括與MOSFET連接的整流元件電路202和上述整流元件電路202的旁路電路204，通過使作為設在上述旁路電路204中的開關元件的控制用NMOSFET導通、截止，有選擇地將上述晶體管18的背柵極電壓至少設定為2級。
實施例的整流元件電路200的構成包括以正向設在FET18的源極和供給恒定電壓Vreg的線102之間的二極管212。此外，上述旁路電路204的構成包括與上述二極管212并聯(lián)連接的控制用NMOSFET210。該FET210構成為在其柵極輸入選擇信號SEL1，有選擇地控制其導通、截止。
圖1B示出實施例的晶振電路10的工作時序圖。
在接通晶振電路10的電源時，輸出H電平的SEL1信號，使控制用NMOSFET210導通。由此，作為控制對象的FET18的源極與輸出線102短路。結果，F(xiàn)ET18的源極、背柵極間的電位差為0、即將背柵極電壓控制為0。
結果，由于將構成信號反相放大器14的FET18的閾值電壓Vthn設定為較低的值、截止漏泄電流增加，故其源極、漏極間流過的電流大，同時振蕩開始電壓的絕對值|Vsta|下降。所以，上述信號反相放大器14容易起振并能迅速地進入穩(wěn)定振蕩狀態(tài)。
而且，當信號反相放大器14的振蕩穩(wěn)定后，控制成將上述選擇信號SEL1切換成L電平。因此，F(xiàn)ET210被截止，所以，F(xiàn)ET18的源極經二極管212與線102連接。
由此，從上述接地電位Vdd流向信號反相放大器14的電流從上述FET18的源極經上述二極管212流向線102。當上述電流通過二極管212時，F(xiàn)ET18的源極電位的絕對值降低了一個二極管212的正向電壓降Vf。結果，將上述NMOSFET18的閾值電壓Vthn設定為較高的值，截止電流減小。即，受上述二極管212的正向電壓降Vf的影響，加在上述NMOSFET18的源極和背柵極間的電壓的電位差變成上述二極管212的正向電壓Vf。結果，背柵極電壓上升，F(xiàn)ET18的閾值電壓Vthn被設定為較高的值，結果FET18中的截止漏電流減小。減小了源極、漏極間的電流。由此，有效地抑制了晶體振蕩器存儲的電荷的放電，能夠使振蕩電路10以低功耗穩(wěn)定地振蕩。
這樣一來，若按照本實施例，在接通晶振電路10的電源時，使上述信號反相放大器14中的振蕩開始電壓的絕對值|Vsta|降低，容易起振，開始穩(wěn)定振蕩后，能夠有效地利用晶體振蕩器12存儲的能量、以低功耗使其持續(xù)振蕩。
切換電路下面，說明形成上述選擇信號SEL1的切換電路300。
圖2A示出切換電路300的功能框圖，圖2B示出其時序圖。
實施例的切換電路300包括分頻電路310、時鐘時間設置電路320和電源接通檢測電路330。
上述電源接通檢測電路330由電容器C1、電阻R1和CMOS信號反相放大器306構成。
上述電容器C1和電阻R1串聯(lián)連接，其兩端加上接地電壓Vdd和電源電壓Vss。
如圖2B所示，當電路中接通電源Vss和Vreg時，晶振電路10和切換電路300被啟動。在接通該電源的同時，在電源接通檢測電路330中，從接地電位Vdd端經電容器C1、電阻R1向電源電位Vss端流過電流。即，在剛接通電源之后，處于接地電位Vdd的線105的電位隨著電容器C1的充電而逐漸下降，接近電源的電位Vss。
因此，信號反相放大器306在剛接通電源后從線106輸出Vss電位的電源電壓接通檢測信號，當線105的電位下降到給定的基準值時，將線106的輸出電位從Vss切換到Vdd并輸出。
上述時鐘時間設置電路320通過經線106輸入Vss電位的電源電壓接通檢測信號而被置位，而且，將H電平的選擇信號SEL1向振蕩電路10的FET210的柵極輸出。
由此，使FET210導通，將構成信號反相放大器14的FET18的背柵極電壓設定為0。因此，振蕩電路10如上所述迅速進入穩(wěn)定的振蕩狀態(tài)。
這樣一來，當振蕩電路10開始振蕩時，從其輸出端11輸出的振蕩輸出輸入到分頻電路310。這時，當假定振蕩電路10的振蕩輸出的頻率例如是32KHz時，分頻電路310將該時鐘信號分頻到給定的頻率，例如是1Hz，將該分頻輸出輸出到時鐘時間設置電路320。
如上所述，時鐘時間設置電路320在從信號線106輸入Vss電位的信號的時刻被置位，被控制成可能接收從分頻電路310輸出的分頻輸出的狀態(tài)。因此，當從分頻電路310輸入被分頻為1Hz頻率的時鐘信號時，該時鐘時間設置電路310對該分頻時鐘信號進行計數(shù)，在計數(shù)值達到規(guī)定值的時刻，控制成將選擇信號SEL1從H電平切換到L電平。
因此，圖1A的振蕩電路10、特別是其控制電路220中包含的FET210被控制成截止狀態(tài)，在FET18的源極和背柵極之間加上上述Vf的背柵極電壓。由此，如上所述，因FET18的閾值電壓被設定成較高的值，故振蕩電路10被控制切換成低功耗的穩(wěn)定振蕩狀態(tài)。
變形例圖3A示出實施例1的振蕩電路10的變形例，圖3B示出其工作時序圖。該變形例的振蕩電路10的特征在于改變了控制電路200和NMOSFET18的連接關系。
該振蕩電路10使FET18的源極與提供恒定電壓Vreg的線102連接。
進而，使構成控制電路200的整流元件電路202和旁路電路204連接在上述FET18的背柵極和電源電位端Vss之間。再有，這里使用的電源電位Vss是負電位，其絕對值|Vss|被設定成比上述恒定電壓的絕對值|Vreg|大的值。
而且，通過將選擇信號SEL2加在上述控制用NMOSFET210的柵極上使該FET210有選擇地導通、截止，對FET18的背柵極電位進行多級切換控制。由此，可以起到與上述實施例1相同作用的效果。
再有，作為該變形例的選擇信號SEL2，可以再使用利用信號反相放大器將由圖2A所示的電路生成的選擇信號SEL1反相后輸出的信號。
此外，在上述實施例中，利用時鐘時間設置電路320對時鐘信號進行計數(shù)來檢測出振蕩電路10的穩(wěn)定振蕩開始并切換選擇信號的電壓電平的情況為例進行了說明。但是，也可以不設置該時鐘時間設置電路320，利用上述電源接通檢測電路330來切換選擇信號的電壓電平。例如，調整電源接通檢測電路330的電容C1和電阻R1的大小，這樣來構成上述電源接通檢測電路330，以便得到確保直到穩(wěn)定振蕩開始的時間的時間常數(shù)。
此外，在上述實施例中，以控制包含信號反相放大器的一個FET18的閾值電壓的情況為例進行了說明，但本發(fā)明不限于此，也可以采用這樣的結構，即通過控制另一個FET16的背柵極電壓以同樣方式來控制閾值電壓。
<實施例2>
圖4示出本發(fā)明實施例2的晶振電路10。再有，對與上述圖1、3、14所示電路對應的部件附加相同的符號并省略其說明。
振蕩電路10本實施例的特征在于，使用上述控制電路200，可以對構成信號反相放大器14的NMOSFET18的閾值電壓Vthn進行3級以上的切換控制。
上述控制電路200的構成包括包含正向串聯(lián)連接的2個二極管214、212的整流元件電路202；對上述二極管214、212的串聯(lián)連接電路進行旁路的旁路電路204-1；以及對一個二極管212進行旁路的旁路電路204-2。各旁路電路204-1、204-2分別利用控制用NMOSFET216、210進行導通、截止控制。
具體地說，構成信號反相放大器14的NMOSFET18的背柵極與供給恒定電壓Vreg的線102連接，其源極與整流源極電路202的陽極端和旁路電路204-1的一端連接。
上述整流電路202的陰極端和上述各旁路電路204-1、204-2的另一端與線102連接。
而且，選擇信號SEL20、SEL10分別加在作為上述開關元件起作用的晶體管216、210的各柵極上。
按照上述結構，通過以給定的組合方式對上述NMOSFET210、216進行導通、截止控制，可以對NMOSFET18的源極電位、即背柵極電位進行3級以上的切換控制。
即，通過一起控制FET216和210的截止，從接地電位Vdd端經信號反相放大器14流向電源線102一側的電流通過二極管214、212產生2個二極管的正向壓降2Vf。因此，這時FET18被加上2Vf的值的背柵極電壓。
此外，當使FET210導通、FET16截止時，上述電流經二極管214和旁路電路204-2流向電源線102。因此，控制電路200內的壓降只有二極管214的壓降Vf。從而，將FET18的背柵極電壓控制在Vf。
進而，當使FET216導通、FET210截止時，上述電流經旁路電路204-1全部流向電源線102。因此，控制電路200內的壓降幾乎為0。因而這時FET18的背柵極電壓為0。
如上所述，若按照本實施例，通過控制向控制電路200提供的選擇信號SEL10、SEL20，可以對NMOSFET18的背柵極電壓在0、Vf、2Vf這三種電壓中任意進行選擇，由此，能夠有選擇地對上述FET18的閾值進行3級控制，能夠實現(xiàn)振蕩電路10的最佳驅動。
切換電路300圖7A示出用于將選擇信號SEL10、SEL20供給上述實施例2的振蕩電路10的切換電路300的一個例子，圖7B示出其時序圖。再有，對與上述電路對應的部件附加相同的符號并省略其說明。
為了進行上述NMOSFET18的源極電壓的選擇切換，本實施例的切換電路300的構成包括輸出選擇信號SEL10、SEL20的邏輯電路350。
上述邏輯電路350設在時鐘時間設置電路320和如圖4、圖8所示那樣構成的晶振電路10之間。而且，該邏輯電路350通過對上述時鐘時間設置電路320的輸出信號進行邏輯運算生成選擇信號SEL10和SEL20，經信號線103、104將這些選擇信號SEL10和SEL20分別輸入到圖4、圖8所示的晶振電路10的上述控制用NMOSFET210、216的柵極。
例如，可以使電源接通時SEL10、SEL20都為H電平，穩(wěn)定振蕩開始后SEL10、SEL20都為L電平。
這樣一來，本實施例的振蕩電路10可以如上所述對背柵極電壓進行3級選擇。這樣，因增加了背柵極電壓的選擇分支，故與實施例1比較，對于IC制造上特性的離散可以更靈活地處理。例如，考慮因制造上的離散而使閾值電壓變動的情況，這時，也可以與上述閾值電壓對應來選擇最適當?shù)谋硸艠O電壓。
下面。說明背柵極電壓的選擇基準。
首先，測定輸出線102的負的恒定電壓Vreg的值和流過信號反相放大器14的短路電流Is。而且，根據(jù)該測定的值對穩(wěn)定振蕩時的背柵極電壓進行選擇。
圖5示出流過信號反相放大器14的短路電流Is的測定方法。圖6示出振蕩電路10的振蕩停止電壓和短路電流Is的關系。該圖6所示的關系是以使用圖4所示的電路作為恒定電壓發(fā)生電路100的情況為例求出來的。
上述信號反相放大器14的短路電流Is如圖5所示是在使FET16、18的共同柵極和共同漏極短路的狀態(tài)下、通過測定對信號反相放大器14施加具有接地電位Vdd和恒定電位Vreg的電位差的電壓時流過的Vdd～Vreg間的電流求得的。
為了降低晶振電路10的功耗，有必要滿足向信號反相放大器14供給的恒定電壓Vreg的絕對值大于振蕩電路10的振蕩停止電壓Vsto的絕對值的條件，而且滿足使上述恒定電壓Vreg的絕對值盡量小的條件。
即，從上述恒定電壓發(fā)生電路100加到晶振電路10上的恒定電壓Vreg的值有必要設定成使FET16的電壓為大于導通電壓的值，能夠供給短路電流Is且使該恒定電壓Vreg的絕對值為必要的最低限度的值。
恒定電壓的絕對值|Vreg|依賴于恒定電壓控制用NMOSFET114。進而，有必要選擇振蕩停止電壓|Vsto|的值，使其小于NMOSFET18的導通電壓，即小于FET18的閾值電壓Vthn。
因此，為了實現(xiàn)低功耗，有必要將短路電流Is和振蕩停止電壓|Vsto|設定在圖6所示的區(qū)域1的范圍內。另一方面，為了選擇能實現(xiàn)既滿足該條件又能與近年來電源的恒壓化相對應的信號反相放大器14的背柵極電壓，有必要選擇背柵極電壓，使信號反相放大器14在可補償MOSFET的導通截止工作的范圍內穩(wěn)定地起振，而且能夠在信號反相放大器14中流過最小的短路電流Is。
即，根據(jù)上述短路電流Is的測定結果，通過從上述0、Vf、2Vf中選擇滿足該條件的上述NMOSFET18的最合適的背柵極電壓，能夠實現(xiàn)晶振電路10的低功耗。
這樣的短路電流Is的測定在IC的檢查工序中是在將晶體振蕩器12安裝在底板之前，使用沒有特別圖示的測試電路和與上述測試電路連接的測試用焊區(qū)P并通過將上述各背柵極電壓供給信號反相放大器14中包含的NMOSFET18來進行的來確定。這時，測定流過上述信號反相放大器14的短路電流Is。根據(jù)該測試結果來確定在FET18的導通截止工作被補償范圍內而且流過最小的短路電流Is的背柵極電壓。
上述IC測試在晶片狀態(tài)下進行。使用設在各IC片內的測試電路和測試用焊區(qū)對各IC片進行上述短路電流的測定。這時，上述測試是在只有信號反相放大器14和控制電路200被激活、其它元件不被激活的狀態(tài)下進行的。
上述測試用焊區(qū)P根據(jù)選擇信號的個數(shù)和測試電路的邏輯可以設置1個或多個。在上述測試電路中，利用向上述測試用焊區(qū)P輸入的輸入信號電壓電平的組合來對上述選擇信號SEL10、SEL20的輸出電壓電平進行組合，從而可以選擇上述3種背柵極電壓。而且，短路電流Is的測定是在上述各選擇信號SEL10、SEL20作為不同電壓電平的組合而輸入的狀態(tài)下進行的。再有，利用與上述輸出線102連接的監(jiān)測用焊區(qū)MP，通過施加恒定電壓Vreg對上述信號反相放大器14施加接地電壓Vdd和恒定電壓Vreg。
而且，在短路電流Is測定后，在電壓0、Vf、2Vf中確定最合適的背柵極電壓，與此對應來確定選擇信號SEL10、SEL20的信號電平。
而且，邏輯電路320在穩(wěn)定振蕩時輸出該已被確定電平的選擇信號SEL10、SEL20。
此外，邏輯電路350輸出電平已設定了的選擇信號SEL10、SERL20，使啟動時對FET18施加比穩(wěn)定振蕩時更小的背柵極電壓。
再有，在實施例2的晶振電路10中，對于上述NMOSFET18的背柵極電壓控制用的二極管，是以2個的情況說明的，但本發(fā)明不限于此，也可以將3個以上的二極管等整流元件串聯(lián)連接起來形成整流元件電路202。
變形例圖8示出實施例2的變形例。該變形例的振蕩電路10使FET18的源極與供給恒定電壓Vreg的線102連接。
而且，使控制電路200的一端與FET18的背柵極連接，同時使另一端與電源Vss的供給線連接。
而且，通過有選擇地使上述控制用FET210、216導通截止，對FET18的背柵極進行多級切換控制。
由此，可以起到與上述第2實施例相同的作用及效果。
<振蕩的驗證>
圖9示出上述實施例1、2所示的信號反相放大器14的FET18的背柵極控制特性。圖中，橫軸表示時間，縱軸分別表示FET18的柵極波形和漏極波形。
若假定供給信號反相放大器14的FET18的是最合適的背柵極電壓，則該晶振電路10以信號反相放大器14的最合適的驅動能力將柵極輸入放大后輸出。這時，F(xiàn)ET18的漏極輸出的相位相對于柵極輸入反相了180度。
漏極電容CD起到防止高頻振蕩的濾波器的作用，濾除了高頻成分，只選擇振蕩頻率成分輸出。包含電阻Rf、漏極電容CD、晶體振蕩器12和柵極電容CG的反饋電路起到將漏極波形的相位反相180度的作用。
這樣就確認了，本實施例1、2的晶振電路10的信號反相放大器14是利用背柵極電壓將FET18的閾值電壓控制在最合適的狀態(tài)下進行振蕩的，上述實施例1、2所示的振蕩電路10不僅能實現(xiàn)低功耗而且能夠得到穩(wěn)定的振蕩輸出特性。
<實施例3>
圖10示出本發(fā)明的晶振電路10使用的恒定電壓發(fā)生電路100的優(yōu)選實施例。再有，對與上述圖1、3、4、8、14所示的電路對應的部件附以相同的符號并省略其說明。
本實施例的特征在于，恒定電壓發(fā)生電路100的恒定電壓控制用NMOSFET114和上述信號反相放大器14的NMOSFET18是在相同的制造條件下形成的。因此，恒定電壓控制用NMOSFET114的閾值電壓Vthn11和上述NMOSFET18的閾值電壓Vthn在設計上是同一個值。
即，通過在形成上述恒定電壓控制用NMOSFET114和NMOSFET18的摻雜過程中控制上述雜質濃度，可以使兩FET114、18在同一制造條件下形成。
第1恒定電壓Vreg的溫度系數(shù)與(Vref+Vthn11)有關，振蕩停止電壓的絕對值|Vsto|的溫度系數(shù)與|Vthp|+Vthn有關。在本實施例中，如上所述，因上述閾值電壓Vthn11與閾值電壓Vthn有很強的相關，故上述第1恒定電壓Vreg的溫度系數(shù)可以用(Vref+X·Vthn)(這里X是系數(shù))來表示。因此，可以使上述第1恒定電壓Vreg和上述振蕩停止的絕對值|Vsto|的溫度系數(shù)一致。
恒定電壓發(fā)生電路100將具有這種特性的負的第1恒定電壓Vreg供給上述NMOSFET18的源極。該NMOSFET18構成為通過將絕對值比上述第1恒定電壓Vreg的絕對值大的負的第2恒定電壓Vss(|Vss|＞|Vreg|)供給其背柵極來控制它的閾值電壓Vthn。因此，可以使上述恒定電壓控制用NMOSFET114的閾值電壓Vthn11的離散與上述NMOSFET18的閾值電壓Vthn的離散互相抵消。
即，上述NMOSFET18的閾值電壓Vthn與加在NMOSFET18的源極上的電壓和加在背柵極上的電壓有關。這里，NMOSFET18的背柵極電壓VBG如式(5)所示。
VBG=|Vss|-|Vreg|…(5)如上所述，因|Vreg|=|Vref|+Vthn11，故改寫上式(5)變成式(6)。
VBG=|Vss|-|Vreg|-Vthn11…(6)由此可知，上述恒定電壓控制用NMOSFET114的閾值電壓Vthn11的變動對上述NMOSFET18的背柵極電壓VBG產生影響，因該影響，上述NMOSFET18的閾值電壓Vthn也發(fā)生變動。
但是，上述NMOSFET18和上述恒定電壓控制用NMOSFET114是在同一制造條件下形成的NMOSFET。因此，通過控制上述恒定電壓控制用NMOSFET114的閾值電壓Vthn11，可以抵消上述NMOSFET18的閾值電壓Vthn的離散。例如，當上述恒定電壓控制用NMOSFET114的閾值電壓Vthn11高時，因上述背柵極電壓VBG的上升變小，故上述NMOSFET18的閾值電壓Vthn變低。當上述恒定電壓控制用NMOSFET114的閾值電壓Vthn11低時，因上述背柵極電壓VBG的上升變大，故上述NMOSFET18的閾值電壓Vthn變高。
圖11示出比較例。該比較例反映出，在上述NMOSFET18的源極與背柵極電位相同的情況和象本實施例那樣源極與背柵極電位不同的情況下，NMOSFET18的閾值電壓在制造上的變動有多大。即，作為比較例，示出了已利用襯底偏置效果的例子和沒有利用襯底偏置效果的例子。在圖11中，橫軸表示恒定電壓控制用NMOSFET114的閾值電壓Vthn11，縱軸表示信號反相放大器14的NMOSFET18的閾值電壓Vthn。
在圖11中，虛線A示出沒有利用襯底偏置效果的比較例(圖14電路中的NMOSFET18和恒定電壓控制用NMOSFET114的關系)。實線B示出圖10電路中的NMOSFET18和恒定電壓控制用NMOSFET114的關系。
如比較例A所示那樣，當沒有利用襯底偏置效果時，NMOSFET18的閾值電壓Vthn因制造工序的摻雜時的工藝上的不一致而變動。
但是，在利用了襯底偏置效果的比較例B中，在MOS的制造工序中，可以修正已離散了的閾值電壓。因此，上述NMOSFET18的閾值電壓Vthn的離散小，可以得到特性穩(wěn)定的振蕩電路10。
特別是，按照本實施例的振蕩電路10和恒定電壓發(fā)生電路100，元件不怎么增加，就可以使IC制造時閾值電壓的離散自動地抵消，從而能夠實現(xiàn)進行穩(wěn)定振蕩的振蕩電路10。
再有，當然，在圖10所示的電路中，即使用圖1A、圖2A、圖3A、圖4、圖8所示的振蕩電路10去代替圖10所示的振蕩電路10，也可以起到同樣的作用效果。
<應用例>
下面，圖12示出電子表所用的電子電路的一個例子。
該電子表內部裝有未圖示的發(fā)電機。當使用者手腕佩帶電子表并運動時，發(fā)電機的旋轉錘旋轉，利用這時的運動能量使發(fā)電機轉子高速旋轉，從設在發(fā)電機定子一側的發(fā)電機線圈400輸出交流電壓。
該交流電源交流電壓經二極管404整流對二次電池402充電。該二次電池402和升壓電路406、輔助電容器408一起構成主電源。
當二次電池402的電壓低不夠電子表的驅動電壓時，利用升壓電路406將二次電池402的電壓變換成能夠驅動電子表的高電壓，并存儲在輔助電容器408中。而且，將該輔助電容器408的電壓作為電源使電子表電路440工作。
該電子表電路440作為包含上述任何一個實施例記載的振蕩電路10和恒定電壓發(fā)生電路100的半導體裝置來構成。該半導體裝置利用經過其端子連接的晶體振蕩器12，產生頻率為事先設定的頻率、在此為32768Hz的振蕩輸出，對該振蕩輸出進行分頻，每秒鐘輸出極性不同的驅動脈沖。該驅動脈沖被輸入到與電子表電路440連接的步進電機的驅動線圈422中。因此，未圖示的步進電機每當使驅動脈沖通電時便旋轉驅動其轉子，驅動未圖示的電子表的秒針、分針和時針，以模擬的形式將時刻顯示在顯示板上。
這里，本實施例的電子表電路440的構成包括利用從上述主電源供給的電壓Vss進行驅動的電源電壓電路部420；生成比該電源電壓的值低了規(guī)定的恒定電壓Vreg的恒定電壓發(fā)生電路100；和由該恒定電壓Vreg驅動的恒定電壓工作電路部410。
圖13示出了上述電子表電路440的較詳細的功能框圖。
恒定電壓工作電路部410的構成包括在一部分中包含外接的晶體振蕩器12而構成的晶振電路10；波形整形電路409；以及高頻分頻電路411。
上述電源電壓電路部420的構成包括電平移動器412、中低頻分頻電路414和其它電路416。再有，在本實施例的時鐘電路440中，上述電源電壓電路部420和恒定電壓發(fā)生電路100構成由主電源供給的電壓驅動的電源電壓工作電路部430。
上述晶振電路10利用晶體振蕩器12將基準頻率fs=32768Hz的正弦波輸出輸出到波形整形電路409中。
上述波形整形電路409將該正弦波輸出整形成方波后輸出到高頻分頻電路411。
上述高頻分頻電路411將基準頻率32768Hz分頻到2048Hz，該分頻輸出經電平移動器412輸出到中低頻率分頻電路414。
上述中低頻率分頻電路414再將已分頻到2048Hz的信號進一步分頻到1Hz，并輸入到其它電路416中。
上述其它電路416的構成包括與1Hz的分頻信號同步地通電驅動線圈的驅動電路，與該1Hz的分頻信號同步地驅動時鐘驅動用步進電機。
在本實施例的時鐘電路中，設有利用從主電源供給的電源電壓Vss驅動整個電路的電源電壓工作電路部410，除此之外，還設有由比Vss低的恒定電壓Vreg驅動的恒定電壓工作電路部430，之所以這樣做的理由如下。
即，在這樣的時鐘電路中，為了確保長期穩(wěn)定工作，有必要降低其功耗。
通常，電路的耗電與信號的頻率和電路的電容量成正比，還與供給的電源電壓的2次方成比例地增大。
這里，若從時鐘電路的角度考慮，為了降低整個電路的功耗，只要將供給電路各部分的電源電壓設定成低值、例如Vreg就行了。該恒定電壓發(fā)生電路100可以在補償上述晶振電路10的振蕩工作的范圍內形成最小的恒定電壓Vreg。
其次，若從信號頻率的角度考慮，時鐘電路大致可分成信號頻率高的晶振電路10、波形整形電路409、高頻分頻電路411和除此之外的電路410。該信號頻率如上所述與電路的耗電具有正比的關系。
因此，本實施例的恒定電壓發(fā)生電路100從由主電源供給的電源電壓Vss生成比它低的恒定電壓Vreg，將它供給處理高頻信號的電路部410。這樣，通過降低對上述處理高頻信號的電路410供給的驅動電壓，并不增加恒定電壓發(fā)生電路100太多的負擔，就可以有效地降低時鐘電路整體的功耗。
如上所述，本實施例的時鐘電路和包含它的電子電路包括上述實施例的任何一項中記載的晶振電路10和與它連接的恒定電壓發(fā)生電路100。因此，不受制造一致性差的影響，可以確保信號反相放大器的工作裕量，將最小的恒定電壓供給上述晶振電路10，所以，可以實現(xiàn)電子電路和時鐘電路的低功耗。從而，在如上所述的便攜式電子裝置或電子表中，不僅可以進行穩(wěn)定的振蕩，還可以實現(xiàn)使用電池的長壽命，能夠給使用便攜式電子裝置或電子表的用戶帶來很大的便利。
此外，根據(jù)上述理由，在內部裝有銀電池的電子表或便攜式電子裝置中，即使MOSFET因制造方面的問題而出現(xiàn)離散，也可以確保工作裕量。進而，在以由鋰離子構成的二次電池作為電源的充電式電子表中，即使MOSFET因制造而出現(xiàn)離散，也可以確保工作裕量，同時可以縮短充電時間。
(2)第2實施形態(tài)下面，說明本發(fā)明的第2實施形態(tài)。
本實施形態(tài)的振蕩電路包括信號反相放大器組和反饋電路。
上述信號反相放大器組包括使用具有不同閾值電壓的晶體管構成的多個振蕩用信號反相放大器，選擇某一個振蕩用信號反相放大器來使用。
上述反饋電路具有與上述振蕩用信號反相放大器組的輸出端和輸入端連接的晶體振蕩器，使上述振蕩用信號反相放大器組的輸出信號的相位反相后再反饋輸入到上述振蕩用信號反相放大器組。
因此，從上述振蕩用信號反相放大器組中選擇具有最合適的能力的振蕩用信號反相放大器，從而能夠實現(xiàn)振蕩電路的低功耗。
上述振蕩電路最好包括選擇電路，該選擇電路從上述振蕩用信號反相放大器組中選擇某一個振蕩用信號反相放大器。
上述振蕩電路最好與測試電路在同一個襯底上形成。而且，在上述晶體振蕩器還沒有裝在襯底上的狀態(tài)下，使用上述測試電路順序地選擇上述各振蕩用信號反相放大器，測定已選出的各振蕩用信號反相放大器的短路電流。而且，從上述振蕩用信號反相放大器組中確定一個振蕩用信號反相放大器，利用上述選擇電路選擇上述振蕩用信號反相放大器。
這樣，測定在IC片或晶片上形成的振蕩用信號反相放大器組的各振蕩用信號反相放大器的短路電流。由此，可以得到與制造條件無關的最理想的振蕩用信號反相放大器，結果，能夠提高產品的成品率。進而，能夠得到具有穩(wěn)定的振蕩特性的低功耗的振蕩電路。
再有，上述選擇電路也可與上述測試電路一起在上述同一襯底上形成。
上述測試電路也可以構成為通過與測試用焊區(qū)連接并控制加在上述測試用焊區(qū)上的電壓，由此經上述測試電路來選擇上述各振蕩用信號反相放大器。
利用對加在上述測試用焊區(qū)上的電壓進行這樣的組合，通過上述測試電路可以形成選擇上述各振蕩用信號反相放大器的信號。
上述選擇電路最好與上述振蕩用信號反相放大器對應地設置，而且形成為包含與多個焊區(qū)連接的多個單元電路。
進而，上述多個單元電路最好形成為分別包含熔斷器、非易失性存儲器或存儲元件當中的任何一個，通過向上述焊區(qū)施加電壓來選擇上述振蕩用信號反相放大器。
上述各振蕩用信號反相放大器組的構成最好至少包括包含具有第1閾值電壓的晶體管而構成的第1振蕩用信號反相放大器；包含具有與上述第1閾值電壓不同的第2閾值電壓而構成的晶體管的第2振蕩用信號反相放大器；以及包含具有與上述第2閾值電壓不同的第3閾值電壓而構成的晶體管的第3振蕩用信號反相放大器。
通過采用這樣的構成，可以將流過已選出的振蕩用信號反相放大器的源極和漏極的電流調整到最合適的值，結果，可以使晶振電路的振蕩輸出處于最佳狀態(tài)，從而可以實現(xiàn)低功耗。
上述各振蕩用信號反相放大器的電源線采用與第1電位端和電位與上述第1電位不同的第2電位端連接的結構。
這時，將上述第1電位和上述第2電位的電位差定為比上述振蕩用信號反相放大器的振蕩停止電壓的絕對值大。
此外，上述振蕩用信號反相放大器的選擇是在滿足流過所選擇的振蕩用信號反相放大器的短路電流比構成所選擇的振蕩用信號反相放大器的晶體管的導通電流大的條件的范圍內進行的，同時是在使上述第1電位和上述第2電位的電位差成為最小電壓的條件下進行的。
由此，能更為可靠地進行穩(wěn)定且低功耗的振蕩。
恒定電壓發(fā)生電路包括一端與上述第1電位端連接并供給恒定電流的恒流源；多個恒定電壓控制用晶體管，該晶體管設在恒定電流回路中，使一端與上述恒流源、另一端與恒定電壓輸出線連接，輸出恒定電壓生成用參考電壓；運算放大器，其一個輸入端輸入上述參考電壓、另一個輸入端輸入給定的基準電壓；以及輸出用晶體管，該晶體管設在恒定電流回路中，使一端與恒定電壓輸出線連接，通過在其柵極輸入上述運算放大器的輸出來控制其電阻值，將上述恒定電壓輸出線的電位控制在上述第2電位的恒定電壓上。
上述多個恒定電壓控制用晶體管形成為分別具有不同的閾值電壓，可以有選擇地進行使用。
按照該恒定電壓發(fā)生電路，可以有選擇地輸出其值與所選擇的恒定電壓控制用晶體管對應的恒定電壓。例如，從在IC片上形成的晶體管組中依次選擇各晶體管，通過測定這時得到的恒定電壓值來確定最合適的恒定電壓控制用晶體管。由此，可以得到不受制造條件的影響、能輸出最合適的恒定電壓的恒定電壓發(fā)生電路。
上述恒定電壓發(fā)生電路包含選擇電路，該電路從上述恒定電壓控制電路中的多個晶體管中選擇1個晶體管。
上述恒定電壓發(fā)生電路最好在與監(jiān)測端連接的同時與測試電路設在同一塊襯底上。而且，上述測試電路在檢查工序中選擇上述恒定電壓控制電路的各晶體管，利用監(jiān)測端去測定上述各晶體管的輸出電壓。根據(jù)該測定結果，從上述多個晶體管中去確定1個晶體管，利用上述選擇電路來選擇上述晶體管。
這樣，在從IC片上形成的晶體管組中選擇晶體管時，可以利用監(jiān)測端來測定所生成的恒定電壓。由此，可以得到不受IC制造條件的影響、能輸出最合適的恒定電壓的恒定電壓發(fā)生電路。
上述測試電路最好與測試用焊區(qū)連接。而且，通過控制加在上述測試用焊區(qū)上的電壓，經由上述測試電路來選擇上述恒定電壓控制電路中的各晶體管。
由此，利用測試電路能夠形成選擇上述恒定電壓控制電路中的各晶體管的信號，能夠測定上述各晶體管輸出的上述參考電壓。
上述選擇電路與上述恒定電壓控制電路中的上述多個晶體管對應地形成，而且包含與多個焊區(qū)連接的多個單元電路。
進而，上述多個單元電路分別包含熔斷器、非易失性存儲器或存儲元件當中的任何一個，通過向上述焊區(qū)施加電壓來選擇上述晶體管。
按照該恒定電壓發(fā)生電路，通過附加熔斷器、非易失性存儲器或存儲元件當中的任何一個，能夠容易地構成選擇上述振蕩用信號反相放大器的選擇電路。
上述恒定電壓發(fā)生電路最好形成為將所輸出的恒定電壓供給振蕩電路。由此，因為能夠與上述振蕩電路的振蕩特性相對應來調整上述恒定電壓，所以能夠向上述振蕩電路供給最合適的恒定電壓。
此外，最好形成包含上述振蕩電路和恒定電壓發(fā)生電路的半導體裝置、便攜式電子裝置和電子表。
下面，說明上述第2實施形態(tài)的具體實施例。對與上述部件對應的部件附以相同的符號并省略其說明。
<實施例1>
圖18示出包括產生給定的恒定電壓Vreg的恒定電壓發(fā)生電路100和由上述恒定電壓Vreg驅動的晶振電路10的電子電路的實施例1。
上述恒定電壓發(fā)生電路100的構成包括串聯(lián)連接在接地電位Vdd端和電源Vss端之間的FET132和恒流源130，并向運算放大器112的負輸入端輸出基準電壓Vref。因除此之外的構成與上述恒定電壓發(fā)生電路100相同，故在此對對應的部件附以相同的符號并省略其說明。
而且，上述恒定電壓發(fā)生電路100經輸出線102向晶振電路10輸出給定的恒定電壓Vreg。
上述晶振電路10包括可選擇使用的多個信號反相放大器14-1、14-2、14-3。上述各信號反相放大器14-1、14-2、14-3的PMOSFET16、NMOSFET18設定成其閾值電壓與各信號反相放大器14-1、14-2、14-3各不相同。
在此，將上述各信號反相放大器14-1、14-2、14-3的各FET18的閾值電壓記作Vthn1、Vthn2、Vthn3，進而，將上述各信號反相放大器14-1、14-2、14-3的各FET16的閾值電壓記作Vthp1、Vthp2、Vthp3。這時，各FET16、18的閾值電壓設定成滿足下式。
Vthn1＞Vthn2＞Vthn3|Vthp1|＞|Vthp2|＞|Vthp3|各晶體管16、18的這些閾值電壓通過在晶體管形成時控制摻雜濃度來設定。這里，各FET16的閾值的差在0.1V左右。同樣，F(xiàn)ET18的閾值的絕對值的差也在0.1V左右。
該晶振電路10的構成包括第1選擇電路30P和第2選擇電路30N，從上述多個信號反相放大器14-1、14-2、14-3中選擇使用具有最合適的閾值電壓的FET16、18構成的信號反相放大器14。
上述第1選擇電路30P的構成包括設在各信號反相放大器14-1、14-2、14-3和接地電位Vdd之間的多個PMOSFET32-1、32-2、32-3和將選擇信號SEL31、SEL32、SEL33反相輸入到這些FET32-1、32-2、32-3的柵極的多個信號反相放大器IP1、IP2、IP3。
上述第2選擇電路30N的構成包括設在上述各信號反相放大器14-1、14-2、14-3和供給恒定電壓Vreg的線102之間的多個NMOSFET34-1、34-2、34-3，將上述選擇信號SEL31、SEL32、SEL33直接輸入到這些FET34-1、34-2、34-3的各柵極。
因此，通過使上述各選擇信號SEL31、SEL32、SEL33中的任何一個為H電平、其余的為L電平，與H電平的選擇信號對應的FET32、34被導通，與它串聯(lián)連接的信號反相放大器14被選中。例如，通過使SEL31為H電平、SEL32、33為L電平，信號反相放大器14-1被選中，通過使SEL32為H電平、SEL31、33為L電平，信號反相放大器14-2被選中，通過使SEL33為H電平、SEL31、32為L電平，信號反相放大器14-3被選中。
通過這樣的構成，可以從上述3個信號反相放大器14-1、14-2、14-3中選擇使用由具有最合適的閾值電壓的FET16、18構成的信號反相放大器14。
圖19示出輸出上述選擇信號SEL31、SEL32、SEL33的切換電路300的實施例。該切換電路300的構成包括輸出上述各選擇信號SEL31、SEL32、SEL33的多個單元電路U1、U2、U3。
各單元電路U1、U2、U3的構成包括分別對應的輸入用焊區(qū)P1、P2、P3，經這些焊區(qū)P1、P2、P3輸入外部來的信號。
各單元電路U1、U2、U3在接地電位Vdd端和電源電位Vss端之間連接熔斷器f和電阻R10組成的串聯(lián)電路。而且，在與熔斷器f和電阻R10連接的地方分別連接上述焊區(qū)P1、P2、P3，同時，與信號反相放大器308的輸入端連接。因此，從各單元電路U1、U2、U3中包含的信號反相放大器308輸出上述SEL10、SEL20、SEL30的信號。
在此，上述熔斷器f的電阻值設定得相對上述電阻R10的電阻值來說足夠小。
在本實施例中，從這些單元電路U1、U2、U3輸出的選擇信號SEL10、SEL20、SEL30起到控制對應的FET32、34使它們分別導通和截止的作用。這里，這些選擇信號SEL10、SEL20、SEL30用來從多個信號反相放大器14-1、14-2、14-3中選擇最合適的信號反相放大器14。
信號反相放大器14的選擇利用切斷單元電路U1、U2、U3的某個熔斷器來進行。上述單元電路U1、U2、U3的熔斷器f的切斷通過有選擇地將20V左右的高電壓加在各焊區(qū)P1、P2、P3上來進行。
例如，對焊區(qū)P1加高電壓，切斷單元電路U1的熔斷器f。然后，通過停止對焊區(qū)P1加高電壓，使焊區(qū)P1的電位經電阻R10成為Vss。
在此，以通過有選擇地切斷單元電路U1、U2、U3的熔斷器f來進行信號反相放大器14的選擇為例進行了說明，但除此之外，也可以將使用例如非易失性存儲器、存儲元件等選擇的信號反相放大器14的信息存儲起來。
圖20示出表示振蕩停止電壓Vsto和選擇信號SEL31～33的關系的時序圖。在圖20中，橫軸表示時間。
首先，當選擇信號SEL31為H電平時，振蕩停止電壓|Vsto|成為K(|Vthp1|+Vthn1)(K是常數(shù))。而且，當上述選擇信號SEL31為L電平、SEL32為H電平時，振蕩停止電壓|Vsto|成為K(|Vthp2|+Vthn2)。此外，當上述選擇信號SEL32為L電平、SEL33為H電平時，振蕩停止電壓|Vsto|成為K(|Vthp3|+Vthn3)。即，SEL31為H電平時的振蕩停止電壓|Vsto|最低，SEL33為H電平時的振蕩停止電壓|Vsto|最高。
下面，說明用來選擇信號反相放大器14-1、14-2、14-3的順序。
上述單元電路U1、U2、U3的熔斷器f的切斷是在IC的檢查時進行的。
首先，測定恒定電壓發(fā)生電路100輸出的恒定電壓Vreg的值，并測定流過各信號反相放大器14-1～14-3的短路電流Is，根據(jù)該測定結果進行任意的信號反相放大器14的選擇。
流過各信號反相放大器14的短路電流Is的測定是將信號反相放大器14按上述圖5所示的方式連接來進行的。這時，可以得到圖6所示那樣的振蕩停止電壓|Vsto|和短路電流Is的關系。由于詳細情況已經說明，故在此省略其說明。
如上所述，在圖6所示的振蕩停止電壓|Vsto|和振蕩用信號反相放大器14的短路電流Is的關系中，為了降低晶振電路10的耗電，必須滿足|Vreg|＞|Vsto|的條件，而且要滿足使|Vreg|盡可能低的條件。
即，為了降低功耗，有必要使短路電流Is和振蕩停止電壓|Vsto|在圖6所示的區(qū)域1的范圍內。另一方面，為了在滿足該條件的同時選擇能與近年來的電源恒壓化相適應的振蕩用信號反相放大器14，有必要選擇在補償晶體管的導通截止的范圍內穩(wěn)定振蕩且流過最低的短路電流Is的振蕩用信號反相放大器14。
因此，根據(jù)上述短路電流Is的測定結果，通過選擇滿足上述條件的最合適的振蕩用信號反相放大器14，可以實現(xiàn)晶振電路10的低功耗。
因此，在IC檢查工序中，使用未圖示的測試電路和與上述測試電路連接的測試用焊區(qū)，在晶體振蕩器12安裝到襯底上之前，測定各振蕩用信號反相放大器14-1～14-3的短路電流Is。然后，來確定這樣的信號反相放大器14，即在補償導通截止工作的范圍內流過最低短路電流Is。這時的IC測試是在晶片狀態(tài)下進行的。即，使用設在各IC片內的測試電路和測試用焊區(qū)，對各IC片進行上述短路電流Is的測定。此外，該測試是在只有振蕩用信號反相放大器14-1～14-3和選擇電路30P、30N工作、其它元件不工作的狀態(tài)下進行的。
上述測試用焊區(qū)與振蕩用信號反相放大器14的個數(shù)和測試電路的邏輯相對應，設置1個或多個。上述測試電路包含邏輯電路，該電路利用加在上述測試用焊區(qū)的輸入信號的電壓電平的組合，使上述選擇信號SEL31～33中的某一個成為H電平。而且，短路電流Is的測定是利用上述測試電路在模擬性地將上述H電平的選擇信號分別有選擇地輸入到各振蕩用信號反相放大器14-1～14-3的狀態(tài)下進行的。這時，利用與上述輸出線102連接的監(jiān)測用焊區(qū)MP，加上與恒定電壓相等的負電壓Vreg。
在短路電流Is測定之后，確定振蕩用信號反相放大器14-1～143中的最合適的振蕩用信號反相放大器。然后，切斷與已確定的各振蕩用信號反相放大器14對應設置的單元電路U的熔斷器f，選擇1個最合適的振蕩用信號反相放大器。
如上所述，本實施例的晶振電路10能夠在IC檢查時測定振蕩用信號反相放大器的短路電流Is。因此，能夠得到與制造條件無關、采用了最合適的振蕩用信號反相放大器14的振蕩電路10，可以提高產品的成品率。
進而，因為本實施例的晶振電路10是利用最合適的振蕩用信號反相放大器14進行振蕩工作的，所以輸出特性好、而且可以實現(xiàn)低功耗。
在本實施例中，以3種具有不同閾值電壓的振蕩用信號反相放大器14為例進行了說明，但也可以例如是2種或4種以上。
實施例2
圖21示出產生恒定電壓Vreg的恒定電壓發(fā)生電路100的實施例2。
該恒定電壓發(fā)生電路100的構成包括閾值電壓不同的多個控制用NMOSFET114-1、114-2、114-3和用于從上述多個FET114-1、114-2、114-3中選擇任意一個FET的第3選擇電路。
若將上述各控制用FET114-1、114-2、114-3的各閾值電壓記作Vthn11、Vthn12、Vthn13，它們之間滿足下面的關系式。
Vthn11＞Vthn12＞Vthn13這些閾值電壓可以通過在晶體管形成時控制摻雜濃度來設定。這時，例如Vthn11和Vthn12、Vthn12和Vthn13的各電位差可以控制在0.1V左右。
上述第3選擇電路40的構成包括與上述各FET114-1、114-2、114-3串聯(lián)連接、并作為開關元件起作用的多個FET42-1、42-2、42-3，在各FET114-1、114-2、114-3的柵極上輸入選擇信號SEL41、SEL42、SEL43。
該恒定電壓發(fā)生電路100使用選擇信號SEL41、SEL42、SEL43有選擇地使作為開關用的FET42-1、42-2、42-3導通，選擇任意一個控制用FET114。因各控制用FET114-1、114-2、114-3的閾值如前所述那樣是不同的，故可以將恒定電壓Vreg的值控制在與已選擇的控制用FET114對應的電位上。
圖22示出恒定電壓發(fā)生電路100的時序圖。在此，將上述FET114、132的閾值電壓記作Vthn、Vthp0，設|為常數(shù)，從恒定電壓發(fā)生電路100輸出的恒定電壓Vreg的值可用下式表示。
|Vreg|=|(|Vthp0|+Vthn)因此，若使選擇信號SEL41為H電平而選擇了FET114-1，則恒定電壓的值成為|Vreg|=|(|Vthp0|+Vthn1)。若使選擇信號SEL41為L電平、選擇信號SEL42為H電平，則成為|Vreg|=|(Vthp0|+Vthn2)。若使選擇信號SEL41為L電平、選擇信號SEL43為H電平，則成為|Vreg|=|(|Vthp0|+Vthn3)。
即，SEL41為H電平時的恒定電壓|Vreg|最低，SEL43為H電平時的恒定電壓|Vreg|最高。
再有，因用于生成上述選擇信號SEL41～43的電路與圖19所示的電路一樣，故在此省略其說明。
此外，從恒定電壓發(fā)生電路100輸出的恒定電壓Vreg的設定與上述實施例一樣，必須滿足下面的條件。
再有，為了滿足該條件的FET14的選擇用的順序是與圖18所示的電路中選擇所要的信號反相放大器14的情況同樣的順序。
首先，控制加在與測試電路連接的測試用焊區(qū)上的電壓電平，將選擇信號SEL41、SEL42、SEL43依次設定為H電平。
而且，通過依次使恒定電壓控制用FET114-1、114-2、114-3導通，使從輸出線102輸出的恒定電壓Vreg的值發(fā)生變化。通過與輸出線102連接的監(jiān)測用焊區(qū)MP來測定該從輸出線102輸出的恒定電壓Vreg的值。
這時，IC的測試是在晶片的狀態(tài)下進行的。使用設在各IC片內的上述測試電路、測試用焊區(qū)和監(jiān)測用焊區(qū)，對各IC片進行上述恒定電壓Vreg的測定。另外，在測定時，只有控制用的FET114-1、114-2、114-3和第3選擇電路40在工作，其它元件被設定在不工作狀態(tài)。
這時被輸出的恒定電壓Vreg相對于振蕩停止電壓Vsto必須滿足|Vreg|＞|Vsto|的條件，而且，從降低功耗的觀點出發(fā)，必須盡可能降低|Vreg|的值。
為此，如在實施例1中已說明過的那樣，測定晶振電路10的振蕩用信號反相放大器14的短路電流Is，確定滿足上述關系的最合適的恒定電壓。然后，切斷與為了生成上述已確定的恒定電壓Vreg所必要的NMOSFET114連接的的單元電路U的熔斷器f，由此選擇1個最合適的恒定電壓控制用NMOSFET114。
再有，在本實施例中，以3種具有不同閾值電壓的恒定電壓控制用FET114為例進行了說明，但也可以準備例如4種以上的FET114、從中選擇任意一個FET。
此外，如圖17所示，也可以將實施例2的恒定電壓發(fā)生電路100和實施例1的晶振電路10同時組合起來形成電子電路，也能夠實現(xiàn)低功耗。
這時，必須有形成上述選擇信號SEL31～33的第1選擇電路30P和形成上述選擇信號SEL31～33的第2選擇電路30N，但上述監(jiān)測用焊區(qū)可以共用。此外，如上所述，上述第1選擇電路和上述第2選擇電路的電路構成可以是一樣的。當構成圖17那樣的電路時，可以根據(jù)晶振電路10的振蕩用信號反相放大器14的短路電流的測定結果和恒定電壓Vreg的測定結果，選擇信號反相放大器14和控制用FET114的最合適的組合方式。由此，能夠確保更加穩(wěn)定的振蕩特性，同時進一步實現(xiàn)低功耗。
再有，也可以將上述第2實施形態(tài)的恒定電壓發(fā)生電路100和晶振電路10用在上述第1實施形態(tài)的圖12、13所示的電路中。
(3)第3實施形態(tài)下面，說明本發(fā)明的第3實施形態(tài)。
本實施形態(tài)的振蕩電路包括至少包含1個具有第1閾值電壓的晶體管的第1振蕩用信號反相放大器；至少包含1個具有與第1閾值電壓不同的第2閾值電壓的晶體管的第2振蕩用信號反相放大器；以及反饋電路，該電路具有與上述第1和上述第2振蕩用信號反相放大器的輸出端和輸入端連接的晶體振蕩器、將上述第1和上述第2振蕩用信號反相放大器的輸出信號反相后反饋輸入到上述振蕩用信號反相放大器。
而且，該振蕩電路在第1期間內利用上述第1振蕩用信號反相放大器進行振蕩工作，在第2期間內利用上述第2振蕩用信號反相放大器進行振蕩工作。
通過上述構成，按照該振蕩電路，可以在上述第1期間和上述第2期間內將驅動能力不同的振蕩用信號反相放大器分開來使用。因此，可以有效地利用已對上述反饋電路中的上述晶體振蕩器充電了的能量、不增加電路的規(guī)模就能進行穩(wěn)定的而且功耗低的振蕩。
上述第1閾值電壓的絕對值最好設定得比上述第2閾值電壓的絕對值低。
通過摻雜來降低上述第1閾值電壓的絕對值，由此可以使上述第1振蕩用信號反相放大器的驅動能力增大，通過提高上述第2閾值電壓的絕對值可以使上述第2振蕩用信號反相放大器的驅動能力減小。
上述第1振蕩用信號反相放大器和上述第2振蕩用信號反相放大器最好都形成為包含第1導電型晶體管和第2導電型晶體管。
由此，因為能夠利用CMOSFET來構成振蕩用信號反相放大器，所以能夠得到功耗低且振蕩特性好的振蕩電路。
上述第1期間是接通電源到穩(wěn)定振蕩的時間，上述第2期間是穩(wěn)定振蕩到振蕩結束的時間。
因此，按照該振蕩電路，利用接通電源到穩(wěn)定振蕩的的期間和穩(wěn)定振蕩到振蕩結束的期間將驅動能力不同的振蕩用信號反相放大器分開來使用。所以，可以有效地利用已對上述晶體振蕩器充電了的能量、實現(xiàn)低功耗。
此外，上述振蕩電路包括振蕩用信號反相放大器切換電路。
上述振蕩用信號反相放大器切換電路最好形成為檢測接通電源到穩(wěn)定振蕩的的期間并進行上述第1振蕩用信號反相放大器的選擇，在穩(wěn)定振蕩到振蕩結束的期間內進行上述第2振蕩用信號反相放大器的選擇。
按照該振蕩電路，通過設置上述振蕩用信號反相放大器切換電路，在上述接通電源到穩(wěn)定振蕩的的期間內利用驅動能力大的上述第1振蕩用信號反相放大器進行振蕩，在穩(wěn)定振蕩到振蕩結束的期間內利用驅動能力小的上述第2振蕩用信號反相放大器進行振蕩，從而實現(xiàn)低功耗。
上述振蕩用信號反相放大器切換電路最好包括檢測上述振蕩電路電源接通的電源接通檢測電路和測定從電源接通起經過的時間并檢測從上述第1期間到上述第2期間的切換時刻的定時器，在上述電源接通的時刻進行上述第1振蕩用信號反相放大器的選擇，在上述定時器檢測出從上述第1期間到上述第2期間的切換時刻進行上述第2振蕩用信號反相放大器的選擇。
再有，也可以不使用上述定時器，而是調整上述電源接通電路的時間常數(shù)，從上述電源接通電路輸出從上述第1期間到上述第2期間的切換時刻的檢測信號。
此外，最好形成包含上述振蕩電路的電子電路、半導體裝置、電子裝置和電子表等。
<實施例>
圖23示出該第3實施形態(tài)的晶振電路的一個例子。
在本實施例的晶振電路中，對與上述部件對應的部件附以相同的符號并省略其說明。
本實施例的晶振電路10的構成包括多個信號反相放大器14-1、14-2和根據(jù)選擇信號SEL1有選擇地將上述1個信號反相放大器14設定為可使用的狀態(tài)的選擇電路30。
上述各信號反相放大器14-1、14-2的構成分別包含PMOSFET16-1、16-2和NMOSFET18-1、18-2。
該實施例的特征在于，構成第1信號反相放大器14-1的FET16-1、18-1的閾值的絕對值比構成第2信號反相放大器14-2的FET16-2、18-2的閾值的絕對值小。具體地說，F(xiàn)ET16-1、16-2的閾值的絕對值的差是0.1～0.3V左右，F(xiàn)ET18-1、18-2的閾值的絕對值的差同樣是0.1～0.3V左右。
因此，信號反相放大器14-1具有振蕩電路14的驅動能力提高多少功耗就增大多少的特性，信號反相放大器14-2具有驅動能力低而功耗小的特性。
這些第1、第2信號反相放大器14-1、14-2的兩端分別接在接地電位Vdd和線102之間，由Vdd和Vreg的電位差的電壓來驅動。
上述選擇電路30的構成包括分別串聯(lián)連接在第1、第2信號反相放大器14-1、14-2的電源供給線上的開關元件。具體地說，在第1信號反相放大器14-1的Vdd端的電源供給線上串聯(lián)連接控制用FET32-1，在電位Vreg端的電源供給線上串聯(lián)連接控制用FET35-1。進而，在第2信號反相放大器14-2的Vdd端的電源供給線上串聯(lián)連接控制用FET32-2，在Vreg端的電源供給線上串聯(lián)連接控制用FET35-2。
而且，將選擇信號SEL1直接輸入控制用FET32-2、35-1的各柵極。在控制用FET32-1、35-2的各柵極上經信號反相放大器33輸入上述選擇信號SEL1。
因此，通過切換選擇信號SEL1的電平，有選擇地使1組控制用FET32-2、35-1和另一組控制用FET32-1、35-2導通或截止，電源只供給某一組的信號反相放大器14。
在本實施例中，上述選擇信號SEL1使用上述圖2A所示的電路來生成。而且，按照圖2B所示的時序從該電路300輸出該選擇信號SEL1。
因此，在晶振電路10的電源接通時，控制用FET32-1、35-1導通，利用第1信號反相放大器14-1使振蕩電路10起振。這時，因第1信號反相放大器14-1是使用低閾值電壓的FET16-1、18-1構成的，故進行驅動能力高的振蕩工作，很快地進入穩(wěn)定振蕩狀態(tài)。
接著，在穩(wěn)定振蕩之后，利用上述選擇信號SEL使控制用FET32-2、35-2導通，因此，取代上述第1信號反相放大器14-1工作的是第2信號反相放大器14-2。
第2信號反相放大器14-2，因其FET16-2、18-2的閾值電壓高，故能夠以低功耗維持穩(wěn)定的振蕩狀態(tài)。
這樣，按照本實施例，在從振蕩電路10起振到開始穩(wěn)定振蕩的期間和從穩(wěn)定振蕩到振蕩結束的期間內，將驅動能力高的信號反相放大器14-1和驅動能力低的信號反相放大器14-2分開來使用，因此，可以同時解決可靠地起振和降低功耗這兩個課題。
再有，也可以將本實施例的晶振電路10當做例如圖12、圖13所示的晶振電路10來使用。
權利要求書按照條約第19條的修改權利要求書第1項和權利要求第2項為獨立項。補正后的第1項為補正前的第1項至第3項的組合，補正后的第2項為補正前的第1項、第2項和第4項的組合。
補正后的第3項至第12項對應于補正前的第5項至第14項。其從屬關系進行了變更，以便與補正后的權利要求相適應。此外，變更了補正后的第5項的內容的一部分。
權利要求書按照條約第19條的修改1、一種振湯電路，共特征在于，包括包含第1晶體管和第2晶體管的信號反相放大器；具有石英振子并將上述信號反相放大器的輸出信號的相位反相后反饋輸入到上述信號反相放大器中的反饋電路；以及控制上述第2晶體管的背柵極(backgate)和源極間的背柵極電壓的控制電路，將上述第2晶體管的背柵極的電位設定成規(guī)定的電位，上述控制電路包括與上述第2晶體管的源極連接的整流元件電路；形成上述整流元件電路的旁路電路的開關元件；以及通過控制上述開關元件的通斷有選擇地將上述第2晶體管的背柵極電壓切換控制成至少分為2級的切換電路。
2、一種振蕩電路，其特征在于包括包含第1晶體管和第2晶體管的信號反相放大器；具有石英振子并將上述信號反相放大器的輸出信號的相位反相后反饋輸入到上述信號反相放大器中的反饋電路；以及控制上述第2晶體管的背柵極(backgate)和源極間的背柵極電壓的控制電路，上述第2晶體管的源極的電位設定成規(guī)定的電位，上述控制電路包括與上述第2晶體管的背柵極連接的整流元件電路；形成上述整流元件電路的旁路電路的開關元件；以及通過輸出控制上述開關元件的通斷的控制信號有選擇地將上述第2晶體管的背柵極電壓切換控制成至少分為2級的切換電路。
3、如權利要求1、2任何一項所述的振蕩電路，其特征在于上述整流元件電路包括正向串聯(lián)連接的多個整流元件，上述開關元件形成上述多個整流元件中的至少1個整流元件的旁路電路。
4、如權利要求1、2的任何一項所述的振蕩電路，其特征在于上述控制電路在振蕩電路起振的第1期間內和振蕩電路穩(wěn)定地進行振蕩工作的第2期間內將上述第2晶體管的背柵極電壓控制成不同的值。
5、如權利要求1、2任何一項所述的振蕩電路，其特征在于上述切換電路包括工作期間檢測裝置，將從接通電源到經過給定時間為止的期間作為使振蕩電路起振的第1期間檢測出來，將經過上述給定時間之后的期間作為振蕩電路穩(wěn)定地進行振蕩工作的第2期間檢測出來；以及切換控制裝置，將上述背柵極電壓至少分為2級，使上述第2晶體管的閾值電壓的絕對值在上述第1期間內變小而在上述第2期間內變大。
6、如權利要求1、2的任何一項所述的振蕩電路，其特征在于上述信號反相放大器的電源線與第1電位側和電位與上述第1電位側不同的第2電位側連接，上述信號反相放大器生成具有上述第1電位和上述第2電位的電位差的振蕩信號。
7、如權利要求6所述的振蕩電路，其特征在于上述第1電位和上述第2電位的電位差比上述信號反相放大器的振蕩停止電壓的絕對值大。
8、如權利要求6、7的任何一項所述的振蕩電路，其特征在于選擇上述背柵極電壓，使上述信號反相放大器中流過的短路電流的取值范圍滿足比構成信號反相放大器的晶體管的導通電流大的第1條件，同時在滿足上述第1條件的范圍內將上述第1電位和上述第2電位的電位差設定為最小電壓值。
9、一種電子電路，其特征在于包括如權利要求1、2的任何一項所述的振蕩電路和向上述振蕩電路提供相對于上述第1電位的上述第2電位的恒定電壓發(fā)生電路，上述恒定電壓發(fā)生電路包括一端與上述第1電位側連接并供給恒定電流的恒流源；恒定電壓控制用晶體管，在與上述第2晶體管同樣的制造條件下形成，而且這樣來設置恒定電流回路，使其一端與上述恒流源連接、另一端與恒定電壓輸出線連接，輸出上述第2電位的恒定電壓生成用的參考電壓；運算放大器，其一個輸入端輸入上述參考電壓，另一個輸入端輸入給定的基準電壓；輸出用晶體管，設置恒定電流回路，使其一端與恒定電壓輸出線連接，通過在柵極輸入上述運算放大器的輸出來控制電阻值，將上述恒定電壓輸出線的電位控制在上述第2電位的恒定電壓上。
10、一種半導體裝置，其特征在于包含如權利要求1、2的任何一項所述的振蕩電路或權利要求9的電子電路。
11、一種電子裝置，其特征在于包含如權利要求1、2的任何一項所述的振蕩電路、權利要求9的電子電路或權利要求10的半導體裝置，由上述振蕩電路的振蕩輸出來生成工作基準信號。
12、一種電子表，其特征在于包含如權利要求1、2的任何一項所述的振蕩電路、權利要求9的電子電路或權利要求10的半導體裝置，由上述振蕩電路的振蕩輸出來形成時鐘基準信號。
權利要求
1.一種振蕩電路，其特征在于，包括信號反相放大器；具有石英振子并將上述信號反相放大器的輸出信號的相位反相后反饋輸入到上述信號反相放大器中的反饋電路；以及控制構成上述信號反相放大器的晶體管的背柵極(backgate)和源極間的背柵極電壓的控制電路。
2.如權利要求1所述的振蕩電路，其特征在于上述信號反相放大器的的構成包括第1晶體管和第2晶體管，上述控制電路控制上述第2個晶體管的背柵極電壓。
3.如權利要求2所述的振蕩電路，其特征在于將上述第2晶體管的背柵極的電位設定成規(guī)定的電位，上述控制電路包括與上述第2晶體管的源極連接的整流元件電路；形成上述整流元件電路的旁路電路的開關元件；以及通過控制上述開關元件的通斷有選擇地將上述第2晶體管的背柵極電壓切換控制成至少分為2級的切換電路。
4.如權利要求2所述的振蕩電路，其特征在于將上述第2晶體管的源極的電位設定成規(guī)定的電位，上述控制電路包括與上述第2晶體管的背柵極連接的整流元件電路；形成上述整流元件電路的旁路電路的開關元件；以及通過輸出控制上述開關元件的通斷的控制信號有選擇地將上述第2晶體管的背柵極電壓切換控制成至少分為2級的切換電路。
5.如權利要求3、4任何一項所述的振蕩電路，其特征在于上述整流元件電路包括正向串聯(lián)連接的多個整流元件，上述開關元件形成上述多個整流元件中的至少1個整流元件的旁路電路。
6.如權利要求2～5的任何一項所述的振蕩電路，其特征在于上述控制電路在振蕩電路起振的第1期間內和振蕩電路穩(wěn)定地進行振蕩工作的第2期間內將上述第2晶體管的背柵極電壓控制成不同的值。
7.如權利要求3、4任何一項所述的振蕩電路，其特征在于上述切換電路包括工作期間檢測裝置，將從接通電源到經過給定時間為止的期間作為使振蕩電路起振的第1期間檢測出來，將經過上述給定時間之后的期間作為振蕩電路穩(wěn)定地進行振蕩工作的第2期間檢測出來；以及切換控制裝置，將上述背柵極電壓至少分為2級，使上述第2晶體管的閾值電壓的絕對值在上述第1期間內變大而在上述第2期間內變小。
8.如權利要求1～7的任何一項所述的振蕩電路，其特征在于上述信號反相放大器的電源線與第1電位側和電位與上述第1電位側不同的第2電位側連接，上述信號反相放大器生成具有上述第1電位和上述第2電位的電位差的振蕩信號。
9.如權利要求8所述的振蕩電路，其特征在于上述第1電位和上述第2電位的電位差比上述信號反相放大器的振蕩停止電壓的絕對值大。
10.如權利要求8、9任何一項所述的振蕩電路，其特征在于選擇上述背柵極電壓，使上述信號反相放大器中流過的短路電流的取值范圍滿足比構成信號反相放大器的晶體管的導通電流大的第1條件，同時在滿足上述第1條件的范圍內將上述第1電位和上述第2電位的電位差設定為最小電壓值。
11.一種電子電路，其特征在于包括如權利要求1～10的任何一項所述的振蕩電路和向上述振蕩電路提供相對于上述第1電位的上述第2電位的恒定電壓發(fā)生電路，上述恒定電壓發(fā)生電路包括一端與上述第1電位側連接并供給恒定電流的恒流源；恒定電壓控制用晶體管，在與上述第2晶體管同樣的制造條件下形成，而且這樣來設置恒定電流回路，使其一端與上述恒流源連接、另一端與恒定電壓輸出線連接，輸出上述第2電位的恒定電壓生成用的參考電壓；運算放大器，其一個輸入端輸入上述參考電壓，另一個輸入端輸入給定的基準電壓；以及輸出用晶體管，設置恒定電流回路，使其一端與恒定電壓輸出線連接，通過在柵極輸入上述運算放大器的輸出來控制電阻值，將上述恒定電壓輸出線的電位控制在上述第2電位的恒定電壓上。
12.一種半導體裝置，其特征在于包含如權利要求1～10的任何一項所述的振蕩電路或權利要求11的電子電路。
13.一種電子裝置，其特征在于包含如權利要求1～10的任何一項所述的振蕩電路、權利要求11的電子電路或權利要求12的半導體裝置，由上述振蕩電路的振蕩輸出來生成工作基準信號。
14.一種電子表，其特征在于包含如權利要求1～10的任何一項所述的振蕩電路、權利要求11的電子電路或權利要求12的半導體裝置，由上述振蕩電路的振蕩輸出來形成時鐘基準信號。
全文摘要
振蕩電路包括下述控制電路,該控制電路利用襯底的偏置效應控制構成信號反相放大器的MOSFET的源極電位。該控制電路在接通振蕩電路的電源時將上述MOSFET的閾值電壓控制成較低的電壓,在振蕩電路穩(wěn)定振蕩后將上述MOSFET的閾值電壓控制成較高的電壓。由此,可以實現(xiàn)振蕩電路的穩(wěn)定振蕩和低功耗。
文檔編號G05F1/56GK1220783SQ98800298
公開日1999年6月23日 申請日期1998年1月22日 優(yōu)先權日1997年1月22日
發(fā)明者門脅忠雄, 牧內佳樹, 中宮信二 申請人:精工愛普生株式會社