1.一種可編程電阻電路，其特征在于，包括：通信接口、FPGA控制電路、光耦驅(qū)動(dòng)電路、光耦陣列及電阻網(wǎng)絡(luò)；其中：
所述通信接口的一端與所述FPGA控制電路的一端相連；所述通信接口的另一端作為所述可編程電阻電路的信號(hào)端；
所述FPGA控制電路的另一端與所述光耦驅(qū)動(dòng)電路的輸入端相連；
所述光耦驅(qū)動(dòng)電路的輸出端與所述光耦陣列中各個(gè)光耦的發(fā)光二極管陽極一一對應(yīng)相連；
各個(gè)所述光耦的光探測器分別與所述電阻網(wǎng)絡(luò)中的各個(gè)電阻一一對應(yīng)并連；
所述電阻網(wǎng)絡(luò)的兩端作為所述可編程電阻電路的電流輸入端和電流輸入端。
2.根據(jù)權(quán)利要求1所述的可編程電阻電路，其特征在于，所述通信接口為基于PXIe規(guī)范的通信接口。
3.根據(jù)權(quán)利要求1所述的可編程電阻電路，其特征在于，所述光耦驅(qū)動(dòng)電路為移位寄存器陣列。
4.根據(jù)權(quán)利要求1所述的可編程電阻電路，其特征在于，所述電阻網(wǎng)絡(luò)包括：N個(gè)并聯(lián)的電阻通道；N為正整數(shù)；
各個(gè)所述電阻通道包括M個(gè)串聯(lián)的電阻；M為大于預(yù)設(shè)值的正整數(shù)；
所述光耦陣列包括N×M個(gè)光耦。
5.根據(jù)權(quán)利要求4所述的可編程電阻電路，其特征在于，N為10，M為19。
6.根據(jù)權(quán)利要求4所述的可編程電阻電路，其特征在于，各個(gè)所述電阻通道中的M個(gè)電阻按照8421編碼方式排列電阻值。
7.根據(jù)權(quán)利要求4至6任一所述的可編程電阻電路，其特征在于，還包括：電源與N個(gè)電流監(jiān)測電路；其中：
N個(gè)所述電流監(jiān)測電路分別與所述電源及所述FPGA控制電路相連；且N個(gè)所述電流監(jiān)測電路分別與N個(gè)所述電阻通道一一對應(yīng)相連。
8.根據(jù)權(quán)利要求7所述的可編程電阻電路，其特征在于，所述電流監(jiān)測電路包括：第一光耦、第二光耦、第一電阻、第二電阻、第三電阻及第四電阻；其中：
所述第一電阻與所述第一光耦的光耦探測器串聯(lián)于相應(yīng)的所述電阻通道中；
所述第一電阻的一端通過所述第二電阻與所述第二光耦的發(fā)光二極管陽極相連；
所述第一電阻的另一端與所述第二光耦的發(fā)光二極管陰極相連；
所述第二光耦的光耦探測器正極分別與所述第三電阻的一端及所述FPGA控制電路相連；
所述第三電阻的另一端與所述電源相連；
所述第一光耦的發(fā)光二極管陽極與所述電源相連；
所述第一光耦的發(fā)光二極管陰極通過所述第四電阻與所述FPGA控制電路相連。
9.一種可編程電阻板卡，其特征在于，集成設(shè)置有權(quán)利要求1至8任一所述的可編程電阻電路。