專利名稱：：單極編程的電阻存儲器及其存儲操作方法
技術領域：
：本發(fā)明涉及以二元或者二元以上的多元金屬氧化物作為存儲介質并且存儲單元中1個以上存儲電阻和二極管共享同一個選通器件的電阻轉換存儲器及其存儲操作方法。這里所述的存儲單元的概念是指選通器件和與之連接的存儲電阻所構成的復式存儲單元。為便于闡述，約定存儲單元是指該復式結構。下面參考圖9來說明本發(fā)明提出的電阻轉換存儲器件的1個實施例。圖9(a)，圖9(b)，圖9(c)，圖9(d)分別示出了存儲單元900的等效電路圖，包括l個選通器件100，k個存儲電阻以及k個二極管，存儲電阻依此為201、202........k，二極管依次為251、252、253......、25k.。在圖示中選通器件100采用金屬氧化物半導體場效應晶體管(MOSFET)，該選通器件也可以是雙極型晶體管(bipolartransistor)或者二極管，1個存儲電阻與一個二極管串聯(lián)形成l個模塊，串聯(lián)的方式如圖9(a)，圖9(b)，圖9(c)，圖9(d)所示，這樣就形成了k個模塊。由于二極管的存在，使存儲電阻只能在相對二極管為正向的電信號下實現編程，從而具有單向編程特性。k個模塊的第一輸出電極均與選通器件100的同一端S直接相連，第二輸出電極則分別與不同的位線BL-1、BL-2、......、BL-k耦連。選通器件與字線WL_0耦連，在本實施例中是通過MOSFET的控制端901與字線相連。字線一位線的每個交叉與一個單獨的存儲單元相關聯(lián)。這樣形成了k個存儲電阻和k個二極管共享同一個選通器件的結構，相應于傳統(tǒng)的1T1R結構，以下我們簡稱這個結構為lTkR結構。注意，這里T代表選通器件，而不是專指晶體管。選通器件的種類的變化不應視作對本發(fā)明的限制。采用這種結構，可以在相同硅片面積情形下，多個模塊共用一個選通管，提高存儲器的密度。圖9所示的存儲電阻是具有單向編程特性(即同一方向的電信號可以對金屬氧化物存儲電阻實現SET和RESET操作)的金屬氧化物，可以是CuxO(l<x《2)[3]、WOx(2《x《3)、鎳的氧化物NiO/NiOx、鈦的氧化物Ti02/TiOx、鋯的氧化物Zr02/ZrOx、鋁的氧化物八1203、鈮的氧化物礎205、鉭的氧化物1^05、鉿的氧化物HfC^、鉬的氧化物MoOx、鋅的氧化物ZnO、SrZr03、PbZrTi03、Pr^CaxMnOs等二元或者二元以上的多元金屬氧化物。需要指出的是，對于以上存儲介質材料，由于制備工藝以及性能需求，在元素的化學計量比上會有所變化，這不應視作對本發(fā)明的限制。還應該指出的是，以氧化物材料為主體成份，在其中進行少量雜質元素摻雜以改善性能，如在鉬的氧化物或者鋁的氧化物或者鋯的氧化物中摻入微量銅[16]，在鋅的氧化物中摻入鋁[16]，在SrZrC^中摻Cr[17]，又如在PbZrTi03中摻入La[18]，這不應視作對本發(fā)明的限制。10模塊中的二極管是通過兩種不同導電類型金屬氧化物形成。通過p型金屬氧化物半導體與n型金屬氧化物半導體直接連接形成具有單向導通的pn異質結；其中p型金屬氧化物和n型金屬氧化物的任何一個至少由下述一組材料中選出的一種材料形成CuxO、WOx、TiOx、NiOx、ZnO、Zr02、HfO、CoO、Nb205。圖IO給出了lTkR存儲單元的實施例的結構剖面圖，其中選通管二極管的結構包括圖10a和圖10b中所示兩個實施例。通過該圖闡述一個存儲單元中的多個模塊可以位于不同的互連線金屬平面上。圖10中示出1個存儲單元中4個模塊111、112、113、114，每個模塊包括一個存儲電阻和一個二極管，圖10a實施例中，以模塊lll為例，它包括金屬氧化物存儲電阻201以及251a和251b形成的pn結二極管，其中電阻251a和251b為不同導電類型的p型或者n型金屬氧化物，p型金屬氧化物和n型金屬氧化物的任何一個至少由下述一組材料中選出的一種材料形成CuxO、WOx、TiOx、NiOx、ZnO、Zr02、HfO、CoO、Nb205，本發(fā)明例中選擇CuxO為存儲電阻201，p型金屬氧化物Q^O為二極管的一部分251a，n型金屬氧化物W03為二極管的另一部分251b。圖10b實施例中，以模塊lll為例，111包括半導體類型的金屬氧化物存儲電阻201以及不同于201半導體類型的金屬氧化物251，金屬氧化物存儲電阻201起存儲作用，并且同時與金屬氧化物251直接接觸時形成pn結，因此存儲電阻201同時具有形成二極管一端的作用。其中p型金屬氧化物和n型金屬氧化物的任何一個至少由下述一組材料中選出的一種材料形成CuxO、WOx、TiOx、NiOx、ZnO、Zr02、HfO、CoO、Nb205;以存儲電阻201選擇為NiOx、金屬氧化物251選擇為WOx時為例，NiOx層201同時具有p型半導體特性，WOx層251具有n型半導體特性，NiOx層201與WOx層251形成pn結二極管。圖10所示的模塊111、112、113、114的一端與同一選通器件100(圖中為MOSFET)直接連接，其中存儲電阻位于通孔的底部部并與下層金屬線直接連接，下層金屬連線形成存儲電阻的下電極并于選通管直接相連接；模塊lll、112、113、114的另一端分別與獨立的字線(TE)連接，其中金屬氧化物形成的二極管位于存儲電阻之上，與位線直接相連接。模塊所在層及與其連接的金屬線所在的層定義為一個復合層，同一存儲單元中的存儲電阻可位于不同的復合層上，圖7中4個模塊位于兩個復合層上，例如模塊111和112所在的層與其連接的下層金屬引線層構成第二復合層，而模塊113和114所在的平面與其連接的下層金屬引線層構成第一復合層。復合層在垂直方向上層疊，構成三維結構。不同復合層間通過通孔中的金屬塞連接。圖11給出了本發(fā)明存儲器一個實施例中采用1TkR結構存儲單元所形成電阻轉換存儲器陣列的一部分的電路圖。實施例中k=4。電阻轉換存儲器陣列包括n條相互平行的字線和m條相互平行的位線，字線和位線相互垂直。m條相互平行的位線分為m條相互平行的全局位線GBLO，GBL1，GBL2……GBLm和m條相互平行的局部位線LBLO，LBL1，LBL2……LBLm，全局位線和局部位線分別連接至選通管的兩端，選通管的控制端連接至局部位線譯碼器，如圖示中全局位線GBLO和局部位線LBLO連接至選通管802的兩端，選通管802的控制端連接至局部位線譯碼器801。存儲單元位于一條字線與4條局部位線的交叉區(qū)，如圖示中存儲單元600位于字線WLO與局部位線LBLO，LBL1，LBL2，LBL3形成的交叉區(qū)。下面說明存儲單元的具體連接方式，圖中示出存儲單元600，本實施例中存儲單元的連接方式與圖9(d)相同，也可采用如9(a)，圖9(b)，圖9(c)所示的連接方式，這不是對本發(fā)明的限制。存儲單元中一個存儲電阻與一個二極管串聯(lián)形成一個模塊，其中存儲電阻201至204的一端與二極管251至254的p端相連，存儲電阻201至204的另一端則分別與選通管802至805連接，選通管802至805的控制端與局部位線譯碼器801連接。這樣存儲電阻201至204通過選通管802至805分別與不同的全局位線GBLO至GBL3連接。二極管251至254的p端與選通器件100連接，并通過選通器件100與字線WL0連接。每個字線-局部位線交叉對應一個模塊。以對存儲電阻201進行操作為例來進行說明，選通器件100在行譯碼驅動501輸出信號的控制之下導通，局部位線譯碼器801進行譯碼，801的輸出使選通器件802打開，選通器件803、804、805均關斷，列譯碼器601使選通器件802，803，804，805與敏感放大器/驅動器702之間連通，從而操作電流的通路為選通器件802，目標存儲電阻201，二極管251，選通器件IOO。這樣就選中字線WLO和局部位線LBLO交叉點對應的模塊中的存儲電阻201進行操作。位于同一位線上的存儲電阻可共享選通管，例如，在位線LBLO上的存儲電阻可共享選通管802。下面分析存儲單元中二極管的作用。圖12(a)是圖11中位于同一列上共享局部位線LBLO至LBL3的存儲單元組成的一個4行存儲陣列的特例。當需要操作存儲電阻201時，理想的電流通路為電流從選通器件802經過目標存儲電阻201，二極管251至被選通的選通器件100流到com線301。但是如圖12(a)，還有其他的電流通路，比如電流從選通器件802經過存儲電阻209，二極管259，二極管262，存儲電阻212，存儲電阻204，二極管254至被選通的選通器件100流到com線301。這樣的電流通路還有很多。圖12(b)示出了圖12(a)例子中操作存儲電阻201時實際的等效電路圖。電流首先通過選通器件802，一路流過需要被操作的存儲電阻201和二極管251，另一路先流過所選中列未選中行的存儲電阻205，209，213以及二極管255，259，263，然后分成三路流過未選中行未選中列的存儲電阻206，207，208和二極管256，257，258;存儲電阻210，211，212和二極管260，261，262;存儲電阻214，215，216和二極管264，265，266，然后再流過選中行未選中列的存儲電阻202，203，204和二極管252，253，254，最后與流過需要被操作的存儲電阻201和二極管251的電流一同流過選通管至com線301。圖12(b)中箭頭所示的電流是我們希望在存儲單元塊流過的電流，而其它流過除存儲電阻201和二極管251以外的電流則是漏電流(sneakingcurrent)。我們定義選中列未選中行的存儲電阻和二極管構成等效電路的第一級，未選中行未選中列的存儲電阻和二極管構成等效電路的第二級，選中行未選中列的存儲電阻和二極管構成等效電路的第三級。如果不使用二極管，即將圖12(b)中的二極管251-265都去掉，那么漏電流將會很大，一方面漏電流的存在使得電路的功耗增大，另一方面，漏電流流過未被選中的存儲電阻，在未被選中的存儲電阻產生電壓降，有可能使未被選中的存儲電阻發(fā)生誤操作，降低了電路的可靠性。而使用了二極管251-265之后，如圖12(b)，等效電路第二級中的二極管總是處于反偏狀態(tài)，由于二極管反偏電流很小，這樣大大限制了漏電流，降低了電路的功耗，同時，二極管的反偏等效電阻很大，使得寫電壓大都落在反偏的二極管上，使未被選中的存儲電阻不會被誤操作，提高了電路的可靠性。圖13給出采用1TkR存儲單元的存儲器系統(tǒng)尋址的一個實施例。這里將存儲電阻所在層及與其直接連接的金屬互連線所在的層定義為一個復合層，圖中層的概念是指一個復合層。如圖所示，三個地址信號的作用分別為信號1300為層地址，信號1301為列地址，信號1302為行地址。這三個信號分別連接到局部位線譯碼器801，列譯碼器601和行譯碼器501上。地址信號通過這三個譯碼器耦連到每一個存儲電阻上。通過層地址1300和局部位線譯碼器801來進行尋址，導通全局位線與相應的局部位線，確定要進行操作的層，例如，信號線1310、1320、1330有效，分別選中層l、層2、層3進行操作，進一步選中與列地址和行地址耦連的位線和局部字線的交叉點處對應的存儲電阻進行操作。本實施例中，被選中同時操作的不同電阻可以是位于同一層上，也可以位于不同的層上。圖14給出了對上述存儲器進行寫操作的方法。左圖(a)給出了流程，右圖(b)給出了一個實施例。圖示中以字長32位為例，首先將目標存儲單元中的數據輸出到到輸出SRAM數據緩沖器中，將擬寫入數據輸入到輸入SRAM數據緩沖器中，然后將目標存儲單元的數據和擬寫入數據逐位進行比較，若存儲單元中的數據與擬輸入數據相同，不進行寫操作，若存儲單元中的數據與擬輸入數據不同，則對這些存儲單元中的存儲電阻進行編程，使其數據狀態(tài)改變?yōu)橄喾礌顟B(tài)。這種操作方法減少了對存儲單元進行操作的幾率，可以提高使用穩(wěn)定性。將存儲電阻翻轉為相反數據狀態(tài)的具體編程方法將在圖15的實施例中進一步詳細說明。圖15給出對于選定的存儲電阻，改變其存儲數據狀態(tài)的寫操作方法的一個實施例的邏輯功能框圖。其特征在于被操作的存儲電阻的電阻狀態(tài)可以耦合到邏輯控制單元003上，從而控制編程操作是否停止。下面簡述實施實例的工作原理首先，需要寫入的數據從數據線上存入到輸入數據緩沖OOl中，數據緩沖器中的數據作為編程控制模塊002的輸入信號，編程控制模塊的輸出作為多路選擇器件860、870的輸入，根據輸入的不同，選擇不同的編程信號。列譯碼的輸出信號007使選通器件1500和1501導通，行譯碼輸出信號008使選通器件100導通，于是形成了加在存儲電阻201兩端的一個通路。整個寫操作實際上包括預讀和寫兩個過程，如圖所示，在預讀階段，施加讀信號在存儲電阻201上，讀信號是小的電信號，不會改變存儲電阻的數據狀態(tài)。讀出放大器005的輸出即為存儲單元當前的數據狀態(tài)，存入數據輸出緩沖器004中，然后與存入在數據輸入緩沖OOl中的擬寫入數據狀態(tài)進行比較，如果相同則通過邏輯控制003的輸出使選通器件1502截至，從而寫操作停止，如果不同，則施加寫電壓在存儲電阻201上，相對于讀出電壓，寫電壓是大的電信號，會改變存儲電阻的數據狀態(tài)。在寫的同時讀出放大器005同步輸出存儲單元的數據狀態(tài)，寫操作持續(xù)到當存儲電阻的數據狀態(tài)與數據緩沖OOl中的一致時，通過邏輯控制003的輸出使選通器件1502截至，從而寫操作停止。這種方法可以避免對存儲電阻過度操作(over-programming)而導致可擦寫次數下降。寫操作過程中判斷存儲電阻的數據狀態(tài)的具體方法的一個實施例如圖16所示，在實際應用中，存儲電阻在低阻或高阻狀態(tài)時，其阻值都會有一定的分布范圍，圖16中A'A、B'B分別表示低阻和高阻的阻值分布范圍，A和B分別代表低阻和高阻分布范圍的最大值和最小值。寫入的時候需要將目標存儲單元的阻值能夠寫入到高阻態(tài)或低阻態(tài)分布的范圍之內，同時又要避免對存儲電阻過度操作。在實施例中，在寫入高阻態(tài)的時候，當目標存儲電阻的值大于B值，則認為寫操作成功，在寫入低阻態(tài)的時候，當目標存儲電阻的值小于A值，，則認為寫操作成功。根據設定的B和A值，可以確定圖1513中讀出放大器005的參考電壓。圖17給出了根據圖15和圖16采用相同極性電信號進行編程操作的寫驅動電路的一個具體實施例。首先數據信號Dataln在時鐘信號elk的作用下，鎖存到D觸發(fā)器1713中，產生兩個輸出，分別為與寫入數據信號相同的DataQ，和與寫入數據信號相反的NegDateQ。這兩個信號通過與非門1713，1714產生兩個控制信號，分別為p_control和n_Control.根據分析可知當Dataln為"1"時，p_control信號為高電平，n_Control信號為低電平，反之，當Dataln為"0"時，p_control信號為低電平，n_Control信號為高電平。這兩個信號，可以控制PMOS管1700、1701導通還是關斷。當寫入數據"1"時，相應的電壓信號"Writel"通過MOS管1700、1703、選通器件802加在所尋址的存儲電阻上。而當寫入數據"0"時，相應的寫電壓信號"WriteO"通過MOS管1701，1703，選通器件加在所尋址的存儲電阻上。因為采用的是同極性的電壓進行寫入，所以寫電壓信號"Writel"和"WriteO"極性相同，但幅度不同。根據圖15所示的寫操作邏輯框圖，因為在寫操作的同時可以監(jiān)視目標存儲電阻狀態(tài)的變化，所以編程的時間是自適應控制的，所以僅僅需要選擇同極性寫信號的幅度即可。當寫操作開始時，首先施加讀信號，此時EQ有效，讀出目標存儲電阻的當前數據狀態(tài)，如果目標存儲電阻所處的初始邏輯狀態(tài)恰好與D觸發(fā)器1701的輸出DataQ的數據一致，則會產生Wp^h信號，這個信號將D觸發(fā)器1702異步清零，即使EN變?yōu)榈碗娖?，寫操作停止。若存儲單元狀態(tài)和D觸發(fā)器1701的輸出DataQ的數據不同，則施加一個寫信號脈沖進行寫操作，之后施加讀信號，如果目標存儲電阻所處的初始邏輯狀態(tài)與D觸發(fā)器1701的輸出DataQ的數據一致，則使\^1111811信號有效停止寫操作，如果目標存儲電阻所處的初始邏輯狀態(tài)與D觸發(fā)器1701的輸出DataQ的數據不一致，則繼續(xù)施加寫脈沖。下面分析WFinish信號如何產生。本實施例中WFinish信號是高電平有效的。在進行存儲電阻狀態(tài)讀出的時候，如果待寫入的數據為l，則選取低阻的參考電阻作為基準，根據分析可知，如果目標存儲電阻的阻值小于該基準電阻，則讀出放大器的輸出為邏輯l，反之為邏輯0。因此如果目標存儲電阻的狀態(tài)已經為待寫入數據的狀態(tài)，則兩者相異或，輸出為0，這時WFinish就會變?yōu)楦唠娖?，標志寫操作完成。同理可以分析待寫入數據?時，選擇高阻的參考電阻作為基準，如果目標存儲電阻的阻值大于該基準電阻，則讀出放大器的輸出為O，反之為l。因此如果目標存儲電阻的狀態(tài)已經為待寫入數據的狀態(tài)，則兩者相異或，輸出為0，產生高電平有效的WFinish信號。需要指出的是，以上說明寫操作的過程中存儲單元的連接是按照圖9(d)進行的，如果存儲單元的連接方法如圖9(a)，圖9(b)，圖9(c)，寫操作的方法也是類似的，不同點僅僅在于電壓極性的選擇。具體地，如果存儲單元的連接方法如圖9(a)，圖9(b)，寫電壓信號"Writel"禾P"WriteO"極性為負，如果存儲單元的連接方法如圖9(c)，圖9(d)，寫電壓信號"Writel"禾口"WriteO"極性為正。圖18示出圖17中所加寫電壓WriteNeg和WritePos的波形示意圖。圖中脈沖18601，1803，1805，1807，1809是讀脈沖，幅度較小，不會改變存儲電阻的狀態(tài)，其作用是在每次施加寫脈沖前驗證存儲電阻的狀態(tài)是否與待寫入數據相同，如果相同則會使圖17中的writefinish信號有效，這已在上文中說明過。圖中脈沖1802，1804，1806，1808，1810是寫脈沖，幅度較大，會改變存儲電阻的狀態(tài)，寫脈沖的幅度逐個升高，根據電阻轉換存儲器的器件特性，使用這樣的寫脈沖算法，可以大大提高其可擦寫次數(endurance)。圖19給出了寫操作的時序圖。該圖是將數據1寫入到初始狀態(tài)為"0"的存儲電阻中的實施例。首先編程使能信號1900有效(變?yōu)楦唠娖?，然后讀出放大器使能信號1901有效，接著放大器平衡信號(EQ)1902有效，放大器開始工作。寫操作完成信號1903變?yōu)榈碗娖?即WFinish信號)，編程信號1904逐漸增大。曲線1905表示了放大器輸出的變化。最后放大器輸出變?yōu)閘，寫操作完成信號1903變?yōu)楦唠娖剑瑢懖僮鹘K止。圖20給出了讀出放大器輸入級的設計的一個實施例。PMOS管2001，2002，NMOS管2004、2005形成交叉耦合對，這是一個正反饋的電路，當節(jié)點2010，2011的電位有較小的差異后，通過交叉耦合對的正反饋作用，這個差異被迅速拉大，于是產生SO，SON兩個互補的輸出。NMOS管2006，2007是一對差分對管，INN和INP為輸入，當INN與INP不相等時(即有差模信號輸入時)通過NMOS管2006和2007的電流會產生一個差異，從而導致節(jié)點2010、2011的電位不平衡，最終產生有效的輸出。NMOS管2008提供差分放大器的電流源偏置，其柵端接使能信號，當使能信號有效時，放大器開始工作。圖21給出了鉗制電流對使存儲電阻狀態(tài)改變的電信號的影響的典型實驗曲線。曲線110為未加電流鉗制情況下的I-V特性曲線圖，存儲器件初始態(tài)為低阻態(tài)，當掃描電壓為1V時，存儲器件由低阻態(tài)變?yōu)楦咦钁B(tài)。曲線lll是將電流鉗制在較小值的情形，可以看到電流被鉗制于lmA左右，存儲單元的狀態(tài)在電壓為4V時仍未發(fā)生翻轉。對比曲線IIO，表明電流被嵌制在較低的水平，要使存儲單元狀態(tài)改變需要的電壓較高。通過這個現象可以說明，如果流過存儲器件的電流較大，則在電壓較小的情況下，存儲器件就可能發(fā)生狀態(tài)的翻轉，這對于讀出是不利的，很容易造成讀出時的誤寫入。應該指出的是，圖21中的數據值是相應于具體的器件尺寸和工藝條件的，但是在不同的工藝尺寸和條件下，都具有與圖21相同的規(guī)律。根據圖21的結果，圖22中提供了讀操作方法的一個實施例，在讀操作時設置較小的鉗制電流，可以防止讀的過程中，在較低的讀電壓下，發(fā)生誤操作。應當指出的是，設置鉗制電流的具體電路不應該僅限于實施例中采用的電路。圖22中，通過比較相同電流流過參考存儲器件和目標存儲器件產生的電壓降來區(qū)分邏輯狀態(tài)。PMOS管2200的柵端接讀出使能信號EN，當EN信號為低電平時，讀出放大器開始工作。PMOS管2201和2202構成電流鏡，使流過存儲電阻221和參考電阻217的電流ID1和ID2相等，從而產生不同的電壓降，放大器005可以將這個電位差進行放大，產生表示存儲單元邏輯狀態(tài)的輸出。在讀出電路的設計中，晶體管2207其柵極接一鉗位電壓，可以用來限定通過存儲單元的最大電流，避免讀操作時造成狀態(tài)的誤翻轉。應該指出的是，如圖15所描述的，在寫操作中也需要實時讀出存儲單元的狀態(tài)，所以寫驅動電路和讀出電路可以共享讀出放大器。圖23給出了讀放大器所讀出存儲單元的狀態(tài)輸出至存儲器輸出端的實施例。在讀存儲器的過程中同時有2n個存儲單元的狀態(tài)被讀出，即有2n個讀放大器同時工作，也就同時需要2n個輸出緩存器暫存讀放大器讀出的數據，等待被串行輸出至存儲器的輸出15端口。在本實施例中，我們將2n個讀放大器和2n個輸出緩存器分成兩塊，即塊2330和塊2340，每一個塊中包括n個讀放大器，n個輸出緩存器和n個傳輸管，同一塊中的傳輸管的柵極接同一個控制信號。具體操作過程如下首先時序控制電路使LC信號變?yōu)楦唠娖?，RC信號變?yōu)榈碗娖剑x放大器中讀出的數據通過傳輸管2351，2352……，235n傳輸到輸出緩存器2311，2312……231n。這樣輸出緩存器2311，2312……231n中緩存的數據可以被串行的輸出至輸出端口，與此同時時序控制電路使RC信號變?yōu)楦唠娖?，LC信號變?yōu)榈碗娖?，讀放大器中讀出的數據通過傳輸管2361，2362……，236n傳輸到輸出緩存器2321，2322……232n，在出緩存器2321，2322……232n中緩存的數據可以被串行的輸出至輸出端口的同時，時序控制電路又使LC信號變?yōu)楦唠娖?，RC信號變?yōu)榈碗娖剑瑝K2330又開始工作，以此交替往復，當一塊電路的輸出緩存器從讀放大器得到讀到的數據時，另一塊電路將輸出緩存器的數據輸出至存儲器的輸出端。由于從讀放大器至輸出緩存器之間傳輸數據需要一定時間tl，這種讀的方法可以避免在讀放大器傳輸數據至輸出緩存器的這段時間tl中系統(tǒng)處于等待狀態(tài)，而是利用這段時間將另一塊電路的數據輸出至存儲器的輸出端，這樣能夠提高讀的速度。需要說明的是，在本實施例中將讀放大器和輸出緩存器劃分成2塊，實際應用中也可劃分成多塊，劃分的塊數不是對本發(fā)明的限制。應當指出的是，當采用鋁金屬作為互連線時，存儲電阻也是通過阻擋層金屬與作為一個電極的金屬引線材料連接，本發(fā)明提出的操作電信號的極性選擇方法也適用，互連線材料的改變以及互連線材料與何種存儲電阻組合不應視作對本發(fā)明的限制。還應該指出的是，圖11中示出的1TkR中的選通器件是M0SFET，選通器件也可以是二極管或雙極型晶體管，圖中未示出。襯底可以是單晶硅片襯底，也可以是SOI(silicononinsulator)襯底，還可以是薄膜半導體襯底，例如非晶硅半導體薄膜或是多晶硅半導體薄膜。以上描述的存儲操作方法，涉及到寫操作的方法、改變存儲單元數據狀態(tài)的方法、讀操作的方法以及寫操作時寫信號極性的選擇方法，可以選擇其中一項或者幾項的組合。這不應該被認為是對本發(fā)明的限制?，F在參考圖10討論在lTkR結構的存儲單元中，k取值所受的限制。如圖10所示，復合層可以通過金屬插塞在垂直方向進行層疊，形成三維的存儲陣列。每個存儲單元中的總電阻個數可以由下式確定k=N^total(1)其中Nl表示同一存儲単元中，位于每層互連金屬線層上的與同一選通器件相連接的存儲電阻個數，Lt。^表示總共的互連金屬線層數。在單個選通器件面積上，每層所安排的存儲単元個數Nl，是由版圖設計的規(guī)則決定。要使芯片面積的利用率達到最高，應該遵循這樣的原則即在符合設計規(guī)則的條件下，在單個選通器件的面積上安排盡可能多的存儲單元。根據式(l)可以決定k值的有兩個因素第一是每層互連金屬線層上共享同一選通器件的存儲電阻的個數；第二是金屬的層數?？紤]到局部位線的譯碼方式，共享同一選通器件的存儲電阻的個數應符合2n(n為自然數，等于l，2，3，......)，這樣可以最充分的利用地址線。n的具體值由金屬層數和存儲單元中位于每層金屬上的存儲電阻的個數決定，例如，每個存儲單元中，位于每層金屬上的存儲電阻有2個，共有8層金屬，那么每個存儲單元中有16個存儲電阻，n=4。又比如，每個存儲單元中，位于每層金屬上的存儲電阻有4個，共有8層金屬，那么每個存儲單元中有32個存儲電阻，n=5。參考圖24，本發(fā)明提供的系統(tǒng)的一個實施例，系統(tǒng)2400，可包括一控制器2401，輸入輸出(I/O)裝置2404、存儲器2403、總線2405。參考圖25，本發(fā)明提供的系統(tǒng)的又一個實施例，系統(tǒng)2400，可包括一控制器2401，輸入輸出(I/O)裝置2404、存儲器2403、總線2405，還包括通過總線2405彼此耦合的無線接口2402。應當注意，本發(fā)明的范圍并不限于具有這些部件的任何一種或具有所有這些部件的實施例?？刂破?401可包括一個或多個微處理器、數字信號處理器、微控制器等。存儲器2403可用存儲傳輸到系統(tǒng)2400或由系統(tǒng)2400傳送的信息，還可用于存儲指令。存儲器2403可以由一種或多種不同類型的存儲器組成，例如快閃存儲器和/或包含一種如本發(fā)明所說明的存儲器件，其結構特征為采用二元或者二元以上的多元金屬氧化物作為存儲電阻；以及數個存儲單元，每個存儲單元中都包括兩個或兩個以上存儲電阻，每個存儲電阻的第一電極都與同一個選通器件連接，第二電極與不同的位線耦連，形成若干個存儲電阻共享同一個選通器件的結構。參考文獻[l]I.G.Baek，M.S丄ee，S.Seo，M丄Lee，D.H.Seo，.S.Suh，J.C.Park，S.O.Park，H.S.Kim，I.K.Yoo，U-InChung，andJ.T.Moon，"Highlyscalablenon-volatileresistivememoryusingsimplebinaryoxidedrivenbyasymmetricunipolarvoltagepulses"，IEDMTech.Dig.p.587(2004).[2]A.Chen，S.Haddad，Y,C.Wu，"Non-VolatileResistiveSwitchingforAdvancedMemoryApplications"IEDMTechDig.，p.746，2005[3]A.Chen，S.Haddad，Y,C.Wu，"Non-VolatileResistiveSwitchingforAdvancedMemoryApplications"inNVSMW，2006[4]1.G.Baek，M.S丄ee，S.Seo，M丄Lee，D.H.Seo，.S.Suh，J.C.Park,S.O.Park，H.S.Kim，I.K.Yoo，U-InChung，andJ.T.Moon,"Highlyscalablenon-volatileresistivememoryusingsimplebinaryoxidedrivenbyasymmetricunipolarvoltagepulses"，IEDMTech.Dig.p.587(2004).[5]林殷茵等，"一種電阻隨機存儲器及其存儲操作方法"，申請?zhí)?00710036818.9[6]安承彥等"包括一個電阻器和一個二極管的非揮發(fā)存儲器"，申請?zhí)?00510120431.2[7]LG.Baek，D.C.Kim，M丄Lee、H,J.Kim，E.K."Multi-layerCross-pointBinaryOxideResistiveMemory(OxRRAM)forPost-NANDStorageApplication"，ElectronDevicesMeeting,2005.IEDMTechnicalDigest.IEEEInternational.p.750.[8]Myoung.JaeLee，SunaeSeo，Dong-ChirlKim，etal，"ALow-Temperature-GrownOxideDiodeasaNewSwitchElementforHigh-Density,NonvolatileMemories"，AdvancedMaterials,2007，19，p73.[9]KotaroMizuno，MasanobuIzaki，KuniakiMurase，TsutomuShinagawa，MasayaChigane，MinoraInaba，AkimasaTasaka，andYasuhiroAwakura"StructuralandElectricalCharacterizationsofElectrodepositedp-TypeSemiconductorCuaOFilms"，J.Electrochem.Soc.，Volume152，Issue4，pp.C179-C182(2005)[10]Giraudeau，A.Fan，RR.RBard，A.J.，"Semiconductorelectrodes.30.Spectralsensitizationofthesemiconductorsn-Ti02andn-W03withmetalphthalocyanines"J.Am.Chem.Soc.，Vol102，Issue16(1980).[ll]Y.Ohya，H.Saiki，Y.Takahashi，J.Mater.Soc.1994，29，4099.[12]K.C.Park，S.Basavaiah，J.Non-Cryst.Solids.1970，2，284.[13]LKetsman，Y.B丄osovyi，A.Sokolov，J.Tang，Z.Wang，K.D.Belashchenko1andP.A.Dowben，"Then-typeGd-dopedHf02tosiliconheterojunctiondiode"，AppliedPhysicsA:MaterialsScience&Processing,Vol89，Num.2，p489(2007)[14]SuzukiS，MiyataT，MinamiT，"p-typesemiconductingCu20-CoOthinfilmspreparedbymagnetronsputtering"JOURNALOFVACUUMSCIENCE&TECHNOLOGYA21(4):1336-1341(2003)[15]"Investigation,forNH3gassensingapplications,oftheNb205semiconductingoxideinthepresenceofinterferentspeciessuchasoxygenandhumidity"SENSORSANDACTUATORSB-CHEMICAL45(2):107-114(1997).[16]DongsooLee，DongjunSeong，HyeJungChoi，InhwaJo，R.Dong，W.Xiang，SeokjoonOh，MyeongbumPyun，Sun-okSeo，SeonghoHeo，etal."Excellentuniformityandreproducibleresistanceswitchingcharacteristicsofdopedbinarymetaloxidesfornon-volatileresistancememoryapplications."IEDM2006[17]C.Y丄iu，P.H.Wu，A.Wang，W.Y.Jang，J.C.Young，K.Y.Chiu，andT.YTseng,"Bistableresistiveswitchingofasputter-depositedCr-dopedSrZr03menmoryfilm"，正EEEDLvol.26，p.351，2005.[18]Y.Watanabe，Phys.Rev.B59，11257，1999.18權利要求一種單極編程的電阻存儲器，采用二元或者二元以上的多元金屬氧化物作為存儲電阻，其特征在于包括m條字線，2≤m≤210，n條位線，2≤n≤210，以及若干個存儲單元，每個存儲單元位于一條字線與數條位線的各個交叉區(qū)，每個存儲單元中都包括一個選通器件、兩個或兩個以上的上述存儲電阻和二極管，存儲電阻與二極管串聯(lián)連接，形成一個存儲電阻和一個二極管組成的模塊，每個模塊的第一輸出電極都與上述的同一個選通器件連接，并通過該選通器件與字線耦連；每個上述模塊的第二輸出電極與不同的位線耦連，形成若干個存儲電阻和二極管組成的模塊共享上述的同一個選通器件的結構。2.根據權利要求1所述的電阻存儲器，其特征在于所述的模塊中的二極管是通過以下方法形成通過p型或者n型的金屬氧化物半導體與異型的金屬氧化物半導體直接連接形成具有單向導通的pn異質結，它位于存儲電阻與字線之間，或者位于每個存儲電阻與選通管之間；其中p型金屬氧化物和n型金屬氧化物由下述一組材料中的至少一種材料形成CuxO、WOx、TiOx、NiOx、ZnO、Zr02、HfOx、CoO、Nb205。3.根據權利要求1或2所述的電阻存儲器，其特征在于所述形成存儲電阻的二元或者二元以上的多元金屬氧化物是CUxOKx《2、WOx2《X《3、鎳的氧化物、鈦的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物、鉿的氧化物、鉬的氧化物、鋅的氧化物、SrZr03、PbZrTi03、PrLxCaxMnOs。4.根據權利要求1所述的電阻存儲器，其特征在于所述的模塊中的二極管通過以下方法形成半導體特性的金屬氧化物存儲電阻層和與電阻層異型的金屬氧化物層直接接觸，連接形成具有單向導通的pn異質結；位于存儲電阻與字線之間，或者位于每個存儲電阻與選通管之間；其中與存儲電阻層異型的p型或n型金屬氧化物由下述一組材料中的一種材料形成CuxO、WOx、TiOx、NiOx、ZnO、Zr02、HfOx、CoO、Nb205。5.根據權利要求4所述的電阻存儲器，其特征在于所述形成存儲電阻層的二元或者二元以上的多元金屬氧化物是CUxOKx《2、WOx2《X《3、鎳的氧化物、鈦的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉿的氧化物、鉬的氧化物或鋅的氧化物。6.根據權利要求1所述的電阻存儲器，其特征在于同一存儲單元中的不同存儲電阻和二極管位于不同的互連金屬線層上，每一層互連金屬線層和與之連接的存儲介質所在的層構成一個復合層，不同復合層在垂直方向進行層疊，相鄰復合層間通過位于通孔中的金屬塞連接，形成三維的存儲陣列。7.根據權利要求1所述的電阻存儲器，其特征在于所述的每個模塊的第二電極與不同的位線耦連是由存儲電阻的第二電極與不同選通器件連接，并通過這些與之連接的選通器件進一步與不同的位線連接實現。8.—種對權利要求1所述的電阻存儲器進行存儲操作的方法，包括寫操作方法和/或讀操作方法，其特征在于所述寫操作方法為寫操作前預讀存儲單元中的數據與輸入數據緩沖器中的擬寫入數據進行比較，若存儲電阻中的數據與擬寫入數據相同，不進行寫操作，若存儲電阻中的數據與擬寫入數據不同，則進行寫操作；禾口/或在進行寫操作時，采用相同極性的電壓進行由高阻到低阻和由低阻到高阻的操作；所述讀操作方法為限制讀操作時通過存儲單元的電流能夠到達的最大值；禾口/或進行讀操作時將數據輸出緩存器分為數個部分，當其中的一個部分中的數據被送至數據輸出口的同時，其余各部分數據輸出緩存器則從靈敏放大器中獲得將要被輸出的數據。9.根據權利要求8所述的方法，其特征在于采用相同極性電壓進行寫操作時，在存儲電阻兩端施加多個寫入脈沖，寫入脈沖的幅度逐級升高；每次為存儲電阻兩端施加寫入脈沖后通過讀操作驗證存儲電阻的電阻值是否已經達到擬寫入數據所要求的電阻分布范圍，如果達到擬寫入數據所要求的電阻值則停止寫操作，如果未達到擬寫入數據所要求的電阻值，則繼續(xù)為存儲電阻兩端施加幅度更高的寫入脈沖。10.—種權利要求1所述的電阻存儲器在系統(tǒng)中的應用，該系統(tǒng)包括一處理器，以及與所述處理器通信的輸入和輸出，以及耦連到該處理器的存儲器件；所述存儲器件為權利要求1所述的電陽存儲器。全文摘要本發(fā)明屬于集成電路
技術領域：
，具體為一種單極編程電阻存儲器及其存儲操作的方法。本發(fā)明采用二元或者二元以上的多元金屬氧化物(如CuxO(1＜x≤2)、WOx(2≤x≤3)等)作為存儲電阻的電阻轉換存儲器結構，每個存儲單元中包括一個選通器件和兩個或兩個以上的上述存儲電阻和二極管。存儲電阻與二極管串聯(lián)連接形成一個模塊，每個模塊的第一輸出電極與上述的同一個選通器件連接，并通過該選通器件與字線耦連；每個上述模塊的第二輸出電極與不同的位線耦連，形成若干個存儲電阻和二極管共享上述的同一個選通器件的結構。二極管通過p型金屬氧化物半導體與n型金屬氧化物半導體直接連接形成具有單向導通的pn異質結。該存儲器具有高存儲密度和存儲操作時不會產生交叉串擾的特點。文檔編號H01L27/24GK101692348SQ20071004593公開日2010年4月7日申請日期2007年9月13日優(yōu)先權日2007年9月13日發(fā)明者林殷茵,陳邦明申請人:林殷茵;陳邦明