本申請涉及電路編程技術(shù)領(lǐng)域，尤其涉及一種可編程電路。

背景技術(shù)：

目前，可編程電路已經(jīng)被廣泛用于例如修調(diào)模擬電路精度等應(yīng)用中，或者可以用于存儲嵌入式軟件。

現(xiàn)有的可編程電路，當(dāng)芯片遇到靜電時，容易出現(xiàn)被靜電誤編程的現(xiàn)象，。

現(xiàn)有技術(shù)不足在于：

現(xiàn)有的可編程電路抗靜電能力較差。

技術(shù)實現(xiàn)要素：

本申請實施例提出了一種可編程電路，以解決現(xiàn)有技術(shù)中可編程電路抗靜電能力較差的技術(shù)問題。

本申請實施例提供了一種可編程電路，包括：

可編程單元，其具有編程輸入端，

編程控制單元，其具有編程控制輸入端和編程控制輸出端，所述編程控制輸出端與所述編程輸入端相連，所述編程控制輸入端接收編程控制信號，

讀取單元，其具有讀取檢測端，所述讀取檢測端與所述編程輸入端相連，

靜電保護電路，在編程控制信號有效時，所述靜電保護電路與所述編程輸入端斷開；在編程控制信號無效時，所述靜電保護電路與所述編程輸入端相連。

有益效果如下：

由于本申請實施例所提供的可編程電路，在現(xiàn)有電路基礎(chǔ)上增加了靜電保護電路，在編程控制信號有效時，所述靜電保護電路與所述編程輸入端斷開，此時，靜電保護電路不影響可編程單元的編程；在編程控制信號無效時，所述靜電保護電路與所述編程輸入端相連，實現(xiàn)保護可編程單元的功能，從而增強可編程電路的抗靜電能力。

附圖說明

下面將參照附圖描述本申請的具體實施例，其中：

圖1示出了現(xiàn)有技術(shù)中可編程電路的結(jié)構(gòu)示意圖；

圖2示出了本申請實施例中可編程電路的結(jié)構(gòu)示意圖一；

圖3示出了本申請實施例中可編程電路的結(jié)構(gòu)示意圖二；

圖4示出了本申請實施例中內(nèi)置可編程電路的芯片的結(jié)構(gòu)示意圖。

具體實施方式

為了使本申請的技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖對本申請的示例性實施例進行進一步詳細的說明，顯然，所描述的實施例僅是本申請的一部分實施例，而不是所有實施例的窮舉。并且在不沖突的情況下，本說明中的實施例及實施例中的特征可以互相結(jié)合。

發(fā)明人在發(fā)明過程中注意到：

圖1示出了現(xiàn)有技術(shù)中可編程電路的結(jié)構(gòu)示意圖，如圖所示，傳統(tǒng)的可編程電路可以包括：NMOS(N型金屬-氧化物-半導(dǎo)體，N-Metal-Oxide-Semiconductor)管MN1、PMOS管MP1、讀出電路Read。

其中MN1為被編程元件，MP1為編程開關(guān)。

MN1的柵極連接至MP1的漏極，并連接至讀出電路Read的輸入端，MN1的漏極連接至VL電壓，MN1的源極和襯體接地，讀出電路的輸出連接至輸出端Do，MP1的源極和襯體連接至VH電壓。

Read用于讀出被編程元件(MN1)是否已被編程的狀態(tài)，一般Read電路會注入一個小電流(例如100納安)至MN1的柵極，例如：

如果MN1被編程后，MN1的柵極至地之間存在較大的漏電流(假設(shè)10微安)，所述漏電流一般大于Read電路注入的小電流，因此，讀出電路將檢測到DN1節(jié)點為低電平，輸出信號Do為低電平；

如果MN1未編程，則MN1的柵極至地之間沒有漏電流，則讀出電路Read注入的小電流(100納安)將DN1節(jié)點拉至高電平，讀出電路將輸出信號Do為高電平。

一般VL接較低電壓(例如3V)，VH接較高電壓(例如10V)，當(dāng)PROGN信號為低電平時，MP1導(dǎo)通，將高電壓VH連接至MN1的柵極，可以將MN1的柵極擊穿，破壞其柵極，導(dǎo)致柵極產(chǎn)生漏電，即進行編程。

用戶可以選擇性對被編程元件MN1進行編程或不編程。

發(fā)明人在發(fā)明過程中發(fā)現(xiàn)，當(dāng)靜電出現(xiàn)在VH管腳和地之間時，靜電可能耦合到DN1節(jié)點，導(dǎo)致MN1被擊壞，形成誤編程效果。為了提高芯片的抗靜電能力，有必要進行改進。

基于此，本申請實施例提出了一種可編程電路和內(nèi)置可編程電路的芯片，下面進行說明。

實施例一、

圖2示出了本申請實施例中可編程電路的結(jié)構(gòu)示意圖一，如圖所示，所述可編程電路可以包括：

可編程單元，其具有編程輸入端，

編程控制單元，其具有編程控制輸入端和編程控制輸出端，所述編程控制輸出端與所述編程輸入端相連，所述編程控制輸入端接收編程控制信號，

讀取單元，其具有讀取檢測端，所述讀取檢測端與所述編程輸入端相連，

靜電保護電路，在編程控制信號有效時，所述靜電保護電路與所述編程輸入端斷開；在編程控制信號無效時，所述靜電保護電路與所述編程輸入端相連。

具體實施時，在編程控制信號有效時，所述靜電保護電路與所述編程輸入端斷開，可以避免影響所述可編程單元的編程；在編程控制信號無效時，所述靜電保護電路與所述編程輸入端相連，可以起到靜電保護的作用。

由于本申請實施例所提供的可編程電路，在現(xiàn)有電路基礎(chǔ)上增加了靜電保護電路，在編程控制信號有效時，所述靜電保護電路與所述編程輸入端斷開，此時，靜電保護電路不影響可編程單元的編程；在編程控制信號無效時，所述靜電保護電路與所述編程輸入端相連，實現(xiàn)保護可編程單元的功能，從而增強可編程電路的抗靜電能力。

實施中，在所述編程控制信號有效時，所述編程控制單元通過所述編程控制輸出端輸出有效的編程信號，所述可編程單元被所述編程信號所編程，

在所述編程控制信號無效時，所述編程控制單元通過所述編程控制輸出端輸出無效的編程信號，所述可編程單元保持原來的狀態(tài)。

具體實施時，在所述編程控制信號無效時，所述可編程單元保持原來的狀態(tài)可以為：如果所述可編程單元已經(jīng)被編程，那么，在所述編程控制信號無效時，所述可編程單元保持已經(jīng)被編程的狀態(tài)；如果所述可編程單元沒有被編程過，那么，在所述編程控制信號無效時，所述可編程單元保持未被編程過的狀態(tài)。

實施中，所述讀取單元通過其讀取檢測端向所述編程輸入端注入第一預(yù)定電流，

所述可編程單元被編程后產(chǎn)生從所述編程輸入端到地的第二預(yù)定電流，所述第一預(yù)定電流小于所述第二預(yù)定電流，

所述讀取單元通過其讀取檢測端的信號確定所述可編程單元是否已經(jīng)被編程。

具體實施時，所述讀取單元通過其讀取檢測端的信號確定所述可編程單元是否已經(jīng)被編程可以為：

所述讀取單元檢測到所述讀取檢測端的信號為高電平，即，所述第一預(yù)定 電流將所述讀取檢測端拉至高電平，表示所述可編程單元的編程輸入端到地沒有漏電流，因此，可以確定所述可編程單元未被編程，所述讀取單元輸出高電平；

所述讀取單元檢測到所述讀取檢測端的信號為低電平，表示所述可編程單元的編程輸入端到地存在較大的漏電流，因此，可以確定所述可編程單元已經(jīng)被編程，所述讀取單元輸出低電平。

實施中，所述靜電保護電路包括靜電保護控制電路以及靜電保護器件，

在所述編程控制信號有效時，靜電保護控制電路控制所述靜電保護器件與所述編程輸入端斷開，

在所述編程控制信號無效時，靜電保護控制電路控制所述靜電保護器件與所述編程輸入端相連。

實施中，所述靜電保護控制電路包括：電阻R2、第一開關(guān)和第二開關(guān)，所述R2的一端與第一電源端VH相連，所述R2的另一端分別與所述第一開關(guān)的第一連接端、第二開關(guān)的控制端相連，所述第一開關(guān)的控制端與所述編程控制輸入端相連，所述第二開關(guān)的第一連接端與所述編程輸入端相連，所述第二開關(guān)的第二連接端與所述靜電保護器件的一端相連，所述靜電保護器件的另一端和所述第一開關(guān)的第二連接端接地，

在所述編程控制信號有效時，所述第一開關(guān)導(dǎo)通，所述第二開關(guān)斷開；

在所述編程控制信號無效且靜電在第一電源端VH產(chǎn)生電壓時，所述第一開關(guān)斷開，所述電阻R2控制所述第二開關(guān)導(dǎo)通，所述靜電保護器件控制所述編程輸入端的電壓在預(yù)設(shè)范圍內(nèi)。

具體實施時，在所述編程控制信號有效時，所述第一開關(guān)導(dǎo)通，所述第二開關(guān)斷開，此時，所述第二開關(guān)不影響所述可編程單元的編程；在所述編程控制信號無效且靜電在第一電源端VH產(chǎn)生電壓時，所述第一開關(guān)斷開(處于截止?fàn)顟B(tài))，所述電阻R2控制所述第二開關(guān)導(dǎo)通，所述靜電保護器件控制所述編程輸入端的電壓在預(yù)設(shè)范圍內(nèi)，保護所述可編程單元不被靜電擊穿。

實施中，所述第一開關(guān)為第二NMOS管MN2，所述第二開關(guān)為第三NMOS管MN3，所述MN3的作為第一連接端的漏極與所述編程輸入端相連，所述MN3的作為第二連接端的源極與所述靜電保護器件相連，所述MN3的襯體接地，所述R2分別與所述MN3的作為控制端的柵極、所述MN2的作為第一連接端的漏極相連，所述MN2的襯體和作為第二連接端的源極接地，所述MN2的作為控制端的柵極與所述編程控制輸入端相連。

為了便于編程控制信號的有效性轉(zhuǎn)換，本申請實施例還可以采用如下方式實施。

實施中，所述MN2的柵極與所述編程控制輸入端相連，具體可以為：

所述MN2的柵極與反相器INV1的輸出端相連，所述INV1的輸入端與所述編程控制輸入端相連。

本申請實施例可以通過在電路中增加反相器，使得在編程控制端和MN2處所述編程控制信號反相，便于電路設(shè)計、實施。

實施中，所述靜電保護器件可以為箝位二極管D1，所述D1的反向擊穿電壓低于所述可編程單元的擊穿電壓。

本申請實施例通過控制箝位二極管D1的反向擊穿電壓，將所述D1的反向擊穿電壓設(shè)置為低于所述可編程單元的擊穿電壓，在發(fā)生靜電時，所述D1可以箝位編程輸入端電壓，使得所述編程輸入端電壓低于所述可編程單元的擊穿電壓，實現(xiàn)保護所述可編程單元不被誤編程的目的。

實施中，所述可編程單元可以為第一NMOS管MN1，所述編程控制單元可以為PMOS管MP1，所述MN1的柵極作為編程輸入端分別與作為編程控制輸出端的MP1的漏極、讀取單元的讀取檢測端相連，MN1的漏極連接于第二電源端VL，MN1的源極和襯體接地，MP1的源極和襯體連接與第一電源端VH，MP1的柵極為所述編程控制輸入端。

實施中，所述第一電源端VH的電壓高于所述第二電源端VL的電壓，當(dāng)編程控制信號有效時，第一電源端VH的電壓擊穿所述MN1的柵極。

實施例二、

為了便于本申請的實施，下面以具體實例進行說明。

圖3示出了本申請實施例中可編程電路的結(jié)構(gòu)示意圖二，如圖所示，本申請實施例所提供的可編程電路可以包括：第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、PMOS管MP1、讀出電路Read、反相器INV1、二極管D1和電阻R2，其中，

MN1的柵極分別與MP1的漏極、MN3的漏極、Read的輸入端連接于第一節(jié)點DN1，MN1的漏極連接至第二電源端VL，MN1的源極和襯體接地，Read的輸出端連接至輸出端Do；

MP1的源極和襯體連接至第一電源端VH，MP1的柵極與編程控制輸入端(接收PROGN信號，以下簡稱PROGN端)連接；

MN3的源極連接D1的負極，MN3的襯體和D1的正極接地，MN3的柵極、MN2的漏極與R2的第一端連接于第二節(jié)點DN2；所述R2的另一端連接至VH，MN2的源極和襯體接地，MN2的柵極連接至INV1的輸出端，INV1的輸入端與所述PROGN端連接。

本申請實施例在現(xiàn)有可編程電路的基礎(chǔ)上，增加了反相器INV1、NMOS管MN2、MN3、電阻R2、二極管D1。

MN1的柵極連接至MP1的漏極，并連接至讀出電路(Read)的輸入端，MN1的漏極連接至VL電壓，MN1的源極和襯體接地，讀出電路的輸出連接至輸出端Do，MP1的源極和襯體連接至VH電壓。

為了實現(xiàn)增強MN1抵抗靜電能力，圖3中，MN3的漏極連接至DN1節(jié)點(MN1的柵極)，MN3的源極連接二極管D1的負極，MN3的襯體連接至地，D1的正極連接地，NMOS管MN2的源極和襯體接地，MN2的漏極連接至電阻R2的一端，電阻R2的另一端連接至輸入電源VH，MN2的柵極連接至反相器INV1的輸出，INV1的輸入接輸入信號PROGN(編程控制信號)。

當(dāng)PROGN信號為低電平時，反向器INV1的輸出信號PROG為高電平， MN2導(dǎo)通，將MN3的柵極拉低，MN3被斷開，此時，MN3不影響MN1的編程；當(dāng)靜電在VH節(jié)點產(chǎn)生高電壓時，芯片一般處于未工作狀態(tài)，反相器INV1的電源無電，所以PROG為低電壓，MN2處于截止?fàn)顟B(tài)，電阻R2將MN3的柵極拉高，此時MN3導(dǎo)通，箝位二極管能箝位DN1節(jié)點不會太高，即實現(xiàn)保護MN1柵極的功能，從而實現(xiàn)了增強MN1抵抗靜電能力的目的。

實施中，所述Read向所述MN1的柵極注入預(yù)設(shè)電流并通過檢測第一節(jié)點DN1的電平大小來確定MN1的被編程狀態(tài)，所述預(yù)設(shè)電流小于所述MN1被編程后MN1的柵極與地之間的漏電流。

具體實施時，Read用于讀出被編程元件是否已被編程的狀態(tài)，一般Read電路會注入一個小電流至MN1的柵極，例如：

如果MN1被編程后，MN1的柵極至地之間存在較大的漏電流，此漏電流一般大于Read電路注入的小電流，所以讀出電路將檢測到DN1節(jié)點為低電平，輸出信號Do為低電平；

如果MN1未編程，則MN1的柵極至地之間沒有漏電流，則讀出電路Read注入的小電流將DN1節(jié)點拉至高電平，讀出電路將輸出信號Do為高電平。

實施中，所述預(yù)設(shè)電流為100納安。

具體實施時，MN1的柵極至地之間存在較大的漏電流(例如可以為10微安)，此漏電流一般大于Read電路注入的小電流，所述小電流即預(yù)設(shè)電流，可以為100納安。

實施中，所述第一電源端VH的電壓值高于所述第二電源端VL的電壓值。

一般VL接較低電壓，VH接較高電壓，當(dāng)PROGN信號為低電平時，MP1導(dǎo)通，將高電壓VH連接至MN1的柵極，可以將MN1的柵極擊穿，破壞其柵極，導(dǎo)致柵極產(chǎn)生漏電，即進行編程。

實施中，所述第一電源端的電壓值可以為3v，所述第二電源端的電壓值可以為10v。

實施中，所述D1可以為箝位二極管，所述D1的反向擊穿電壓低于所述 MN1的柵極擊穿電壓。

具體實施時，所述D1可以為箝位二極管，一般可以設(shè)計所述D1的箝位電壓(即D1的反向擊穿電壓)低于MN1的柵極擊穿電壓(即MN1的編程電壓)。

當(dāng)靜電出現(xiàn)在VH輸入管腳時，由于箝位二極管D1將MN1的柵極箝位低于其擊穿電壓，可以實現(xiàn)避免MN1在靜電發(fā)生時誤編程MN1的問題。

實施中，當(dāng)靜電在第一電源端VH產(chǎn)生電壓時，反相器INV1的電源無電，所述MN2處于截止?fàn)顟B(tài)，R2拉高第二節(jié)點DN2，MN3導(dǎo)通，所述D1將所述MN1的柵極箝位低于所述MN1的柵極擊穿電壓。

實施中，當(dāng)?shù)谝浑娫炊薞H接入電壓擊穿MN1的柵極時，反相器INV1輸出高電平，所述MN2導(dǎo)通，將第二節(jié)點DN2拉低，MN3被斷開。

實施例三、

基于同一發(fā)明構(gòu)思，本申請還提出了一種內(nèi)置可編程電路的芯片，下面進行說明。

圖4示出了本申請實施例中內(nèi)置可編程電路的芯片的結(jié)構(gòu)示意圖，如圖所示，所述芯片可以包括上述可編程電路和硅基板，所述可編程電路形成于所述硅基板上。

實施中，所述芯片可以進一步包括：通訊接口和功能電路，所述通訊接口的第一輸出端與所述可編程電路的編程控制輸入端(或稱PROGN端)連接，所述通訊接口的第二輸出端與所述功能電路連接，所述第一輸出端輸出的信號與所述第二輸出端輸出的信號反相。

所述功能電路可以為現(xiàn)有技術(shù)中實現(xiàn)一定功能的電路結(jié)構(gòu)，本申請對此不作限制。所述功能電路可以與所述可編程電路隔離，所述第一輸出端輸出有效的編程控制信號時，可編程電路可以進行編程，所述第二輸出端輸出的信號與所述第一輸出端的信號反相，從而避免功能電路被高壓所損壞。在所述可編程電路編程結(jié)束時，所述第一輸出端可以輸出無效的編程控制信號，所述第二輸 出端輸出有效信號啟動功能電路。

具體實施時，所述通訊接口的第一輸出端或第二輸出端可以設(shè)置反相器，從而實現(xiàn)兩個輸出端的信號反相的目的。

本申請實施例所提供的內(nèi)置可編程電路的芯片，由于采用了上述可編程電路，增強了MN1抵抗靜電的能力，避免所述芯片受靜電影響導(dǎo)致誤編程現(xiàn)象發(fā)生。

盡管已描述了本申請的優(yōu)選實施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本申請范圍的所有變更和修改。