專利名稱：半導體器件的測試及半導體器件制造方法
技術(shù)領域：
本發(fā)明涉及半導體器件的制造，更具體地說，本發(fā)明涉及半導體器件制造過程中的半導體器件測試，及測試中用于產(chǎn)生測試數(shù)據(jù)的測試數(shù)據(jù)處理器。
隨著集成度的增加，集成電路的量級日益增大。在超大規(guī)模集成電路中，驗證集成電路的正確操作的測試成為一個重要的問題。
通常，集成電路的測試是利用模擬數(shù)據(jù)來完成的，模擬數(shù)據(jù)表示由軟件模擬產(chǎn)生的集成電路的預期功能操作，其中模擬數(shù)據(jù)一般是以在預定的采樣間隔下，在時間軸上抽取的采樣數(shù)據(jù)的形式提供的。這樣采樣的模擬數(shù)據(jù)隨后由測試數(shù)據(jù)處理器進行處理，測試數(shù)據(jù)處理器把這樣獲得的采樣模擬數(shù)據(jù)轉(zhuǎn)變成適用于集成電路的實際測試中的測試數(shù)據(jù)。應注意集成電路的測試是在利用以操作循環(huán)表示模擬結(jié)果的測試數(shù)據(jù)的同時，由測試器進行的。通常，測試數(shù)據(jù)是通過在特定采樣間隔下，對模擬數(shù)據(jù)采樣獲得的，所述特定采樣間隔具有和操作循環(huán)的時段一致的時間間隔。
圖1和圖2A-2D表示了測試數(shù)據(jù)處理器執(zhí)行的把模擬數(shù)據(jù)轉(zhuǎn)變成測試數(shù)據(jù)的一個常規(guī)例子，其中圖1表示了測試數(shù)據(jù)處理器的流程圖，而圖2A-2D表示了測試數(shù)據(jù)的事件信息及循環(huán)信息的例子。應注意事件信息表示模擬數(shù)據(jù)的計時，而循環(huán)信息表示在預定的采樣間隔下，對模擬數(shù)據(jù)采樣獲得的各個循環(huán)的事件信息。
下面參考圖1的流程圖來說明驗證圖2A的集成電路100的操作的過程。在圖2A的例子中，集成電路100具有輸入端子101和102，及輸出端子103。
參見圖1，首先執(zhí)行步驟S100，在該步驟中，按照圖2B中的圖形，對輸入/輸出端子101-103上出現(xiàn)的信號檢測事件(狀態(tài)的轉(zhuǎn)變)，其中圖2B表示在輸入/輸出端子101-103上出現(xiàn)的信號的狀態(tài)。應注意圖2B的圖形是對集成電路100的功能的進行軟件模擬得到的，并且表示集成電路100響應提供給輸入端子101和102的輸入信號，在輸出端子103上產(chǎn)生輸出信號。
在步驟S100之后，對圖2B的模擬數(shù)據(jù)執(zhí)行步驟S110，以便從模擬數(shù)據(jù)中得到圖2D中表示的測試計時信息。應注意當對包含在圖2B的模擬數(shù)據(jù)中的事件信息采樣以產(chǎn)生測試數(shù)據(jù)時，圖2D的測試計時信息是必需的。
參見圖2D，測試計時信息包括用于把多個不同的測試計時信息彼此區(qū)別開的計時數(shù)TNO；表示用于從圖2B的模擬數(shù)據(jù)中抽取事件信息的采樣間隔的周期信息CYCLE；表示對于輸入端子101和102，及輸出端子103上出現(xiàn)的各個信號的信號轉(zhuǎn)變模式的事件辨別者，其中應注意事件辨別者用于判別在各個采樣間隔中發(fā)生的信號轉(zhuǎn)變模式。例如，諸如NRZ或RZ之類的表示可用作事件辨別者，其中NRZ代表不復零轉(zhuǎn)變模式，而RZ表示復零轉(zhuǎn)變模式。在圖解說明的例子中，只有一個TNO，但是可以存在對應于不同的測試計時信息的多個不同的計時數(shù)TNO，其中這些不同的測試計時信息被用作在相應的，互不相同的計時和采樣間隔或周期下，對圖2B的模擬數(shù)據(jù)采樣的模板。
在步驟S110之后，過程轉(zhuǎn)到步驟S120，在該步驟中，根據(jù)每個TNO的圖2D的測試計時信息，對圖2B的模擬數(shù)據(jù)采樣，隨后執(zhí)行步驟S130，根據(jù)圖120中采樣得到的模擬數(shù)據(jù)，在步驟S130中產(chǎn)生圖2C中表示的測試數(shù)據(jù)。應注意除了計時數(shù)TNO之外，測試數(shù)據(jù)還含有在由TNO指定的先前采樣計時下，輸入和輸出端子101-103的信號的邏輯狀態(tài)。
在力2B的圖解說明的例子中，應注意只存在一個每5ns(納秒)發(fā)生的事件計時，這樣如圖2D中所示，只存在一個計時信息(TNO=“1”)。但是如前所述，對應于除“1”之外的TNO，可以有多個額外的事件計時。
這樣形成的圖2C的測試數(shù)據(jù)由測試器用于集成電路100的測試。
但是，前述的通過在預定的采樣間隔或周期下對模擬數(shù)據(jù)采樣來形成測試數(shù)據(jù)的方法的不足之處是必須提供和要處理的模擬數(shù)據(jù)的事件信息相一致的許多不同的測試計時信息，例如圖2D中表示的TNO為“1”的測試計時信息。應注意當從圖2B的模擬數(shù)據(jù)中抽取如圖2C中表示的測試數(shù)據(jù)時，這樣的測試計時信息用作為先驗模板。但是，這種準備不同模板的過程復雜，并要占用大量的時間。從而不可避免地降低了包含有這種測試過程的集成電路制造的效率。
此外，這種常規(guī)的測試過程要求基于精確的測試計時信息形成測試數(shù)據(jù)，以便確保在正確的計時下進行采樣。否則可能遺漏事件，或者可能存在事件計時的偏差，從而不可能把測試數(shù)據(jù)還原為原始的模擬數(shù)據(jù)。
另外，由于沒有對模擬數(shù)據(jù)和測試器進行的測試之間的精度進行匹配，因此通過對模擬數(shù)據(jù)采樣而從模擬數(shù)據(jù)中形成的測試數(shù)據(jù)勢必增大模擬數(shù)據(jù)精度和測試器精度之間的偏差。這樣，和測試器實際進行的測試相比，測試數(shù)據(jù)可能不必要地過于精確。另一方面，也可能存在測試數(shù)據(jù)的精度對于測試器進行的測試過于粗糙的情況。在后一情況下，不可能獲得對集成電路的滿意測試。
此外，由于缺少在不確定事件，例如噪聲存在的情況下驗證半導體操作的能力，因此形成測試數(shù)據(jù)的前述常規(guī)方法不能驗證這樣的不確定事件，驗證這些不確定事件需要高于測試器測量精度的精度。
此外，形成測試數(shù)據(jù)的常規(guī)方法還下述問題，當用于測試半導體器件的循環(huán)時間太短時，不能保證足夠的輸入/輸出死區(qū)。應注意對于在輸入狀態(tài)和輸出狀態(tài)之間轉(zhuǎn)換半導體器件的狀態(tài)，這樣的輸入/輸出死區(qū)是必需的。從而，不能以要求的精度測試半導體器件。
于是本發(fā)明的目的是提供一種新穎并且有效的形成用于測試半導體器件的測試數(shù)據(jù)的方法，及包括利用這種測試數(shù)據(jù)的測試過程的半導體器件制造方法。
本發(fā)明的另一個及更為具體的目的是提供一種從模擬所述半導體器件功能的模擬數(shù)據(jù)產(chǎn)生用于測試半導體器件的測試數(shù)據(jù)的方法，該方法包括下述步驟檢測所述模擬數(shù)據(jù)的狀態(tài)轉(zhuǎn)變；及響應所述模擬數(shù)據(jù)的所述檢測到的狀態(tài)轉(zhuǎn)變，產(chǎn)生所述測試數(shù)據(jù)。
根據(jù)本發(fā)明，省去了準備采樣信息作為模板的過程，并且模擬數(shù)據(jù)被直接轉(zhuǎn)變成測試數(shù)據(jù)。從而，也省去了事先提供許多不同模板的過程，能夠容易并且高效地地產(chǎn)生測試數(shù)據(jù)。由于是根據(jù)模擬數(shù)據(jù)的實際狀態(tài)轉(zhuǎn)變來形成測試數(shù)據(jù)，因此測試數(shù)據(jù)不會遺漏模擬數(shù)據(jù)中的轉(zhuǎn)變，從而能夠可靠并且精確地測試半導體器件。
結(jié)合附圖，根據(jù)下面的詳細說明，本發(fā)明的其它目的及另外的特征將是顯而易見的。
圖1表示了把模擬數(shù)據(jù)轉(zhuǎn)變?yōu)闇y試數(shù)據(jù)的常規(guī)過程的流程圖；圖2A-2D表示了用于測試集成電路的常規(guī)測試數(shù)據(jù)的各個方面；圖3表示了根據(jù)本發(fā)明第一實施例的半導體測試系統(tǒng)的結(jié)構(gòu)；圖4是表示根據(jù)第一實施例的把模擬數(shù)據(jù)轉(zhuǎn)變成測試數(shù)據(jù)的過程的流程圖；圖5A-5F表示了模擬數(shù)據(jù)及各種事件數(shù)據(jù)的一個例子；圖6A-6C表示了根據(jù)第一實施例的模擬數(shù)據(jù)轉(zhuǎn)變成測試數(shù)據(jù)的一個例子；圖7是表示根據(jù)本發(fā)明第二實施例的測試數(shù)據(jù)的驗證過程的流程圖；圖8A-8C表示了第二實施例的第二不確定事件的驗證的一個例子；圖9A-9C表示了根據(jù)第二實施例的驗證模擬精度和測試器精度之間的偏差的一個例子；圖10表示了根據(jù)本發(fā)明第三實施例的半導體測試系統(tǒng)的結(jié)構(gòu)；圖11是表示根據(jù)第三實施例的I/O死區(qū)驗證過程的流程圖；圖12A-12D表示了根據(jù)第三實施例的包含在模擬數(shù)據(jù)中的事件信息的一個例子；圖13A-13C表示了根據(jù)第三實施例的驗證輸出狀態(tài)持續(xù)時間的例子；圖14A-14C表示了根據(jù)第三實施例的驗證輸出狀態(tài)持續(xù)時間的另一例子；圖15A-15D表示了無效循環(huán)設定的一個例子；圖16表示了其中設定一個偽循環(huán)的測試循環(huán)基礎(test cyclebase)的一個例子；圖17表示了根據(jù)本發(fā)明第三實施例的半導體測試系統(tǒng)的結(jié)構(gòu)。
第一實施例圖3表示了根據(jù)本發(fā)明第一實施例的半導體測試系統(tǒng)的結(jié)構(gòu)。
參見圖3，本實施例的半導體測試系統(tǒng)包括測試數(shù)據(jù)處理器11及和測試數(shù)據(jù)處理器11一起測試集成電路18的測試器19，其中測試數(shù)據(jù)處理器11包括存儲由外部模擬器產(chǎn)生的模擬數(shù)據(jù)的存儲裝置12。測試數(shù)據(jù)處理器11還包括配合存儲裝置12的中央處理器(CPU)13，其中測試數(shù)據(jù)處理器11還包括事件信息緩沖器14、計時信息緩沖器15、循環(huán)計數(shù)器16及測試緩沖器17。應該注意圖3的結(jié)構(gòu)可由任何適當?shù)钠脚_實現(xiàn)，包括工程工作站或個人計算機。
在圖3的結(jié)構(gòu)中，從測試數(shù)據(jù)處理器11向測試器19提供測試數(shù)據(jù)，測試器19利用提供的測試數(shù)據(jù)對安裝在其上的集成電路18進行測試，同時從外部模擬器或主機把作為集成電路18的功能模擬結(jié)果的模擬數(shù)據(jù)提供給測試數(shù)據(jù)處理器11。從而測試數(shù)據(jù)處理器把模擬數(shù)據(jù)轉(zhuǎn)換為測試數(shù)據(jù)。如前所述，模擬數(shù)據(jù)表示集成電路的狀態(tài)隨著時間的連續(xù)變化，而測試數(shù)據(jù)則表示在操作循環(huán)方面的狀態(tài)變化。
圖4表示了CPU13為把模擬數(shù)據(jù)轉(zhuǎn)換為測試數(shù)據(jù)而進行的操作的流程圖。應注意圖4的過程是以計算機可讀程序代碼的形式提供并存儲在存儲裝置12中的。另一方面，圖4的程序代碼也可以記錄在諸如CD-ROM之類的計算機可用介質(zhì)或通過數(shù)據(jù)通信網(wǎng)絡的形式從外部提供。
參見圖4，在步驟S10中初始化循環(huán)計數(shù)器16，過程轉(zhuǎn)到步驟S11，在步驟S11中，循環(huán)計數(shù)器16存儲從在圖3的系統(tǒng)中測試過程開始時測量的累積循環(huán)計數(shù)時間，并在把包括在連續(xù)的模擬數(shù)據(jù)中的事件信息連續(xù)不斷地轉(zhuǎn)換為用循環(huán)表示的測試數(shù)據(jù)的過程中，用于判別將在后面參考圖5F說明的事件計時。
圖5B-5D表示了事件信息的一個例子。
參見圖5B-5D，可以看出事件信息實際上是表示出模擬數(shù)據(jù)的計時的信息或“計時信息”。在圖解說明的例子中，如圖5D所示，分別提供給集成電路18的輸入端子20及輸入端子21的圖5B的連續(xù)模擬數(shù)據(jù)及圖5C的連續(xù)模擬數(shù)據(jù)導致在輸出端子22上模擬數(shù)據(jù)的轉(zhuǎn)換。從而，對圖5A中表示的各個循環(huán)進行測試，其中可看出圖5A表示了分別對應于一個循環(huán)的區(qū)間20-25。事件信息一般保存在存儲裝置12中。另一方面，事件信息也可從主機外部提供給圖3中表示的輸入端子10。
接下來，在步驟S11中，圖5B-5D中表示的，可保存在存儲裝置12中或者可從主機外部提供給圖3中表示的輸入端子10的事件信息在各個循環(huán)中被連續(xù)不斷地提供給事件信息緩沖器14，其中在各個循環(huán)時間中，事件信息的第一數(shù)據(jù)被提供給圖3的測試數(shù)據(jù)緩沖器17，以便產(chǎn)生圖6B中表示的測試模式信息。
在步驟S11之后進行步驟S12，在該步驟中把提供給事件信息緩沖器14的一個循環(huán)的事件信息分離成表示模擬數(shù)據(jù)的轉(zhuǎn)變計時的事件計時信息，及表示模擬數(shù)據(jù)的轉(zhuǎn)變模式(“0/1”或“高/低”)的事件標識符信息。
例如，由于轉(zhuǎn)變事件在對應于區(qū)間20的循環(huán)開始1ns(納秒)后發(fā)生，及由于模擬數(shù)據(jù)從“0”轉(zhuǎn)變?yōu)椤?”，因此用事件標識符“1”表示圖6A的區(qū)間20中輸入端子20的模擬數(shù)據(jù)的事件信息。對于圖5C的輸入端子21上的模擬數(shù)據(jù)來說，由于轉(zhuǎn)變事件是在循環(huán)20開始后1ns時發(fā)生的，及由于轉(zhuǎn)變表現(xiàn)為從“0”到“1”，因此事件標識符也是“1”。
在步驟S12之后進行步驟S13，在該步驟中檢查表示單個循環(huán)中模擬數(shù)據(jù)中發(fā)生的轉(zhuǎn)變的數(shù)目，并在步驟S12中分離出的事件標識符信息，并把該事件標識符信息轉(zhuǎn)變?yōu)楸硎静ㄐ无D(zhuǎn)變特征的“邊緣標識符信息”。邊緣標識符信息包括表示模擬數(shù)據(jù)的不復零波形的的“NRZ”標識符，表示模擬數(shù)據(jù)的復零波形的“RZ”標識符，表示兩個RZ波形的“2RZ”標識符，及表示包括NRZ波形及RZ波形的波形的“FREE”標識符。
在步驟S13后進行步驟S14，在該步驟中，從步驟S12中獲得的事件計時信息中減去從循環(huán)計數(shù)器16提供的累積循環(huán)計數(shù)時間的值，把該事件計時信息轉(zhuǎn)變成表示相對于循環(huán)開始時計時的轉(zhuǎn)變相對計時。在圖5B的端子20的模擬數(shù)據(jù)的例子中，通過從對應于模擬數(shù)據(jù)從“1”到“0”的轉(zhuǎn)變事件的6ns計時中減去循環(huán)計數(shù)器16的5ns累積循環(huán)計數(shù)時間，對于區(qū)間21得到1ns的邊緣計時。
在步驟S14后執(zhí)行步驟S15，在該步驟中，在步驟S13及S14得到的邊緣標識符信息及邊緣計時信息被用于產(chǎn)生如圖6C中所示的各個循環(huán)的計時信息，其中應注意圖6C的計時信息包括邊緣標識符信息及邊緣計時信息。
在步驟S15中，把這樣形成的計時信息和計時信息緩沖器15中保存的在先計時信息比較，并且當計時信息緩沖器15中已存在相同的計時信息時，進行步驟S17的處理。另一方面，當計時信息不同于計時信息緩沖器15中保存的在先計時信息時，執(zhí)行步驟S16的處理，在步驟S16中，把新得到的計時信息的內(nèi)容寫入計時信息緩沖器15中。
這樣，對區(qū)間20來說，計時信息緩沖器15中不存在在先計時信息，在步驟S15獲得的計時信息總是被寫入緩沖器15中。在步驟S16之后，過程轉(zhuǎn)到步驟S17。
在步驟S17中，把當前的循環(huán)時間加入循環(huán)計數(shù)器16中保存的循環(huán)計數(shù)時間中，過程返回步驟S11。在圖5A-5F的圖解說明例子中，應注意5ns的循環(huán)時間被加入計數(shù)器16的累積循環(huán)計數(shù)時間中。
在模擬數(shù)據(jù)結(jié)束之后，計時信息緩沖器15中保存的計時信息被提供給測試數(shù)據(jù)緩沖器17，其中測試數(shù)據(jù)緩沖器17產(chǎn)生由圖6B的測試模式信息及圖6C的計時信息構(gòu)成的的測試數(shù)據(jù)。這樣構(gòu)成的測試數(shù)據(jù)可以立即在測試器19中用于集成電路18的測試，也可存儲在存儲裝置12中，以備以后使用。
應注意圖6A表示了圖5A的區(qū)間20的，從圖5B-5D的模擬數(shù)據(jù)中分離出的事件標識符信息及事件計時信息的一個例子，其中圖6A的信息是作為圖4的步驟S12的結(jié)果產(chǎn)生的。此外，圖6B的信息對應于圖4的步驟S11和S16，它包括事件信息的循環(huán)時間中的標題數(shù)據(jù)值或第一數(shù)據(jù)值，及包含在圖5A的區(qū)間20中的計時數(shù)TNO。
此外，圖6C表示由邊緣判別標識符和邊緣計時標識符構(gòu)成的計時信息，并且與圖4的步驟S15有關(guān)。
如上所述，應注意本發(fā)明的半導體數(shù)據(jù)處理器連續(xù)不斷地進行圖4的流程圖中表示的過程，用于處理模擬數(shù)據(jù)，產(chǎn)生測試數(shù)據(jù)。這樣在本發(fā)明中就不再需要象產(chǎn)生測試數(shù)據(jù)的常規(guī)方法那樣，必須提供包括有對模擬數(shù)據(jù)進行采樣的采樣信息的事先計時信息。從而顯著地減少了產(chǎn)生測試數(shù)據(jù)所需的時間。
另外，由于本發(fā)明的原理是根據(jù)從實際計時數(shù)據(jù)的事件信息中得到的事件計時信息及事件判別信息來產(chǎn)生計時信息，因此本發(fā)明可有效地防止事件的失察，或者可有效地消除實際事件計時與產(chǎn)生的事件計時的偏差。從而能夠從產(chǎn)生的測試數(shù)據(jù)恢復原始的模擬數(shù)據(jù)。
第二實施例下面將參考圖7來說明本發(fā)明的解決模擬精度與用于測試集成電路的測試器精度之間相容性的第二實施例。第二實施例還涉及不確定事件的驗證。在本實施例中，應注意所使用的測試系統(tǒng)的結(jié)構(gòu)和圖3的測試系統(tǒng)的結(jié)構(gòu)相同。因此將省去對測試系統(tǒng)的說明。
參見圖7，圖7表示了CPU13執(zhí)行的過程的流程圖，過程從相應于圖4的步驟S10的步驟S20開始，并類似于圖4的情況繼續(xù)執(zhí)行到相應于圖4的步驟S14的步驟S24，在步驟S24之后，進行步驟S25，在步驟25中，對不能用測試器19的精度驗證的事件進行驗證處理。這樣的事件被稱為不確定事件。
應注意圖7的過程是以計算機可讀程序代碼的形式提供的，并存儲在存儲裝置12中。另一方面，圖4的程序代碼也可以記錄在諸如CD-ROM之類的計算機可用介質(zhì)或通過數(shù)據(jù)通信網(wǎng)絡的形式從外部提供。
圖8A-8C表示了這種不確定事件的一個例子。
參見圖8A和8B，圖8A和8B分別表示了不確定事件的事件信息和事件編號，應注意圖8A的具有如圖8B中所示的相應事件編號1和2的事件，在如圖8C的事件計時中可看出的僅有1ns的很短時間間隔下接連產(chǎn)生。例如當測試器19的事件驗證的精度或分辨率為4ns時，測試器19不能驗證在這樣短的時間間隔下發(fā)生的事件。
不確定事件是超出了測試器19的分辨率極限的那些事件。鑒于不確定事件的本質(zhì)，對于這樣的不確定事件，測試器19不能進行集成電路的驗證。這種不確定事件的一個典型例子是噪聲事件。當估計存在這樣的不確定事件時，必須再次進行模擬。
本實施例根據(jù)事件信息緩沖器14中保存的事件標識符信息和事件計時信息來檢測不確定事件的存在。當確認存在不確定事件時，過程轉(zhuǎn)到步驟S27，而當確認不存在不確定事件時，過程轉(zhuǎn)到步驟S26。
在步驟S26中，利用事件信息緩沖器14中保存的事件標識符信息及事件計時信息對模擬數(shù)據(jù)的精度及測試器19的精度進行驗證。
圖9A-9C表示了步驟S26中進行的前述驗證過程。
參見圖9A和9B，事件編號為3和4的事件(下面簡稱為事件3和4)分別在計時為51ns和80ns(如圖9C所示)的情況下發(fā)生。
在測試器19的測量精度為4ns的情況下，由于存在4ns×20=80ns的關(guān)系，因此可成功地實現(xiàn)對事件4的事件驗證。另一方面，由于測試器19在4ns×13=52ns或4ns×12=48ns的計時下進行檢測，因此在51ns計時下事件3不能被檢測。
這樣為了使測試器19能夠檢測事件3，本實施例修正事件3的計時，以便事件在等于測試器19分辨率的整數(shù)倍的計時下發(fā)生。這樣，事件3的計時或者被修正為52ns(=4ns×13)，或者被修正為48ns(=4ns×12)。
應注意根據(jù)事件信息緩沖器14中存儲的事件標識符信息及事件計時信息，可檢測是否存在要求精度高于測試器19精度的事件。例如在圖6A的情況下，由于對于輸出端子22上的事件，存在3ns及4ns的事件計時，因此驗證輸出端子22上的事件就需要1ns的精度。
當在步驟S26中確認不存在對其驗證時要求的精度高于測試器19精度的事件時，過程直接轉(zhuǎn)到步驟S27。另一方面，當確認存在這樣的事件時，在如上說明那樣把事件的計時修正為測試器精度的整數(shù)倍之后，過程轉(zhuǎn)到步驟S27。
在步驟S27中，對于在步驟S25中檢測到不確定事件的情況，或者對于在步驟S26中事件計時被修正的情況，作出必須重新模擬的判別。否則步驟S27只增大循環(huán)計數(shù)器的計數(shù)數(shù)目，過程返回步驟S21。
如上所述，本實施例的半導體測試系統(tǒng)能夠利用包含有各種不確定事件，例如噪聲或尖峰信號的測試數(shù)據(jù)來驗證半導體器件的操作。此外，本發(fā)明的系統(tǒng)能夠適應符合于實際用于測試集成電路的測試器的精度的測試數(shù)據(jù)。從而顯著地改進測試的可靠性。
第三實施例下面將關(guān)于輸入/輸出死區(qū)的驗證，參考圖10說明根據(jù)本發(fā)明第三實施例的半導體測試系統(tǒng)，輸入/輸出死區(qū)在把端子的狀態(tài)從輸入狀態(tài)切換為輸出狀態(tài)，或者從輸出狀態(tài)切換為輸入狀態(tài)時產(chǎn)生，其中圖10中那些前面已說明的部件由相同的附圖標記表示，并省去對它們的說明。
參見圖10，除了存儲裝置12、CPU13、計時信息緩沖器15、循環(huán)計數(shù)器16及測試數(shù)據(jù)緩沖器17之外，半導體測試系統(tǒng)還包括第一事件信息緩沖器25、第二事件信息緩沖器26及第三事件信息緩沖器27。在本實施例中，要測試的集成電路能夠在輸入狀態(tài)和輸出狀態(tài)之間改變輸出端子23的狀態(tài)。
圖11表示了圖10的系統(tǒng)中的CPU執(zhí)行的操作的流程圖。應注意圖11的過程是以計算機可讀程序代碼的形式提供的，并存儲在存儲裝置12中。另一方面，圖4的程序代碼也可以記錄在諸如CD-ROM之類的計算機可用介質(zhì)或通過數(shù)據(jù)通信網(wǎng)絡的形式從外部提供。
參見圖11，過程從步驟S30開始，在步驟S30中，初始化循環(huán)計數(shù)器16，循環(huán)計數(shù)器16用于當模擬數(shù)據(jù)的事件信息被轉(zhuǎn)變成逐個循環(huán)的測試數(shù)據(jù)時，檢測事件的計時。
在步驟S30之后執(zhí)行步驟S31，在該步驟中，從存儲裝置12中保存的，或者外部提供給輸入端子10的模擬數(shù)據(jù)中得到的事件信息在每個循環(huán)中被提供給第一事件信息緩沖器25。
圖12B表示了模擬信息的一個例子，其中應注意模擬數(shù)據(jù)的前述事件信息表示圖12B的模擬數(shù)據(jù)的計時。圖12B的模擬數(shù)據(jù)又代表在集成電路18的輸入/輸出端子23上出現(xiàn)的輸入/輸出信號。
在步驟S31之后執(zhí)行步驟S32，在該步驟中，提供給第一事件信息緩沖器25的事件信息被分離成表示模擬數(shù)據(jù)中數(shù)據(jù)轉(zhuǎn)變的計時的事件計時信息，及表示數(shù)據(jù)轉(zhuǎn)變的模式(1/0，高/低，輸入/輸出狀態(tài)等等)的事件標識符信息。
在步驟S32之后執(zhí)行步驟S33，在該步驟中，檢查在步驟S32中獲得的事件標識符信息，過程轉(zhuǎn)到下一步驟S34，在步驟S34中，判別當前區(qū)間或循環(huán)的輸入/輸出狀態(tài)是否已從先前區(qū)間或循環(huán)的輸入/輸出狀態(tài)被改變。
如果步驟S34中的判別結(jié)果為“是”，表明輸入/輸出狀態(tài)已被改變，則過程轉(zhuǎn)到下一步驟S35。另一方面，如果步驟S34的判別結(jié)果為“否”，表明輸入/輸出狀態(tài)沒有發(fā)生變化，則過程轉(zhuǎn)到步驟S41，在步驟S41中，第一事件信息緩沖器25中保存的當前區(qū)間的事件計時信息及事件標識符信息被轉(zhuǎn)到第二事件信息緩沖器26，過程再轉(zhuǎn)到步驟S44。
另一方面，在步驟S35中，自先前區(qū)間以來已改變的事件計時信息及事件標識符信息被存儲在第三事件信息緩沖器27中。正如下文所述，第二事件信息緩沖器26存儲緊鄰當前區(qū)間的在先區(qū)間的事件計時信息及事件標識符信息。
就圖12A-12D表示的時間圖來說，應注意輸入/輸出端子22在區(qū)間30中為輸入狀態(tài)，在區(qū)間31中為輸出狀態(tài)。這樣，區(qū)間31的事件計時信息及事件標識符信息被存儲在第三事件信息緩沖器27中。區(qū)間30的事件計時信息及事件標識符信息被存儲在第二事件信息緩沖器26中。
在步驟S35之后執(zhí)行步驟S36，在該步驟中，把第二事件信息緩沖器26中保存的區(qū)間30的最后事件(事件2)的計時和第三事件信息緩沖器27中保存的區(qū)間31的第一事件(事件3)的計時進行比較，檢測端子22在輸入狀態(tài)和輸出狀態(tài)之間的轉(zhuǎn)換持續(xù)時間。
在步驟S36之后，執(zhí)行步驟S37，在該步驟中，判別在輸入狀態(tài)和輸出狀態(tài)之間的前述轉(zhuǎn)換持續(xù)時間是否小于端子22的I/O轉(zhuǎn)換的死區(qū)持續(xù)時間。
如果步驟S37的結(jié)果為“是”，表明轉(zhuǎn)換輸入/輸出端子22的狀態(tài)的持續(xù)時間小于端子22的I/O死區(qū)，則過程轉(zhuǎn)到下一步驟S38。另一方面，如果步驟S37的結(jié)果為“否”，表明轉(zhuǎn)換輸入/輸出端子22的狀態(tài)的持續(xù)時間大于I/O死區(qū)，則過程轉(zhuǎn)到步驟S44。
在步驟S38中，檢查在維持輸出端子23的輸出狀態(tài)的同時，延遲第三事件信息緩沖器27中保存的事件的計時的可能性。下面將參考圖13A-13C來說明步驟S38中的過程，圖13A-13C表示了輸入/輸出端子22的模擬數(shù)據(jù)的一個例子。
參見圖13A-13C，可看出第二事件信息緩沖器26中保存的最后事件的計時為20ns，而第三事件信息緩沖器27中保存的當前事件的第一計時為30ns，表明對于如圖13A中所示把輸入/輸出端子23的狀態(tài)從輸入模式改變?yōu)檩敵瞿Ｊ剑嬖?0ns的時間余量。
但是當轉(zhuǎn)換端子23的模式的I/O死區(qū)為15ns時，10ns的時間余量不足以使端了23的輸入/輸出狀態(tài)發(fā)生實際的變化。
這樣，步驟S38的過程估計在維持30ns第一事件計時下模擬數(shù)據(jù)的狀態(tài)的同時，延遲第三事件信息緩沖器27中事件的計時的最大程度。從而，鑒于可能的計時在30ns和40ns之間，因此得到小于10ns的值。在這一區(qū)間中，30ns事件計時下模擬數(shù)據(jù)的狀態(tài)被維持。
在步驟S38之后，執(zhí)行步驟S39，在該步驟中，判別當前事件的用于確保諸如端子23之類的輸入/輸出端子的輸入/輸出狀態(tài)的更長轉(zhuǎn)換持續(xù)時間的發(fā)動計時的延遲量值，是否小于輸入/輸出端子的I/O死區(qū)。
如果步驟S39的結(jié)果為“是”，則過程轉(zhuǎn)到步驟S40，在該步驟中第三事件信息緩沖器27中的第一事件的計時被延遲，過程轉(zhuǎn)到步驟S44。這樣能夠把在輸入狀態(tài)和輸出狀態(tài)轉(zhuǎn)換的時間間隔增大到大于I/O死區(qū)持續(xù)時間。
另一方面，如果步驟S39的結(jié)果為“否”，則過程轉(zhuǎn)到步驟S42。
在圖13A-13C的模擬數(shù)據(jù)的例子中，可看出在輸入狀態(tài)和輸出狀態(tài)之間轉(zhuǎn)換端子23的狀態(tài)所需的持續(xù)時間為10ns,I/O死區(qū)持續(xù)時間為15ns，這樣，第三事件信息緩沖器27中保存的第一事件的計時從30ns延遲到36ns，以便確保對于端子23從輸入狀態(tài)到輸出狀態(tài)的轉(zhuǎn)換，存在16ns的轉(zhuǎn)換持續(xù)時間。
另一方面，在圖14A-14C的模擬數(shù)據(jù)的情況下，在端子23的輸入狀態(tài)和輸出狀態(tài)之間存在10ns(=90ns-80ns)的時間間隔。當I/O死區(qū)持續(xù)時間為15ns時，只要要維持第一事件的狀態(tài)，則第三事件信息緩沖器27中第一事件的可能延遲量值小于3ns(=93ns-90ns)。因此在圖14A-14C的情況下，不可能移動90ns計時，使得在端子23的輸入狀態(tài)和輸出狀態(tài)之間存在16ns的時間間隔。
這樣，在步驟S42中，對于那些其中步驟S40的計時延遲不能解決I/O死區(qū)問題的輸出時間間隔執(zhí)行無效處理。在圖15的例子中，輸入/輸出端子B的輸出在區(qū)間54中被無效。
在步驟S42之后，過程轉(zhuǎn)到步驟S43，在該步驟中，對其中輸出端子被無效的無效區(qū)間設定偽循環(huán)。但是為了實現(xiàn)這一點，和端子B的輸入狀態(tài)相關(guān)的電路必須在循環(huán)時間內(nèi)保存端子B的狀態(tài)。例如，在沒有移動/計數(shù)電路的情況下，通過從外部為各個網(wǎng)絡電路設定狀態(tài)，可保存輸入狀態(tài)。在保存輸入狀態(tài)的持續(xù)時間為循環(huán)時間的兩倍或更長的情況下，也可對各個網(wǎng)絡電路設定保存輸入狀態(tài)的持續(xù)時間。另一方面，狀態(tài)的保存也可是完全靜態(tài)的。
圖16表示了在設定偽循環(huán)的情況下，測試循環(huán)基礎的一個例子。在圖16圖解說明的例子中，圖15的無效區(qū)間54被轉(zhuǎn)變成偽循環(huán)541及有效循環(huán)54-2，在有效循環(huán)54-2中，使輸出端子有效。
當可能設定偽循環(huán)時，對包括無效的輸出端子的區(qū)間設定偽循環(huán)，并且把這樣設定的具有偽循環(huán)的區(qū)間中的事件移動到偽循環(huán)后的下一區(qū)間中。應注意偽循環(huán)的設定是根據(jù)在輸入狀態(tài)和輸出狀態(tài)之間轉(zhuǎn)換所需的時間與I/O死區(qū)的持續(xù)時間之間的關(guān)系來進行的。這樣可能存在多個偽循環(huán)。這種情況下，偽循環(huán)的總數(shù)由標志計數(shù)器設定。
在步驟S43之后，過程轉(zhuǎn)到步驟S44，在該步驟中，檢查在步驟S32中分離出的事件的數(shù)目(各個循環(huán)時間中數(shù)據(jù)轉(zhuǎn)變的數(shù)目)，并把其轉(zhuǎn)變?yōu)楸硎静ㄐ翁卣鞯倪吘壭畔?。另外，在步驟S44后執(zhí)行步驟S45，在步驟S45中，從步驟S32中分離出的事件信息中減去從循環(huán)計數(shù)器16提供的循環(huán)計數(shù)時間。從而把事件計時轉(zhuǎn)變成在各個循環(huán)中測量的邊緣計時。
接下來，在步驟S46中，利用步驟S44和S45中檢測的邊緣判別信息及邊緣計時信息構(gòu)成該循環(huán)的計時信息。循環(huán)的計時信息由該循環(huán)的邊緣標識符信息及邊緣計時信息構(gòu)成。
在步驟S46之后執(zhí)行步驟S47，在該步驟中，修正由于插入偽循環(huán)而導致的循環(huán)計數(shù)時間的偏差。例如，從循環(huán)計數(shù)器16的循環(huán)計數(shù)時間中減去對應于標志計數(shù)器中保存的偽循環(huán)的數(shù)目的循環(huán)計數(shù)時間。此外，在步驟S48中，循環(huán)時間被加入循環(huán)計數(shù)時間中，過程返回步驟S31。
如上所述，本實施根據(jù)轉(zhuǎn)換輸入/輸出端子的狀態(tài)所需的持續(xù)時間，I/O死區(qū)持續(xù)時間及輸出狀態(tài)的持續(xù)時間，進行事件的移動，區(qū)間的無效，及偽區(qū)間的設定的操作。從而，即使在循環(huán)時間小于I/O死區(qū)的情況下，也能可靠地完成輸入/輸出端子的狀態(tài)轉(zhuǎn)換，從而能夠?qū)呻娐愤M行可靠的測試。
第四實施例圖17表示了根據(jù)本發(fā)明第三實施例的半導體測試系統(tǒng)的結(jié)構(gòu)，其中圖17中已參考前面的


的那些部件由相同的附圖標記表示，并省去對它們的說明。
參見圖17，測試器19中包括對應于圖3的測試數(shù)據(jù)處理器11的半導體測試數(shù)據(jù)處理單元31，其中半導體測試數(shù)據(jù)處理單元31具有對應于輸入端子10的輸入端子30。
在圖17的系統(tǒng)中，提供給輸入端子30的模擬數(shù)據(jù)由半導體測試數(shù)據(jù)處理單元31轉(zhuǎn)變，并且對不確定事件或者模擬精度與測試器19的精度之間相容性進行驗證。此外，測試模式信息(可以是圖6B中所示的測試模式信息)被提供給模式數(shù)據(jù)緩沖器32，諸如圖6C中所示的測試計時信息被提供給計時數(shù)據(jù)緩沖器34。從而，模式數(shù)據(jù)緩沖器32在模式控制單元33的控制下，把測試模式信息提供給處理單元37。另外，計時數(shù)據(jù)緩沖器34在波形模式單元35的控制下，把測試計時信息提供給處理單元37。
應注意處理單元37把測試模式信息及測試計時信息提供給要測試的集成電路18，集成電路18的測試和測試循環(huán)計數(shù)器36同步進行。從而通過利用比較單元38，把集成電路18的輸出和從測試模式信息及測試計時信息得到的集成電路18的預期輸出進行比較。
此外，本發(fā)明不限于上面描述的實施例，在不脫離本發(fā)明的范圍的情況下，可以做出各種變化和修改。
本發(fā)明以分別在1998年4月24日，及1999年4月5日提交的日本優(yōu)先權(quán)申請No.10-115506及No.11-98133為基礎，這兩件申請的整個內(nèi)容在此作為參考。
權(quán)利要求
1．一種包括由從模擬數(shù)據(jù)轉(zhuǎn)變來的測試數(shù)據(jù)進行的測試步驟的半導體器件制造方法，所述測試數(shù)據(jù)按照包括下述步驟的過程從所述模擬數(shù)據(jù)轉(zhuǎn)變得到檢測所述模擬數(shù)據(jù)的狀態(tài)轉(zhuǎn)變；響應所述轉(zhuǎn)變，從所述模擬數(shù)據(jù)中抽取事件；及響應所述事件，產(chǎn)生所述測試數(shù)據(jù)。
2．按照權(quán)利要求1所述的方法，其中所述事件包括所述轉(zhuǎn)變發(fā)生的計時，及所述模擬數(shù)據(jù)的轉(zhuǎn)變模式。
3．按照權(quán)利要求2所述的方法，其中所述測試數(shù)據(jù)包括表示所述計時及所述轉(zhuǎn)變模式的信息。
4．按照權(quán)利要求1所述的方法，還包括把所述測試數(shù)據(jù)轉(zhuǎn)變回所述模擬數(shù)據(jù)的步驟。
5．按照權(quán)利要求1所述的方法，還包括在時間軸上移動所述事件的計時，使之等于借助所述測試數(shù)據(jù)測試所述半導體器件的測試器的分辨率極限的整數(shù)倍的步驟。
6．按照權(quán)利要求1所述的方法，還包括步驟根據(jù)所述模擬數(shù)據(jù)，測定存在于所述模擬數(shù)據(jù)中的，從第一狀態(tài)的終點到第二狀態(tài)的開始的轉(zhuǎn)換時間；判別所述轉(zhuǎn)換時間是否在所述半導體器件的用于把其狀態(tài)從所述第一狀態(tài)轉(zhuǎn)換為所述第二狀態(tài)的死區(qū)之內(nèi)，所述測試器用于憑借所述測試數(shù)據(jù)測試所述半導體器件；及當所述轉(zhuǎn)換時間小于所述死區(qū)持續(xù)時間時，延遲所述第二狀態(tài)的所述開始的計時，使之晚于所述半導體器件的所述轉(zhuǎn)換的計時。
7．按照權(quán)利要求6所述的方法，還包括通過檢查所述第二狀態(tài)的持續(xù)時間，測定延遲所述第二狀態(tài)的所述開始的可能的最大量值的步驟，確定所述最大量值，以便所述第二狀態(tài)的所述開始的所述延遲不會超出所述第二狀態(tài)的終點之外，其中當用于使所述第二狀態(tài)的所述開始的所述計時遲于所述半導體器件的所述轉(zhuǎn)換的所述計時必需的所述延遲的量值在所述最大量值之內(nèi)時，執(zhí)行延遲所述第二狀態(tài)的所述開始的所述步驟。
8．按照權(quán)利要求7所述的方法，還包括當用于使所述第二狀態(tài)的所述開始的所述計時遲于所述半導體器件的所述轉(zhuǎn)換的所述計時必需的所述延遲的所述量值超出所述最大量值時，使具有所述第二狀態(tài)的循環(huán)無效的步驟。
9．按照權(quán)利要求8所述的方法，還包括在所述無效循環(huán)和所述無效循環(huán)之后的下一循環(huán)之間插入具有和所述第二狀態(tài)相同的狀態(tài)的附加循環(huán)的步驟。
10．一種計算機實現(xiàn)的把模擬數(shù)據(jù)轉(zhuǎn)變?yōu)橛糜跍y試半導體器件的測試數(shù)據(jù)的方法，它包括下述步驟檢測所述模擬數(shù)據(jù)的狀態(tài)轉(zhuǎn)變；響應所述轉(zhuǎn)變，從所述模擬數(shù)據(jù)中抽取事件；及響應所述事件，產(chǎn)生所述測試數(shù)據(jù)。
11．按照權(quán)利要求10所述的計算機實現(xiàn)的方法，其中所述事件包括所述轉(zhuǎn)變發(fā)生的計時，及所述模擬數(shù)據(jù)的轉(zhuǎn)變模式。
12．按照權(quán)利要求11所述的計算機實現(xiàn)的方法，其中所述測試數(shù)據(jù)包括表示所述計時及所述轉(zhuǎn)變模式的信息。
13．按照權(quán)利要求10所述的計算機實現(xiàn)的方法，還包括把所述測試數(shù)據(jù)轉(zhuǎn)變回所述模擬數(shù)據(jù)的步驟。
14．按照權(quán)利要求10所述的計算機實現(xiàn)的方法，還包括在時間軸上移動所述事件的計時，使之等于借助所述測試數(shù)據(jù)測試所述半導體器件的測試器的分辨率極限的整數(shù)倍的步驟。
15．按照權(quán)利要求10所述的計算機實現(xiàn)的方法，還包括步驟根據(jù)所述模擬數(shù)據(jù)，測定存在于所述模擬數(shù)據(jù)中的，從第一狀態(tài)的終點到第二狀態(tài)的開始的轉(zhuǎn)換時間；判別所述轉(zhuǎn)換時間是否在所述半導體器件的用于把其狀態(tài)從所述第一狀態(tài)轉(zhuǎn)換為所述第二狀態(tài)的死區(qū)之內(nèi)，所述測試器用于憑借所述測試數(shù)據(jù)測試所述半導體器件；及當所述轉(zhuǎn)換時間小于所述死區(qū)持續(xù)時間時，延遲所述第二狀態(tài)的所述開始的計時，使之晚于所述半導體器件的所述轉(zhuǎn)換的計時。
16．按照權(quán)利要求15所述的計算機實現(xiàn)的方法，還包括通過檢查所述第二狀態(tài)的持續(xù)時間，測定延遲所述第二狀態(tài)的所述開始的可能的最大量值的步驟，確定所述最大量值，以便所述第二狀態(tài)的所述開始的所述延遲不會超出所述第二狀態(tài)的終點，其中當使所述第二狀態(tài)的所述開始的所述計時遲于所述半導體器件的所述轉(zhuǎn)換的所述計時必需的所述延遲的量值在所述最大量值之內(nèi)時，執(zhí)行延遲所述第二狀態(tài)的所述開始的所述步驟。
17．按照權(quán)利要求16所述的計算機實現(xiàn)的方法，還包括當使所述第二狀態(tài)的所述開始的所述計時遲于所述半導體器件的所述轉(zhuǎn)換的所述計時必需的所述延遲的所述量值超出所述最大量值時，使具有所述第二狀態(tài)的循環(huán)無效的步驟。
18．按照權(quán)利要求17所述的計算機實現(xiàn)的方法，還包括在所述無效循環(huán)和所述無效循環(huán)之后的下一循環(huán)之間插入具有和所述第二狀態(tài)相同的狀態(tài)的附加循環(huán)的步驟。
19．一種通過執(zhí)行存儲在計算機可用介質(zhì)上的用于把模擬數(shù)據(jù)轉(zhuǎn)變?yōu)闇y試半導體器件的測試數(shù)據(jù)的程序代碼而特別構(gòu)成的計算機，該程序代碼包括檢測所述模擬數(shù)據(jù)的狀態(tài)轉(zhuǎn)變的計算機可讀程序代碼；響應所述轉(zhuǎn)變，從所述模擬數(shù)據(jù)中抽取事件的計算機可讀程序代碼；及響應所述事件，產(chǎn)生所述測試數(shù)據(jù)的計算機可讀程序代碼。
20．按照權(quán)利要求19述的計算機，其中所述事件包括所述轉(zhuǎn)變發(fā)生的計時，及所述模擬數(shù)據(jù)的轉(zhuǎn)變模式。
21．按照權(quán)利要求20所述的計算機，其中所述測試數(shù)據(jù)包括表示所述計時及所述轉(zhuǎn)變模式的信息。
22．按照權(quán)利要求19所述的計算機，還包括把所述測試數(shù)據(jù)轉(zhuǎn)變回所述模擬數(shù)據(jù)的計算機可讀程序代碼。
23．按照權(quán)利要求19述的計算機，還包括在時間軸上移動所述事件的計時，使之等于借助所述測試數(shù)據(jù)測試所述半導體器件的測試器的分辨率極限的整數(shù)倍的計算機可讀程序代碼。
24．按照權(quán)利要求19述的計算機，還包括根據(jù)所述模擬數(shù)據(jù)，測定存在于所述模擬數(shù)據(jù)中的，從第一狀態(tài)的終點到第二狀態(tài)的開始的轉(zhuǎn)換時間的計算機可讀程序代碼；判別所述轉(zhuǎn)換時間是否在所述半導體器件的用于把其狀態(tài)從所述第一狀態(tài)轉(zhuǎn)換為所述第二狀態(tài)的死區(qū)之內(nèi)的計算機可讀程序代碼，所述測試器用于根據(jù)所述測試數(shù)據(jù)測試所述半導體器件；及當所述轉(zhuǎn)換時間小于所述死區(qū)持續(xù)時間時，延遲所述第二狀態(tài)的所述開始的計時，使之晚于所述半導體器件的所述轉(zhuǎn)換的計時的計算機可讀程序代碼。
25．按照權(quán)利要求24所述的計算機，還包括通過檢查所述第二狀態(tài)的持續(xù)時間，測定延遲所述第二狀態(tài)的所述開始的可能的最大量值的計算機可讀程序代碼，確定所述最大量值，以便所述第二狀態(tài)的所述開始的所述延遲不會超出所述第二狀態(tài)的終點之外，其中當用于使所述第二狀態(tài)的所述開始的所述計時遲于所述半導體器件的所述轉(zhuǎn)換的所述計時必需的所述延遲的量值在所述最大量值之內(nèi)時，執(zhí)行延遲所述第二狀態(tài)的所述開始的所述計算機可讀程序代碼。
26．按照權(quán)利要求25所述的計算機，還包括當用于使所述第二狀態(tài)的所述開始的所述計時遲于所述半導體器件的所述轉(zhuǎn)換的所述計時必需的所述延遲的所述量值超出所述最大量值時，使具有所述第二狀態(tài)的循環(huán)無效的計算機可讀程序代碼。
27．按照權(quán)利要求26所述的計算機，還包括在所述無效循環(huán)和所述無效循環(huán)之后的下一循環(huán)之間插入具有和所述第二狀態(tài)相同狀態(tài)的附加循環(huán)的計算機可讀程序代碼。
全文摘要
一種把模擬數(shù)據(jù)轉(zhuǎn)變?yōu)橛糜跍y試集成電路的測試數(shù)據(jù)的方法,它包括檢測模擬數(shù)據(jù)的狀態(tài)轉(zhuǎn)變的步驟,響應該轉(zhuǎn)變,從模擬數(shù)據(jù)中抽取事件的步驟,及響應該事件,產(chǎn)生測試數(shù)據(jù)的步驟。
文檔編號G01R31/3183GK1233850SQ9910502
公開日1999年11月3日 申請日期1999年4月23日 優(yōu)先權(quán)日1998年4月24日
發(fā)明者植田剛文 申請人:富士通株式會社