本發(fā)明涉及電子
技術(shù)領(lǐng)域：
，尤其涉及一種FPGA(FieldProgrammableGateArray，現(xiàn)場(chǎng)可編程門(mén)陣列)測(cè)試平臺(tái)及方法。
背景技術(shù)：
：為了滿(mǎn)足用戶(hù)的需求和發(fā)展的趨勢(shì)，F(xiàn)PGA器件的功能越來(lái)越強(qiáng)大，大規(guī)模和超大模塊已形成一種發(fā)展的趨勢(shì)。目前大多FPGA器件在生產(chǎn)成型之后，為了驗(yàn)證其功能的完善性以及工作的穩(wěn)定性，需要對(duì)其進(jìn)行測(cè)試，通常需要技術(shù)人員將測(cè)試向量和相關(guān)配置項(xiàng)的格式手動(dòng)轉(zhuǎn)化為相應(yīng)的文件格式后，再手動(dòng)輸入到測(cè)試機(jī)臺(tái)，然后通過(guò)機(jī)臺(tái)對(duì)FPGA器件進(jìn)行相應(yīng)的測(cè)試過(guò)程。由于對(duì)FPGA器件的測(cè)試仍然需要相關(guān)技術(shù)人員手動(dòng)將測(cè)試文件轉(zhuǎn)換為相應(yīng)的格式，再通過(guò)手動(dòng)輸入到測(cè)試機(jī)臺(tái)進(jìn)行測(cè)試，對(duì)于這種規(guī)模較大，功能復(fù)雜的FPGA器件的測(cè)試，那將使測(cè)試過(guò)程變得十分困難、繁瑣，需要耗費(fèi)大量的人力物力，而且在測(cè)試過(guò)程，由于存在手動(dòng)操作過(guò)程，因此也不可避免的存在操作失誤的情況，從而影響FPGA器件的正常測(cè)試過(guò)程，降低測(cè)試效率。技術(shù)實(shí)現(xiàn)要素：本發(fā)明提供一種FPGA測(cè)試平臺(tái)及方法，用于解決現(xiàn)有FPGA器件的測(cè)試過(guò)程需要人工手動(dòng)測(cè)試過(guò)程，導(dǎo)致測(cè)試過(guò)程需要耗費(fèi)大量人力物力，且效率低下的問(wèn)題。為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種FPGA測(cè)試平臺(tái)，包括：實(shí)例獲取模塊：用于獲取測(cè)試實(shí)例，所述測(cè)試實(shí)例包括測(cè)試矢量、測(cè)試激勵(lì)以及約束條件；仿真控制模塊，用于調(diào)用仿真模塊，將所述測(cè)試實(shí)例的測(cè)試矢量和測(cè)試激勵(lì)輸入所述仿真模塊進(jìn)行仿真；仿真模塊，用于根據(jù)所述測(cè)試矢量和測(cè)試激勵(lì)進(jìn)行仿真處理得到仿真結(jié)果；位流控制模塊，用于調(diào)用位流生成模塊，將所述測(cè)試矢量和所述約束條件輸入所述位流生成模塊；位流生成模塊，用于根據(jù)所述測(cè)試矢量和所述約束條件生成位流并輸入待測(cè)FPGA芯片；比較模塊，用于獲取所述待測(cè)FPGA芯片根據(jù)所述位流和所述測(cè)試激勵(lì)輸出的運(yùn)行結(jié)果，并將所述運(yùn)行結(jié)果和所述仿真結(jié)果進(jìn)行比較得到測(cè)試結(jié)果。進(jìn)一步地，所述FPGA測(cè)試平臺(tái)，還包括綜合處理模塊，用于在所述位流控制模塊將所述測(cè)試矢量輸入所述位流生成模塊之前，判斷所述測(cè)試矢量是否為目標(biāo)網(wǎng)表格式，如否，將所述測(cè)試矢量轉(zhuǎn)換為目標(biāo)網(wǎng)表格式。進(jìn)一步地，所述實(shí)例獲取模塊還用于為獲取的測(cè)試實(shí)例生成實(shí)例目錄，所述實(shí)例目錄中包含激勵(lì)子目錄、測(cè)試文件子目錄、仿真子目錄、綜合子目錄以及位流子目錄；所述實(shí)例獲取模塊還用于將所述測(cè)試實(shí)例的測(cè)試激勵(lì)保存到所述激勵(lì)子目錄，將所述測(cè)試矢量和約束條件保存到所述測(cè)試文件子目錄；所述仿真模塊還用于將所述仿真結(jié)果保存到所述仿真子目錄；所述綜合處理模塊還用于將轉(zhuǎn)換為目標(biāo)網(wǎng)表格式的測(cè)試矢量保存到所述綜合子目錄；所述位流生成模塊還用于將所述位流保存到所述位流子目錄。進(jìn)一步地，所述仿真模塊還用于從所述仿真結(jié)果中提取所述測(cè)試激勵(lì)輸入所述待測(cè)FPGA芯片。進(jìn)一步地，所述FPGA測(cè)試平臺(tái)還包括參數(shù)配置模塊，用于配置所述仿真模塊和位流生成模塊的調(diào)用路徑；所述仿真控制模塊和所述位流控制模塊用于分別根據(jù)所述仿真模塊和位流生成模塊的調(diào)用路徑調(diào)用所述仿真模塊和位流生成模塊。本發(fā)明還提供一種FPGA測(cè)試方法，包括：通過(guò)實(shí)例獲取模塊獲取測(cè)試實(shí)例，所述測(cè)試實(shí)例包括測(cè)試矢量、測(cè)試激勵(lì)以及約束條件；仿真控制模塊調(diào)用仿真模塊，并將所述測(cè)試實(shí)例的測(cè)試矢量和測(cè)試激勵(lì)輸入所述仿真模塊進(jìn)行仿真；仿真模塊根據(jù)所述測(cè)試矢量和測(cè)試激勵(lì)進(jìn)行仿真處理得到仿真結(jié)果；位流控制模塊調(diào)用位流生成模塊，并將所述測(cè)試矢量和所述約束條件輸入所述位流生成模塊；位流生成模塊根據(jù)所述測(cè)試矢量和所述約束條件生成位流并輸入待測(cè)FPGA芯片；比較模塊獲取所述待測(cè)FPGA芯片根據(jù)所述位流和所述測(cè)試激勵(lì)輸出的運(yùn)行結(jié)果，并將所述運(yùn)行結(jié)果和所述仿真結(jié)果進(jìn)行比較得到測(cè)試結(jié)果。進(jìn)一步地，所述FPGA測(cè)試方法還包括在所述位流控制模塊將所述測(cè)試矢量輸入所述位流生成模塊之前，綜合模塊判斷所述測(cè)試矢量是否為目標(biāo)網(wǎng)表格式，如否，將所述測(cè)試矢量轉(zhuǎn)換為目標(biāo)網(wǎng)表格式。進(jìn)一步地，所述實(shí)例獲取模塊獲取測(cè)試實(shí)例后，還包括為獲取的測(cè)試實(shí)例生成實(shí)例目錄，所述實(shí)例目錄中包含激勵(lì)子目錄、測(cè)試文件子目錄、仿真子目錄、綜合子目錄以及位流子目錄；并將所述測(cè)試實(shí)例的測(cè)試激勵(lì)保存到所述激勵(lì)子目錄，將所述測(cè)試矢量和約束條件保存到所述測(cè)試文件子目錄；所述仿真模塊還將所述仿真結(jié)果保存到所述仿真子目錄；所述綜合處理模塊還將轉(zhuǎn)換為目標(biāo)網(wǎng)表格式的測(cè)試矢量保存到所述綜合子目錄；所述位流生成模塊還將所述位流保存到所述位流子目錄。進(jìn)一步地，所述仿真模塊根據(jù)所述測(cè)試矢量和測(cè)試激勵(lì)進(jìn)行仿真處理得到仿真結(jié)果后，還包括從所述仿真結(jié)果中提取所述測(cè)試激勵(lì)并輸入所述待測(cè)FPGA芯片。進(jìn)一步地，所述FPGA測(cè)試方法還包括：在所述仿真控制模塊和所述位流控制模塊分別調(diào)用所述仿真模塊和位流生成模塊之前，通過(guò)配置參數(shù)模塊配置所述仿真模塊和位流生成模塊的調(diào)用路徑；所述仿真控制模塊和所述位流控制模塊分別根據(jù)所述仿真模塊和位流生成模塊的調(diào)用路徑調(diào)用所述仿真模塊和位流生成模塊。有益效果本發(fā)明提供一種FPGA測(cè)試平臺(tái)及方法，通過(guò)實(shí)例獲取模塊獲取測(cè)試實(shí)例，測(cè)試實(shí)例包括測(cè)試矢量、測(cè)試激勵(lì)以及約束條件；仿真控制模塊調(diào)用仿真模塊，并將測(cè)試實(shí)例的測(cè)試矢量和測(cè)試激勵(lì)輸入仿真模塊進(jìn)行仿真；仿真模塊根據(jù)測(cè)試矢量和測(cè)試激勵(lì)進(jìn)行仿真處理得到仿真結(jié)果；位流控制模塊調(diào)用位流生成模塊，并將測(cè)試矢量和約束條件輸入位流生成模塊；位流生成模塊根據(jù)測(cè)試矢量和約束條件生成位流并輸入待測(cè)FPGA芯片；比較模塊獲取待測(cè)FPGA芯片根據(jù)位流和測(cè)試激勵(lì)輸出的運(yùn)行結(jié)果，并將運(yùn)行結(jié)果和仿真結(jié)果進(jìn)行比較得到測(cè)試結(jié)果。從而有利于實(shí)現(xiàn)自動(dòng)化測(cè)試FPGA的目的，解決了在測(cè)試過(guò)程中，需要人工手動(dòng)轉(zhuǎn)換、輸入相關(guān)測(cè)試文件，導(dǎo)致的容易出錯(cuò)、效率低下的問(wèn)題，提升了FPGA的測(cè)試效率，也降低了FPGA的測(cè)試成本。附圖說(shuō)明圖1為本發(fā)明實(shí)施例一中提供的FPGA測(cè)試平臺(tái)的一種結(jié)構(gòu)示意圖；圖2為本發(fā)明實(shí)施例一中提供的FPGA測(cè)試平臺(tái)處理多個(gè)測(cè)試實(shí)例的一種示意圖；圖3為本發(fā)明實(shí)施例一中提供的FPGA測(cè)試平臺(tái)的另一種結(jié)構(gòu)示意圖；圖4為本發(fā)明實(shí)施例一中提供的FPGA測(cè)試平臺(tái)的執(zhí)行腳本結(jié)構(gòu)示意圖；圖5為本發(fā)明實(shí)施例二中提供的FPGA測(cè)試方法的一種流程示意圖；圖6為本發(fā)明實(shí)施例二中提供的FPGA測(cè)試方法的另一種流程示意圖。具體實(shí)施方式下面通過(guò)具體實(shí)施方式結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。實(shí)施例一：本實(shí)施例提供一種FPGA測(cè)試平臺(tái)，請(qǐng)參考圖1，該FPGA測(cè)試平臺(tái)1包括：實(shí)例獲取模塊11、仿真控制模塊12、仿真模塊13、位流控制模塊14、位流生成模塊15以及比較模塊16，其中：實(shí)例獲取模塊11，用于獲取測(cè)試實(shí)例，所述測(cè)試實(shí)例包括但不限于測(cè)試矢量、測(cè)試激勵(lì)以及約束條件，通過(guò)所述測(cè)試實(shí)例可以用以測(cè)試FPGA器件運(yùn)行的可靠性或者功能的完善性，或者用于FPGA器件的故障檢測(cè)等。應(yīng)當(dāng)理解的是，實(shí)例獲取模塊11獲取的測(cè)試實(shí)例至少是一個(gè)，通常，由于FPGA器件需要測(cè)試的地方也一般比較多，因此實(shí)例獲取模塊11所需要獲取的測(cè)試實(shí)例也相應(yīng)較多，例如數(shù)十個(gè)、數(shù)百個(gè)、甚至更多。實(shí)例獲取模塊11具體可以獲取的測(cè)試實(shí)例個(gè)數(shù)應(yīng)當(dāng)根據(jù)該FPGA器件所需測(cè)試的實(shí)際情況決定，例如所述待測(cè)試FPGA器件需要用于測(cè)試的測(cè)試實(shí)例為100個(gè)，那么實(shí)例獲取模塊11則可以獲取該相應(yīng)的這100個(gè)測(cè)試實(shí)例。通常，不同的測(cè)試實(shí)例所測(cè)試的FPGA器件的作用不同，得到的測(cè)試結(jié)果也不同。例如測(cè)試實(shí)例A可以用于測(cè)試FPGA器件的功能a是否完善，得到測(cè)試結(jié)果A；測(cè)試實(shí)例B可以用于測(cè)試FPGA器件的功能b是否存在故障，得到測(cè)試結(jié)果B；測(cè)試實(shí)例N可以用于測(cè)試FPGA器件的功能N是否正常，得到測(cè)試結(jié)果N，請(qǐng)參照?qǐng)D2。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)明白的是，實(shí)例獲取模塊11可以一次獲取一個(gè)測(cè)試實(shí)例(也即是串行獲取)，也可以同時(shí)獲取多個(gè)實(shí)例(也即是并行獲取)。實(shí)例獲取模塊11獲取測(cè)試實(shí)例的方式可以靈活設(shè)置。本實(shí)施例中，所述FPGA測(cè)試平臺(tái)1還包括仿真控制模塊12，用于調(diào)用仿真模塊13，將測(cè)試實(shí)例中的測(cè)試矢量和測(cè)試激勵(lì)輸入仿真模塊13進(jìn)行仿真。仿真控制模塊12調(diào)用仿真模塊13的方法，具體的可以是通過(guò)仿真模塊13的調(diào)用路徑來(lái)調(diào)用仿真模塊13。仿真模塊13在收到仿真控制模塊12調(diào)用時(shí)，可以根據(jù)測(cè)試矢量和測(cè)試激勵(lì)進(jìn)行仿真處理得到仿真結(jié)果。所述仿真結(jié)果可以是功能正常、該功能故障、穩(wěn)定性高、穩(wěn)定性差等。應(yīng)當(dāng)理解的是，所述仿真結(jié)果還應(yīng)當(dāng)包含測(cè)試激勵(lì)，仿真模塊13還可以提取仿真結(jié)果中的測(cè)試激勵(lì)輸入到待測(cè)FPGA芯片中，用于待測(cè)FPGA芯片生成運(yùn)行結(jié)果。應(yīng)當(dāng)理解的是，仿真模塊13根據(jù)所述測(cè)試矢量和測(cè)試激勵(lì)生成的仿真結(jié)果中所包含的測(cè)試激勵(lì)，與最初仿真控制模塊12輸入到仿真模塊13的測(cè)試激勵(lì)的本質(zhì)應(yīng)當(dāng)相同，仿真結(jié)果中的測(cè)試激勵(lì)是仿真模塊13為了以保證待測(cè)FPGA芯片能夠識(shí)別該測(cè)試激勵(lì)進(jìn)行的轉(zhuǎn)換處理，從而保證仿真模塊13中所使用的測(cè)試激勵(lì)與待測(cè)FPGA芯片的測(cè)試激勵(lì)相同，這樣兩者分別生成的仿真結(jié)果和運(yùn)行結(jié)果才具有對(duì)比的意義，保證最終的測(cè)試結(jié)果是準(zhǔn)確有效的。當(dāng)然，測(cè)試激勵(lì)也可以通過(guò)設(shè)置專(zhuān)門(mén)的格式轉(zhuǎn)換模塊進(jìn)行轉(zhuǎn)換后輸入到待測(cè)FPGA芯片，而不需要仿真模塊13從仿真結(jié)果中提取。位流控制模塊14，用于調(diào)用位流生成模塊15，并將測(cè)試矢量和約束條件輸入位流生成模塊15。具體的，位流控制模塊14可以通過(guò)位流生成模塊15的文件路徑來(lái)調(diào)用位流生成模塊15，并將測(cè)試實(shí)例中的測(cè)試矢量和約束條件輸入到位流生成模塊15中。位流生成模塊15在接收到位流控制模塊14的調(diào)用后，接收該測(cè)試矢量以及約束條件，并根據(jù)所述測(cè)試矢量和約束條件生成位流，并將生成的位流輸入到待測(cè)FPGA芯片中。待測(cè)FPGA芯片可以根據(jù)所述位流以及測(cè)試激勵(lì)輸出運(yùn)行結(jié)果。比較模塊16可以用于獲取待測(cè)FPGA芯片根位流和測(cè)試激勵(lì)輸出的運(yùn)行結(jié)果，并將所述運(yùn)行結(jié)果和所述仿真結(jié)果進(jìn)行比較得到測(cè)試結(jié)果。從而判斷該測(cè)試實(shí)例是否通過(guò)，判斷待測(cè)FPGA芯片的相應(yīng)功能是否正常。通過(guò)實(shí)例獲取模塊11獲取待測(cè)FPGA芯片的測(cè)試實(shí)例，仿真控制模塊12調(diào)用仿真模塊，并將獲取到的測(cè)試實(shí)例中的測(cè)試矢量以及測(cè)試激勵(lì)輸入到仿真模塊13中，仿真模塊13便根據(jù)測(cè)試矢量以及測(cè)試激勵(lì)進(jìn)行仿真并得到仿真結(jié)果，位流控制模塊14用于調(diào)用位流生成模塊15，并將測(cè)試矢量和約束條件輸入到位流生成模塊15，從而生成位流，位流生成模塊15還可以將生成的位流輸入到待測(cè)FPGA芯片，待測(cè)FPGA芯片可以根據(jù)位流和測(cè)試激勵(lì)輸出運(yùn)行結(jié)果，比較模塊16將仿真結(jié)果和待測(cè)FPGA芯片的實(shí)際運(yùn)行結(jié)果進(jìn)行比較，得到測(cè)試結(jié)果。在測(cè)試FPGA芯片的過(guò)程中，實(shí)現(xiàn)了從獲取測(cè)試實(shí)例到得到測(cè)試結(jié)果的自動(dòng)化過(guò)程，不必相關(guān)技術(shù)人員在測(cè)試時(shí)轉(zhuǎn)換測(cè)試文件格式、手動(dòng)輸入測(cè)試文件的過(guò)程，由于是對(duì)于大規(guī)模的FPGA芯片，極大減少了人力物力的投入，而且通過(guò)本實(shí)施提供的FPGA測(cè)試平臺(tái)，極大提高了FPGA芯片的測(cè)試效率。請(qǐng)參照?qǐng)D3，本實(shí)施例中，所述FPGA測(cè)試平臺(tái)1還可以包括綜合處理模塊17以及參數(shù)配置模塊18，其中綜合處理模塊17可以用于在位流控制模塊14將測(cè)試矢量輸入位流生成模塊15之前，判斷所述測(cè)試矢量是否為目標(biāo)網(wǎng)表格式，如果測(cè)試矢量不是目標(biāo)網(wǎng)表格式時(shí)，例如測(cè)試矢量為RTL代碼，綜合處理模塊17可以將所述測(cè)試矢量轉(zhuǎn)換為目標(biāo)網(wǎng)表格式，位流控制模塊14再將轉(zhuǎn)換為目標(biāo)網(wǎng)表格式的測(cè)試矢量輸入到位流生成模塊15，以便位流生成模塊15能夠識(shí)別。應(yīng)當(dāng)理解的是，當(dāng)測(cè)試矢量為目標(biāo)網(wǎng)表格式時(shí)，則綜合處理模塊17可以不再進(jìn)行轉(zhuǎn)換處理，位流控制模塊14可以直接將測(cè)試矢量輸入到位流生成模塊15。FPGA測(cè)試平臺(tái)1還可以包括參數(shù)配置模塊18，用于配置仿真模塊13和位流生成模塊15的調(diào)用路徑；仿真控制模塊12可以用于根據(jù)仿真模塊13的調(diào)用路徑調(diào)用仿真模塊13，并將測(cè)試矢量和測(cè)試激勵(lì)輸入到仿真模塊13進(jìn)行仿真處理；位流控制模塊14可以用于根據(jù)位流生成模塊15的調(diào)用路徑調(diào)用位流生成模塊15，并將測(cè)試矢量和約束條件輸入到位流生成模塊15進(jìn)行處理生成位流。本實(shí)施例中，實(shí)例獲取模塊11還可以用于為獲取的測(cè)試實(shí)例生成實(shí)例目錄，可以用于存放測(cè)試實(shí)例中的測(cè)試矢量、測(cè)試激勵(lì)以及約束條件，以及存放仿真模塊13的仿真結(jié)果、綜合處理模塊17轉(zhuǎn)換生成的目標(biāo)網(wǎng)表格式的測(cè)試矢量、位流生成模塊15生成的位流。以便于在測(cè)試過(guò)程的錯(cuò)誤排查，方便查錯(cuò)糾正。因此，所述實(shí)例獲取模塊11生成的實(shí)例目錄可以包括：激勵(lì)子目錄、測(cè)試文件子目錄、仿真子目錄、綜合子目錄以及位流子目錄。其中，實(shí)例獲取模塊11還可以用于將測(cè)試實(shí)例中的測(cè)試激勵(lì)保存到激勵(lì)子目錄，將測(cè)試矢量和約束條件保存到測(cè)試文件子目錄；仿真模塊13還可以用于將仿真結(jié)果保存到仿真子目錄；綜合處理模塊17還可以用于將轉(zhuǎn)換為目標(biāo)網(wǎng)表格式的測(cè)試矢量保存到綜合子目錄；位流生成模塊15還可以用于將生成的位流保存到位流子目錄。從而保證了測(cè)試測(cè)試文件和測(cè)試結(jié)果之間有著清晰的對(duì)應(yīng)關(guān)系，在FPGA芯片測(cè)試過(guò)程中出線錯(cuò)誤時(shí)，也可以十分方便的進(jìn)行定位排查，提高測(cè)試效率。例如可以是找到對(duì)應(yīng)的糾錯(cuò)文件，放到對(duì)應(yīng)的文件夾中。由于測(cè)試FPGA芯片的過(guò)程中，實(shí)例獲取模塊11可能會(huì)獲取多個(gè)(例如至少兩個(gè))測(cè)試實(shí)例，實(shí)例獲取模塊11還應(yīng)當(dāng)為獲取到的每個(gè)測(cè)試實(shí)例生成一個(gè)相應(yīng)的實(shí)例目錄，保證每一個(gè)測(cè)試實(shí)例對(duì)應(yīng)一個(gè)實(shí)例目錄。例如，對(duì)于獲取到的測(cè)試實(shí)例X，實(shí)例獲取模塊11為其生成的實(shí)例目錄可以如下表所示：表1應(yīng)當(dāng)理解的是，綜合子目錄中可能存在經(jīng)綜合處理模塊17轉(zhuǎn)換生成的目標(biāo)網(wǎng)表格式的測(cè)試矢量，當(dāng)測(cè)試實(shí)例中的測(cè)試矢量為目標(biāo)網(wǎng)表格式時(shí)，也不必通過(guò)綜合處理模塊17轉(zhuǎn)換處理，位流控制模塊14直接調(diào)用位流生成模塊15，并將測(cè)試實(shí)例中的測(cè)試矢量輸入到位流生成模塊15中。因此綜合子目錄中也可能為空。本實(shí)施例中，實(shí)例獲取模塊11為獲取到的測(cè)試實(shí)例生成的實(shí)例目錄并不限于激勵(lì)子目錄、測(cè)試文件子目錄、仿真子目錄、綜合子目錄以及位流子目錄，例如還可以包括IP子目錄，用于保存該測(cè)試實(shí)例的位置信息。例如，對(duì)于獲取到的測(cè)試實(shí)例M，實(shí)例獲取模塊11為其生成的實(shí)例目錄可以如下表所示：表2目錄名稱(chēng)保存內(nèi)容激勵(lì)子目錄測(cè)試激勵(lì)M測(cè)試文件子目錄測(cè)試矢量M、約束條件M仿真子目錄仿真結(jié)果M綜合子目錄目標(biāo)網(wǎng)表格式的測(cè)試矢量M位流子目錄位流MIP子目錄位置M為了更好的理解本發(fā)明，請(qǐng)參照?qǐng)D4，應(yīng)當(dāng)說(shuō)明的是，其中All.bat是本實(shí)施例中仿真控制模塊12、位流控制模塊14以及綜合處理模塊17的處理過(guò)程通過(guò)相應(yīng)腳本語(yǔ)言來(lái)實(shí)現(xiàn)的具體方式，可以將其命名為All.bat。本實(shí)施例中，所述仿真控制模塊12的處理過(guò)程可以通過(guò)bat、tcl這兩種格式的腳本語(yǔ)言實(shí)現(xiàn)，例如通過(guò)Script.bat腳本單元來(lái)實(shí)現(xiàn)調(diào)用Sim.tcl腳本單元，再通過(guò)Sim.tcl腳本單元實(shí)現(xiàn)調(diào)用仿真模塊13的過(guò)程，Sim.tcl腳本單元還可以將所述測(cè)試矢量和測(cè)試激勵(lì)輸入仿真模塊，從而實(shí)現(xiàn)通過(guò)仿真控制模塊12自動(dòng)調(diào)用仿真模塊13，并將測(cè)試矢量和測(cè)試激勵(lì)自動(dòng)輸入到仿真模塊進(jìn)行仿真的過(guò)程。script.bat腳本單元和sim.tcl腳本單元可以由All.bat自動(dòng)生成，具體的，例如只需在ALL.bat中配置仿真模塊13的調(diào)用路徑參數(shù)即可。對(duì)于本實(shí)施例中的綜合處理模塊17的綜合處理過(guò)程，可以通過(guò)bat、tcl兩種格式的腳本語(yǔ)言實(shí)現(xiàn)。例如通過(guò)圖3中的Script.bat、Syn.tcl以及Syn-do.tcl腳本單元實(shí)現(xiàn)，其中Script.bat腳本單元可以實(shí)現(xiàn)調(diào)用Syn.tcl腳本單元的過(guò)程，Syn.tcl腳本單元可以調(diào)用Syn-do.tcl腳本單元，并將相應(yīng)的其他非目標(biāo)網(wǎng)表格式(例如RTL的測(cè)試矢量)的測(cè)試矢量輸入到Syn-do.tcl腳本單元，Syn-do.tcl腳本單元執(zhí)行將該測(cè)試矢量轉(zhuǎn)換為目標(biāo)網(wǎng)表格式。從而實(shí)現(xiàn)測(cè)試矢量格式的自動(dòng)轉(zhuǎn)換過(guò)程，減少了FPGA測(cè)試過(guò)程中技術(shù)人員的處理負(fù)擔(dān)，提高了轉(zhuǎn)換效率。應(yīng)當(dāng)理解的是，測(cè)試矢量可能目標(biāo)網(wǎng)表格式，也可能是其他格式，當(dāng)測(cè)試矢量為目標(biāo)網(wǎng)表格式時(shí)，可以不需要綜合處理模塊17轉(zhuǎn)換處理，具體的可以通過(guò)設(shè)置All.bat中的參數(shù)flag來(lái)控制是否使用綜合處理模塊17，例如將flag設(shè)置為flag＝00，表示不使用綜合處理模塊17，將flag設(shè)置為flag＝01，表示使用綜合處理模塊17，應(yīng)當(dāng)理解，flag的剩余位還可以是其它情況的預(yù)留位。其中，script.bat腳本單元、syn.tcl腳本單元和syn_do.tcl腳本單元可以自動(dòng)生成，具體的，例如只需在ALL.bat中配置綜合處理模塊17的調(diào)用路徑參數(shù)即可。本實(shí)施例，所述位流控制模塊14調(diào)用位流生成模塊，以及輸入測(cè)試矢量和約束條件到位流生成模塊15的具體過(guò)程可以是：通過(guò)bat、tcl兩種格式的腳本語(yǔ)言實(shí)現(xiàn)。例如通過(guò)script.bat腳本單元、Pnr-do.tcl腳本單元以及Pnr.tcl腳本單元實(shí)現(xiàn)位流控制模塊14的具體處理過(guò)程，Script.bat腳本單元調(diào)用Pnr-do.tcl腳本單元，Pnr-do.tcl腳本單元可以用于調(diào)用Pnr.tcl腳本單元，Pnr.tcl腳本單元可以用于調(diào)用位流生成模塊15，并將測(cè)試矢量和約束條件輸入位流生成模塊15，實(shí)現(xiàn)自動(dòng)生成位流的過(guò)程。其中script.bat腳本單元、Pnr-do.tcl腳本單元以及Pnr.tcl腳本單元可以自動(dòng)生成，具體的，可以通過(guò)在ALL.bat中配置位流生成模塊15的調(diào)用路徑參數(shù)即可完成生成位流的過(guò)程。本實(shí)施例中，F(xiàn)PGA測(cè)試過(guò)程包括但不限于通過(guò)上述的bat、tcl腳本語(yǔ)言實(shí)現(xiàn)，還可以通過(guò)其他相應(yīng)的腳本語(yǔ)言實(shí)現(xiàn)。本發(fā)明實(shí)施例提供一種FPGA測(cè)試平臺(tái)，所述FPGA測(cè)試平臺(tái)1包括實(shí)例獲取模塊11、仿真控制模塊12、仿真模塊13、位流控制模塊14、位流生成模塊15、比較模塊16、綜合處理模塊17以及參數(shù)配置模塊18。通過(guò)參數(shù)配置模塊18用于配置仿真模塊13和位流生成模塊15的調(diào)用路徑，仿真控制模塊12和位流控制模塊14用于分別根據(jù)其調(diào)用路徑調(diào)用仿真模塊13和位流生成模塊15，其中仿真控制模塊12還用于將測(cè)試矢量和測(cè)試激勵(lì)輸入到仿真模塊13中進(jìn)行仿真得到仿真結(jié)果，位流控制模塊14用于將約束條件和目標(biāo)網(wǎng)表格式的測(cè)試矢量輸入到位流生成模塊15，通過(guò)位流生成模塊15生成位流，待測(cè)FPGA芯片根據(jù)位流生成模塊15生成的位流以及仿真結(jié)果中提取的測(cè)試激勵(lì)，生成運(yùn)行結(jié)果，比較模塊16將待測(cè)FPGA芯片生成的運(yùn)行結(jié)果與仿真模塊13生成的仿真結(jié)果進(jìn)行比較，得到測(cè)試結(jié)果。其中，目標(biāo)網(wǎng)表格式的測(cè)試矢量可能是通過(guò)綜合處理模塊17根據(jù)測(cè)試實(shí)例中的測(cè)試矢量轉(zhuǎn)換生成的，也可能是測(cè)試實(shí)例中的測(cè)試矢量本身就是目標(biāo)網(wǎng)表格式的。從而有利于實(shí)現(xiàn)自動(dòng)化測(cè)試FPGA芯片的目的，解決了在FPGA測(cè)試過(guò)程中，需要人工手動(dòng)轉(zhuǎn)換、輸入相關(guān)測(cè)試文件，導(dǎo)致的容易出錯(cuò)、效率低下的問(wèn)題，提升FPGA的測(cè)試效率，也降低了FPGA測(cè)試成本。實(shí)施例二：本實(shí)施例提供一種FPGA測(cè)試方法，請(qǐng)參考圖5，該FPGA測(cè)試方法包括：S11：通過(guò)實(shí)例獲取模塊獲取測(cè)試實(shí)例。所述實(shí)例獲取模塊獲取的測(cè)試實(shí)例包括測(cè)試矢量、測(cè)試激勵(lì)以及約束條件，通過(guò)所述測(cè)試實(shí)例可以用以測(cè)試FPGA器件運(yùn)行的可靠性或者功能的完善性，或者用于FPGA器件的故障檢測(cè)等，應(yīng)當(dāng)理解的是，測(cè)試實(shí)例至少包括一個(gè)，通常，實(shí)例獲取模塊獲取的測(cè)試實(shí)例可能存在多個(gè)，用于分別測(cè)試FPGA芯片不同功能的狀態(tài)。實(shí)例獲取模塊獲取測(cè)試實(shí)例時(shí)，可以一次獲取一個(gè)測(cè)試實(shí)例，也可以同時(shí)獲取多個(gè)(至少兩個(gè))測(cè)試實(shí)例。S12：仿真控制模塊調(diào)用仿真模塊，并將測(cè)試矢量和測(cè)試激勵(lì)輸入仿真模塊。仿真控制模塊可以通過(guò)仿真模塊的調(diào)用路徑來(lái)調(diào)用仿真模塊。S13：仿真模塊根據(jù)所述測(cè)試矢量和測(cè)試激勵(lì)進(jìn)行仿真得到仿真結(jié)果。所述仿真結(jié)果中還包含測(cè)試激勵(lì)，所述仿真結(jié)果中的測(cè)試激勵(lì)可以直接用于待測(cè)FPGA芯片生成運(yùn)行結(jié)果。應(yīng)當(dāng)理解的是，所述仿真結(jié)果中的測(cè)試激勵(lì)與測(cè)試實(shí)例中的測(cè)試激勵(lì)本質(zhì)應(yīng)當(dāng)相同。因此，可以通過(guò)提取仿真結(jié)果中的測(cè)試激勵(lì)輸入到待測(cè)FPGA芯片，也可以通過(guò)將測(cè)試實(shí)例中的測(cè)試激勵(lì)進(jìn)行處理變換后得到與仿真結(jié)果中相同的測(cè)試激勵(lì)后輸入到待測(cè)FPGA芯片中。S14：位流控制模塊調(diào)用位流生成模塊，并將測(cè)試實(shí)例中的測(cè)試矢量以及約束條件輸入位流生成模塊中。位流控制模塊包括但不限于通過(guò)位流生成模塊的調(diào)用路徑來(lái)調(diào)用位流生成模塊。S15：位流生成模塊根據(jù)所述測(cè)試矢量和約束條件生成位流，并將生成的位流輸入待測(cè)FPGA芯片。在待測(cè)FPGA芯片收到位流生成模塊生成的位流和相應(yīng)的測(cè)試激勵(lì)后，可以輸出實(shí)際的運(yùn)行結(jié)果。S16：比較模塊獲取待測(cè)FPGA芯片的運(yùn)行結(jié)果，并將所述運(yùn)行結(jié)果與仿真結(jié)果進(jìn)行比較得到測(cè)試結(jié)果。例如，可以將仿真結(jié)果作為待測(cè)FPGA實(shí)際輸出的運(yùn)行結(jié)果的判斷基準(zhǔn)，判斷實(shí)際的運(yùn)行結(jié)果與仿真結(jié)果是否相符，當(dāng)判斷與仿真結(jié)果相符時(shí)，則可以認(rèn)為該測(cè)試實(shí)例已經(jīng)通過(guò)，也即該待測(cè)FPGA芯片相應(yīng)的功能正常。當(dāng)判斷待測(cè)FPGA實(shí)際運(yùn)行結(jié)果與仿真結(jié)果不相符時(shí)，則判斷該測(cè)試實(shí)例沒(méi)有通過(guò)。為了更好的使用本發(fā)明，本實(shí)施例還提供一種FPGA測(cè)試方法，請(qǐng)參照?qǐng)D6，所述FPGA測(cè)試方法包括：S21：通過(guò)參數(shù)配置模塊配置仿真模塊和位流生成模塊的調(diào)用路徑。為了便于仿真控制模塊和位流控制模塊分別對(duì)仿真模塊和位流生成模塊的調(diào)用，參數(shù)配置模塊包括但不限于通過(guò)自動(dòng)查找或者用戶(hù)手動(dòng)輸入的方式配置仿真模塊和位流控制模塊的調(diào)用路徑。S22：實(shí)例獲取模塊獲取測(cè)試實(shí)例，并為獲取的每一個(gè)測(cè)試實(shí)例生成一個(gè)實(shí)例目錄，讀取其中的每個(gè)測(cè)試實(shí)例，并將各測(cè)試實(shí)例中的測(cè)試矢量、測(cè)試激勵(lì)以及約束條件保存到相應(yīng)的實(shí)例目錄中。所述實(shí)例獲取模塊生成的各實(shí)例目錄包括：激勵(lì)子目錄、測(cè)試文件子目錄、仿真子目錄、綜合子目錄以及位流子目錄。實(shí)例獲取模塊讀取各測(cè)試實(shí)例，并將各測(cè)試實(shí)例中的測(cè)試激勵(lì)保存到相應(yīng)的激勵(lì)子目錄中，將測(cè)試矢量和約束條件保存到相應(yīng)的測(cè)試文件子目錄中。S23：綜合處理模塊判斷測(cè)試實(shí)例中的測(cè)試矢量是否為目標(biāo)網(wǎng)表格式，如否，轉(zhuǎn)至步驟S23，如是，轉(zhuǎn)至步驟S24。S24：綜合處理模塊將測(cè)試矢量轉(zhuǎn)換為目標(biāo)網(wǎng)表格式，并將其(轉(zhuǎn)換成目標(biāo)網(wǎng)表格式的測(cè)試矢量)保存在該測(cè)試實(shí)例的實(shí)例目錄下的綜合子目錄中。應(yīng)當(dāng)理解的是，當(dāng)綜合處理模塊判斷測(cè)試矢量為目標(biāo)網(wǎng)表格式時(shí)，可以對(duì)其不作處理。S25：仿真控制模塊調(diào)用仿真模塊，并將測(cè)試激勵(lì)和測(cè)試矢量輸入仿真模塊。所述測(cè)試激勵(lì)和測(cè)試矢量可以從相應(yīng)實(shí)例目錄下的激勵(lì)子目錄和測(cè)試文件子目錄中獲取。S26：仿真模塊根據(jù)測(cè)試矢量和測(cè)試激勵(lì)進(jìn)行仿真處理得到仿真結(jié)果，并將仿真結(jié)果保存到相應(yīng)測(cè)試矢量的實(shí)例目錄下的仿真子目錄中。S27：位流控制模塊調(diào)用位流生成模塊，并將測(cè)試矢量和約束條件輸入到位流生成模塊。應(yīng)當(dāng)理解的是，這里所述的測(cè)試矢量可以是實(shí)例目錄中綜合子目錄下的目標(biāo)網(wǎng)表格式的測(cè)試矢量，也可以是直接獲取的目標(biāo)網(wǎng)表格式的測(cè)試矢量。例如，該測(cè)試實(shí)例的測(cè)試矢量本身為目標(biāo)網(wǎng)表格式，并未經(jīng)過(guò)綜合處理模塊轉(zhuǎn)換處理，因此并未存放在該測(cè)試實(shí)例的實(shí)例目錄下的綜合子目錄中。S28：位流生成模塊根據(jù)所述測(cè)試矢量和約束條件生成位流，并將生成的位流保存到該測(cè)試實(shí)例的實(shí)例目錄下的位流子目錄中。待測(cè)FPGA芯片可以根據(jù)所述位流以及測(cè)試激勵(lì)輸出運(yùn)行結(jié)果。S29：比較模塊獲取待測(cè)FPGA芯片輸出的運(yùn)行結(jié)果，并將所述運(yùn)行結(jié)果和仿真結(jié)果進(jìn)行對(duì)比，得到測(cè)試結(jié)果。從而判斷該測(cè)試實(shí)例是否通過(guò)，判斷待測(cè)FPGA芯片的相應(yīng)功能是否正常。應(yīng)當(dāng)理解的是，整個(gè)FPGA的測(cè)試過(guò)程可以一次一個(gè)測(cè)試實(shí)例進(jìn)行，待該測(cè)試實(shí)例得到測(cè)試結(jié)果后，再進(jìn)行下一個(gè)實(shí)例測(cè)試，也可以同時(shí)測(cè)試多個(gè)測(cè)試實(shí)例，具體測(cè)試方式可以根據(jù)實(shí)際測(cè)試情況靈活設(shè)定。本發(fā)明實(shí)施例提供一種FPGA測(cè)試方法，通過(guò)參數(shù)配置模塊配置仿真模塊和位流生成模塊的調(diào)用路徑；實(shí)例獲取模塊獲取測(cè)試實(shí)例，并為獲取的每一個(gè)測(cè)試實(shí)例生成一個(gè)實(shí)例目錄，讀取其中的每個(gè)測(cè)試實(shí)例，并將其中的測(cè)試激勵(lì)保存在相應(yīng)的激勵(lì)子目錄中，將該測(cè)試實(shí)例的測(cè)試矢量以及約束文件保存在該實(shí)例目錄下的測(cè)試文件子目錄中；綜合處理模塊判斷測(cè)試實(shí)例的測(cè)試矢量不是目標(biāo)網(wǎng)表格式，將其轉(zhuǎn)換為目標(biāo)網(wǎng)表格式，并將轉(zhuǎn)換后的目標(biāo)網(wǎng)表格式的測(cè)試矢量保存在該測(cè)試實(shí)例的實(shí)例目錄下的綜合子目錄中；根據(jù)所述調(diào)用路徑，仿真控制模塊調(diào)用仿真模塊，將測(cè)試矢量和測(cè)試激勵(lì)輸入仿真模塊；仿真模塊根據(jù)所述測(cè)試矢量和測(cè)試激勵(lì)進(jìn)行仿真，得到仿真結(jié)果，并將該仿真結(jié)果保存到該測(cè)試實(shí)例的實(shí)例目錄下的仿真子目錄中；位流控制模塊根據(jù)所述位流生成模塊的調(diào)用路徑，調(diào)用位流生成模塊，并將約束條件和目標(biāo)網(wǎng)表格式的測(cè)試矢量輸入位流生成模塊；位流生成模塊根據(jù)所述約束條件和目標(biāo)網(wǎng)表格式的測(cè)試矢量生成位流，并將生成的位流保存在該測(cè)試實(shí)例的實(shí)例目錄下的位流子目錄中；待測(cè)FPGA芯片根據(jù)所述位流和測(cè)試激勵(lì)可以輸出運(yùn)行結(jié)果；比較模塊獲取該運(yùn)行結(jié)果，并將所述運(yùn)行結(jié)果與仿真模塊得到的仿真結(jié)果進(jìn)行比較，得到測(cè)試結(jié)果。從而有利于實(shí)現(xiàn)FPGA芯片的自動(dòng)化測(cè)試過(guò)程，避免人工轉(zhuǎn)換測(cè)試文件格式、輸入測(cè)試文件的繁瑣過(guò)程，提升了FPGA的測(cè)試效率，也降低了人工測(cè)試過(guò)程的出錯(cuò)率和測(cè)試成本，有利于提高使用體驗(yàn)。顯然，本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述本發(fā)明的各模塊或各步驟可以用通用的計(jì)算裝置來(lái)實(shí)現(xiàn)，它們可以集中在單個(gè)的計(jì)算裝置上，或者分布在多個(gè)計(jì)算裝置所組成的網(wǎng)絡(luò)上，可選地，它們可以用計(jì)算裝置可執(zhí)行的程序代碼來(lái)實(shí)現(xiàn)，從而，可以將它們存儲(chǔ)在存儲(chǔ)介質(zhì)(ROM/RAM、磁碟、光盤(pán))中由計(jì)算裝置來(lái)執(zhí)行，并且在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟，或者將它們分別制作成各個(gè)集成電路模塊，或者將它們中的多個(gè)模塊或步驟制作成單個(gè)集成電路模塊來(lái)實(shí)現(xiàn)。所以，本發(fā)明不限制于任何特定的硬件和軟件結(jié)合。以上內(nèi)容是結(jié)合具體的實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說(shuō)明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本發(fā)明所屬
技術(shù)領(lǐng)域：
的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。當(dāng)前第1頁(yè)1 2 3