本發(fā)明屬于fpga測(cè)試領(lǐng)域，具體涉及一種基于ate測(cè)試平臺(tái)的flash型fpga測(cè)試方法。
背景技術(shù)：
現(xiàn)場(chǎng)可編程門(mén)陣列(fpga：fieldprogrammablegataarray)，不同于功能固定的專(zhuān)用集成電路(applicationspecificintegratedcircuit，asic)，是一種半定制的集成電路，用于可以根據(jù)自己的需求對(duì)電路進(jìn)行編程設(shè)計(jì)，從而改變其功能，應(yīng)用靈活，可大幅降低系統(tǒng)設(shè)計(jì)的成本，在各領(lǐng)域中的應(yīng)用越來(lái)越廣。
根據(jù)編程工藝的不同，fpga可分成反熔絲型、sram型以及flash型三種。反熔絲型fpga只可一次編程，不可重復(fù)使用，且集成度不高；sram型fpga，掉電后功能喪失，加電后需要配置存儲(chǔ)器對(duì)其重新配置，使用不便。flash型fpga由于內(nèi)部使用非易失、可重復(fù)使用的存儲(chǔ)單元，其功能在掉電后仍然保持，不需要專(zhuān)用配置存儲(chǔ)器以及其它外圍電路，因此被廣泛關(guān)注和選用。目前，flash型fpga一般不做使用前的性能測(cè)試，使用時(shí)用戶(hù)直接將fpga焊接在所用電路板上，隨電路系統(tǒng)進(jìn)行整體測(cè)試。測(cè)試過(guò)程中，如果出現(xiàn)系統(tǒng)功能性能不符合要求的情況，需要對(duì)故障進(jìn)行高成本的定位分析，如果定位于fpga，還需要將電路從系統(tǒng)pcb板上解焊，容易造成pcb電路板損傷，且容易導(dǎo)致fpga電路無(wú)法再次使用，造成資源浪費(fèi)。
技術(shù)實(shí)現(xiàn)要素：
本發(fā)明的目的在于提出一種基于ate測(cè)試平臺(tái)的flash型fpga測(cè)試方法， 實(shí)現(xiàn)對(duì)fpga器件功能的測(cè)試，保證fpga器件使用前功能性能滿(mǎn)足相關(guān)指標(biāo)要求，避免由于fpga器件本身失效導(dǎo)致的電路功能性能不滿(mǎn)足要求。
本發(fā)明的技術(shù)方案如下：一種基于ate測(cè)試平臺(tái)的flash型fpga測(cè)試方法，包括以下步驟：
步驟一：flash型fpga器件片上資源劃分；
將flash型fpga器件的片上資源分解為：可配置輸入/輸出端口i/os、可配置邏輯單元、可編程互連線(xiàn)、時(shí)鐘調(diào)節(jié)模塊、內(nèi)嵌存儲(chǔ)單元；
步驟二：fpga器件片上資源配置方案設(shè)計(jì)；
(1)可配置輸入/輸出端口i/os配置方案；
將fpga器件的i/os一分為二，一半配置為輸入，另一半配置為輸出，將輸入與輸出直連，在輸入端加既定的激勵(lì)，對(duì)比分析輸出端的結(jié)果是否與輸入激勵(lì)相一致，如不一致，則該器件失效，如相一致，將i/os的配置反向，即原來(lái)配置為輸入的i/os配置為輸出，原來(lái)配置為輸出的i/os配置為輸入，再次施加激勵(lì)，對(duì)結(jié)果進(jìn)行對(duì)比；
(2)可配置邏輯單元配置方案；
將可配置邏輯單元配置為三輸入與門(mén)并級(jí)聯(lián)起來(lái)，級(jí)聯(lián)的三輸入與邏輯的輸入端a、b、c、及輸出端y與i/os相連，將對(duì)應(yīng)的i/os配置為輸入及輸出。在輸入端加激勵(lì)，在輸出端對(duì)采集結(jié)果進(jìn)行分析，當(dāng)輸入輸出滿(mǎn)足y＝a&b&c關(guān)系時(shí)，表明可配置邏輯單元滿(mǎn)足要求。
(3)可編程互連線(xiàn)配置方案；
采取與除可編程互連線(xiàn)資源之外的片上資源并行配置的方法測(cè)試可編程互連線(xiàn)；
(4)時(shí)鐘調(diào)節(jié)模塊配置方案；
將時(shí)鐘調(diào)節(jié)模塊與i/os相連，并將對(duì)應(yīng)的i/os分別配置為輸入及輸出，配置時(shí)鐘調(diào)節(jié)模塊，使其輸出時(shí)鐘可分布在多個(gè)頻點(diǎn)；
(5)內(nèi)嵌存儲(chǔ)單元配置方案；
步驟三：生成配置文件及測(cè)試向量文件；
按照步驟二的配置方案，使用硬件描述語(yǔ)言進(jìn)行代碼編寫(xiě)，通過(guò)功能仿真、綜合、布局布線(xiàn)、后仿真步驟，最終生成配置文件以及測(cè)試向量文件。
步驟四：ate測(cè)試；
所述步驟二(5)內(nèi)嵌存儲(chǔ)單元配置方案包括：
(a)將flash型fpga的每個(gè)內(nèi)嵌存儲(chǔ)單元配置為讀寫(xiě)同步的sram；
(b)將每個(gè)sram邏輯功能相同的輸入端口并聯(lián)起來(lái)；
(c)將各個(gè)sram數(shù)據(jù)讀出端口相同的數(shù)據(jù)位連接到同或門(mén)使其能夠進(jìn)行同或運(yùn)算，同或門(mén)通過(guò)可配置邏輯單元實(shí)現(xiàn)；
(d)從起始地址開(kāi)始寫(xiě)入既定的數(shù)據(jù)，寫(xiě)滿(mǎn)整個(gè)存儲(chǔ)空間；
(e)從起始地址開(kāi)始依次讀出各存儲(chǔ)地址的數(shù)據(jù)，若同或門(mén)輸出為1，則該地址位存儲(chǔ)單元無(wú)缺陷若同或門(mén)輸出為0，則標(biāo)示該地址位的存儲(chǔ)單元有缺陷。
所述步驟四：ate測(cè)試包括：
(1)用步驟三生成的配置文件對(duì)flash型fpga器件進(jìn)行配置，配置可通過(guò)jtag方式進(jìn)行。
(2)根據(jù)步驟三生成的測(cè)試向量文件中規(guī)定的激勵(lì)圖形，使用ate測(cè)試機(jī)臺(tái)對(duì)器件施加激勵(lì)。
(3)ate測(cè)試機(jī)臺(tái)采集器件輸出管腳的電信號(hào)，將之與測(cè)試向量文件中的預(yù)定的正確響應(yīng)進(jìn)行比較，判斷出器件功能是否滿(mǎn)足要求。
本發(fā)明的顯著效果在于：避免由于fpga器件本身失效導(dǎo)致的電路功能性能 不滿(mǎn)足要求，降低質(zhì)量風(fēng)險(xiǎn)和不必要的成本損失。
具體實(shí)施方式
一種基于ate測(cè)試平臺(tái)的flash型fpga測(cè)試方法，包括以下步驟：
步驟一：flash型fpga器件片上資源劃分；
將flash型fpga器件的片上資源分解為：可配置輸入/輸出端口i/os、可配置邏輯單元、可編程互連線(xiàn)、時(shí)鐘調(diào)節(jié)模塊、內(nèi)嵌存儲(chǔ)單元；
步驟二：fpga器件片上資源配置方案設(shè)計(jì)；
(1)可配置輸入/輸出端口i/os配置方案；
將fpga器件的i/os一分為二，一半配置為輸入，另一半配置為輸出，將輸入與輸出直連，在輸入端加既定的激勵(lì)，對(duì)比分析輸出端的結(jié)果是否與輸入激勵(lì)相一致，如不一致，則該器件失效，如相一致，將i/os的配置反向，即原來(lái)配置為輸入的i/os配置為輸出，原來(lái)配置為輸出的i/os配置為輸入，再次施加激勵(lì)，對(duì)結(jié)果進(jìn)行對(duì)比；
(2)可配置邏輯單元配置方案；
將可配置邏輯單元配置為三輸入與門(mén)并級(jí)聯(lián)起來(lái)，級(jí)聯(lián)的三輸入與邏輯的輸入端a、b、c、及輸出端y與i/os相連，將對(duì)應(yīng)的i/os配置為輸入及輸出。在輸入端加激勵(lì)，在輸出端對(duì)采集結(jié)果進(jìn)行分析，當(dāng)輸入輸出滿(mǎn)足y＝a&b&c關(guān)系時(shí)，表明可配置邏輯單元滿(mǎn)足要求。
(3)可編程互連線(xiàn)配置方案；
采取與除可編程互連線(xiàn)資源之外的片上資源并行配置的方法測(cè)試可編程互連線(xiàn)。
(4)時(shí)鐘調(diào)節(jié)模塊配置方案；
將時(shí)鐘調(diào)節(jié)模塊與i/os相連，并將對(duì)應(yīng)的i/os分別配置為輸入及輸出， 配置時(shí)鐘調(diào)節(jié)模塊，使其輸出時(shí)鐘可分布在多個(gè)頻點(diǎn)。
(5)內(nèi)嵌存儲(chǔ)單元配置方案；
(a)將flash型fpga的每個(gè)內(nèi)嵌存儲(chǔ)單元配置為讀寫(xiě)同步的sram。
(b)將每個(gè)sram邏輯功能相同的輸入端口并聯(lián)起來(lái)；
(c)將各個(gè)sram數(shù)據(jù)讀出端口相同的數(shù)據(jù)位連接到同或門(mén)使其能夠進(jìn)行同或運(yùn)算，同或門(mén)通過(guò)可配置邏輯單元實(shí)現(xiàn)；
(d)從起始地址開(kāi)始寫(xiě)入既定的數(shù)據(jù)，寫(xiě)滿(mǎn)整個(gè)存儲(chǔ)空間；
(e)從起始地址開(kāi)始依次讀出各存儲(chǔ)地址的數(shù)據(jù)，若同或門(mén)輸出為1，則該地址位存儲(chǔ)單元無(wú)缺陷若同或門(mén)輸出為0，則標(biāo)示該地址位的存儲(chǔ)單元有缺陷；
步驟三：生成配置文件及測(cè)試向量文件；
按照步驟二的配置方案，使用硬件描述語(yǔ)言進(jìn)行代碼編寫(xiě)，通過(guò)功能仿真、綜合、布局布線(xiàn)、后仿真步驟，最終生成配置文件以及測(cè)試向量文件。
步驟四：ate測(cè)試；
(1)用步驟三生成的配置文件對(duì)flash型fpga器件進(jìn)行配置，配置可通過(guò)jtag方式進(jìn)行。
(2)根據(jù)步驟三生成的測(cè)試向量文件中規(guī)定的激勵(lì)圖形，使用ate測(cè)試機(jī)臺(tái)對(duì)器件施加激勵(lì)。
(3)ate測(cè)試機(jī)臺(tái)采集器件輸出管腳的電信號(hào)，將之與測(cè)試向量文件中的預(yù)定的正確響應(yīng)進(jìn)行比較，判斷出器件功能是否滿(mǎn)足要求。