半導體裝置制造方法
【專利摘要】本發(fā)明涉及半導體裝置。如果作為信號延遲檢測電路的組件的異或電路本身已經(jīng)未能正確地操作，則不能準確地檢測到信號延遲。故障預先檢測電路12包括用于使與設置在觸發(fā)器FF0的后續(xù)級中的觸發(fā)器FF1的數(shù)據(jù)輸入端子并行輸入的輸入數(shù)據(jù)延遲的延遲電路DL、接收延遲電路DL的輸出的觸發(fā)器FFT、以及將觸發(fā)器FF1的輸出與觸發(fā)器FFT的輸出進行比較的比較器CMP。在用于測試故障預先檢測電路12的操作的操作測試模式中將測試數(shù)據(jù)tv1和測試數(shù)據(jù)tv2輸入到故障預先檢測電路12。測試數(shù)據(jù)tv2被輸入到延遲電路DL。在操作測試模式中比較器CMP將測試數(shù)據(jù)tv1和觸發(fā)器FFT的輸出進行比較。
【專利說明】半導體裝置
[0001]相關申請的交叉引用
[0002]將2012年11月30日提交的日本專利申請N0.2012-262826的公開內(nèi)容(包括說明書、附圖以及摘要)通過引用全部并入在本申請中。
【技術(shù)領域】
[0003]本發(fā)明涉及半導體裝置，特別地，涉及具有檢測由例如由于溫度上升導致的信號延遲所引起的故障風險的功能的半導體裝置。
【背景技術(shù)】
[0004]有時候，在半導體裝置內(nèi)的電路中可能出現(xiàn)任何故障，引起電源和地之間的低電阻的短路。結(jié)果，溫度上升，引起內(nèi)部電路中的信號傳送的延遲。
[0005]為了檢測這種信號延遲，在例如專利文獻I (日本公開的未經(jīng)審查的專利申請N0.2008-256491)中描述的信號延遲檢測電路包括一個或更多個延遲檢測單元,每個延遲檢測單元具有至少一個信號傳播延遲電路(I)以及異或電路(exclusive OR circuitXC),該異或電路接收從信號傳播延遲電路(I)輸出的信號(B)和經(jīng)過從信號傳播延遲電路(I)的輸入段分岔出來的信號傳送路徑的信號C并且輸出信號。使用從異或電路(C)輸出的數(shù)字信號，確定信號傳播延遲電路(I)是否表現(xiàn)異常。
[0006][現(xiàn)有技術(shù)文獻]
[0007][專利文獻]
[0008][專利文獻I]日本公開的未經(jīng)審查的專利申請N0.2008-256491
【發(fā)明內(nèi)容】

[0009]然而，在專利文獻I中，存在如下的問題，即如果作為信號延遲檢測電路的組件的異或電路(C)本身未能正確地操作，則不能準確地檢測信號延遲。
[0010]此外，在專利文獻I中，沒有公開用于檢測兩個觸發(fā)器之間的信號延遲的配置。
[0011]根據(jù)在本說明書中的以下描述和附圖，其它問題和新穎的特征將變得清晰。
[0012]根據(jù)本發(fā)明的一個實施例，一種故障預先檢測電路包括:延遲元件，用于使與設置在第一觸發(fā)器的后續(xù)級中的第二觸發(fā)器的數(shù)據(jù)輸入端子并行輸入的輸入數(shù)據(jù)延遲；第三觸發(fā)器，用于接收延遲元件的輸出；以及比較器，用于將第二觸發(fā)器的輸出與第三觸發(fā)器的輸出進行比較。在用于測試所述故障預先檢測電路的操作的操作測試模式中，第一測試數(shù)據(jù)和第二測試數(shù)據(jù)被輸入到所述故障預先檢測電路，并且第二測試數(shù)據(jù)被輸入到延遲元件。在所述操作測試模式中比較器將第一測試數(shù)據(jù)和第三觸發(fā)器的輸出進行比較。
[0013]根據(jù)本發(fā)明的一個實施例，可以檢測用于檢測信號延遲的電路本身的失效，因此，可以準確地檢測由過熱等引起的信號延遲。
【專利附圖】

【附圖說明】[0014]圖1是描繪第一實施例的微型計算機的一部分的配置的圖。
[0015]圖2是用于說明通常操作模式中的正常操作的圖。
[0016]圖3是用于說明在通常操作模式中預先檢測到故障時的操作的圖。
[0017]圖4是描繪第一實施例的微型計算機的配置的圖。
[0018]圖5是表示由微型計算機I執(zhí)行的故障預先檢測過程的流程圖。
[0019]圖6是表示圖5中的步驟S202中的用于檢測故障預先檢測電路本身的失效的過程的流程圖。
[0020]圖7是用于說明在測試操作模式中確定故障預先檢測電路是否失效的方式的圖。
[0021]圖8是用于說明在測試操作模式中確定故障預先檢測電路是否失效的方式的圖。
[0022]圖9是用于說明在測試操作模式中確定故障預先檢測電路是否失效的方式的圖。
[0023]圖10是用于說明在測試操作模式中確定故障預先檢測電路是否失效的方式的圖。
[0024]圖11是描繪第二實施例的微型計算機的一部分的配置的圖。
[0025]圖12是用于說明通常操作模式中的正常操作的圖。
[0026]圖13是用于說明在通常操作模式中預先檢測到故障時的操作的示例的圖。
[0027]圖14是用于說明在通常操作模式中預先檢測到故障時的操作的另一個示例的圖。
[0028]圖15是用于說明在通常操作模式中預先檢測到故障時的操作的又一個示例的圖。
[0029]圖16是描繪第三實施例的微型計算機的配置的圖。
[0030]圖17是描繪第四實施例的微型計算機的配置的圖。
【具體實施方式】
[0031 ] 在下文中，將通過附圖描述本發(fā)明的實施例。
[0032]第一實施例
[0033]圖1是描繪第一實施例的微型計算機的一部分的配置的圖。
[0034]參考圖1，微型計算機具有用作功能電路的觸發(fā)器FF0、邏輯電路11、觸發(fā)器FF1、以及觸發(fā)器FF2。
[0035]微型計算機I具有故障預先檢測電路12，該故障預先檢測電路12被設置在從觸發(fā)器FFO與觸發(fā)器FFl之間的路線(route)分岔出來的路線上。故障預先檢測電路12具有由選擇器SL2、延遲電路DLl和觸發(fā)器FFT組成的延遲側(cè)路徑、通過選擇器SLl的參考側(cè)路徑、以及比較來自延遲側(cè)路徑和參考側(cè)路徑的兩個信號的比較器CMP。
[0036]觸發(fā)器FFO具有在通常操作模式中輸入實際數(shù)據(jù)的數(shù)據(jù)輸入端子、輸入時鐘CLK的輸入端子和輸出端子。
[0037]邏輯電路11接收從觸發(fā)器FFO的輸出端子輸出的數(shù)據(jù)，并且執(zhí)行數(shù)據(jù)的邏輯運算
坐寸ο
[0038]邏輯電路11的輸出分岔成兩個路線，其中的一個耦接到觸發(fā)器FFl并且另一個耦接到故障預先檢測電路12中的選擇器SL2。
[0039]觸發(fā)器FFl具有在通常操作模式中接收邏輯電路11的輸出的數(shù)據(jù)輸入端子、輸入時鐘CLK的時鐘端子、以及輸出端子。
[0040]觸發(fā)器FFl的輸出分岔成兩個路線，其中的一個耦接到觸發(fā)器FF2并且另一個耦接到故障預先檢測電路12中的選擇器SLl。
[0041]觸發(fā)器FF2具有在通常操作模式中接收觸發(fā)器FFl的輸出的數(shù)據(jù)輸入端子、輸入時鐘CLK的時鐘端子、以及輸出端子。
[0042]選擇器SL2接收從邏輯電路11輸出的數(shù)據(jù)以及測試數(shù)據(jù)tv2。當測試模式信號tm被激活時，選擇器SL2將測試數(shù)據(jù)tv2輸出到延遲電路DL。當測試模式信號tm被去激活時，選擇器SL2將從邏輯電路11輸出的數(shù)據(jù)輸出到延遲電路DL。
[0043]延遲電路DL使選擇器SL2的輸出信號延遲。由延遲電路DL進行的延遲的量被設定為在操作溫度已經(jīng)變得超出保證操作的溫度范圍之外的情況下比較器CMP可以通過其確定出現(xiàn)故障的值。
[0044]觸發(fā)器FFT具有接收延遲電路DL的輸出的數(shù)據(jù)輸入端子、輸入時鐘CLK的時鐘端子、以及輸出端子。
[0045]選擇器SLl接收從觸發(fā)器FFl輸出的數(shù)據(jù)以及測試數(shù)據(jù)tvl。當測試模式信號tm被激活時，選擇器SLl將測試數(shù)據(jù)tvl輸出到比較器CMP。當測試模式信號tm被去激活時，選擇器SLl將從觸發(fā)器FFl輸出的數(shù)據(jù)輸出到比較器CMP。
[0046]比較器CMP是例如XNOR電路；它在選擇器SLl的輸出信號和觸發(fā)器FFT的輸出信號同相時將比較結(jié)果信號DS設定為“高”電平，以及在兩個輸出信號不同相時將比較結(jié)果信號DS設定為“低”電平。
[0047]更具體地，在測試操作模式中，比較器CMP在測試數(shù)據(jù)tvl與經(jīng)過延遲電路DL和觸發(fā)器FFT的測試數(shù)據(jù)tv2同相時將比較結(jié)果信號DS設定為“高”電平，以及在兩個測試數(shù)據(jù)不同相時將比較結(jié)果信號DS設定為“低”電平。
[0048]在通常操作模式中，比較器CMP在經(jīng)過觸發(fā)器FFl的實際數(shù)據(jù)與經(jīng)過延遲電路DL和觸發(fā)器FFT的實際數(shù)據(jù)同相時將比較結(jié)果信號DS設定為“高”電平，以及在兩個實際數(shù)據(jù)不同相時將比較結(jié)果信號DS設定為“低”電平。
[0049]在圖1中，選擇器SLl被放置在觸發(fā)器FFl之后。選擇器SLl的這個放置使得能夠在不影響從觸發(fā)器FFl到觸發(fā)器FF2的路徑的操作的情況下測試故障預先檢測電路。如果確保在從觸發(fā)器FFl到觸發(fā)器FF2的路徑的操作中不出現(xiàn)麻煩，可以以在延遲側(cè)路徑中放置選擇器和觸發(fā)器的相同的順序?qū)⑦x擇器SLl放置在觸發(fā)器FFl之前。
[0050]圖2是用于說明通常操作模式中的正常操作的圖。
[0051]參考圖2，點C處的數(shù)據(jù)被輸入到觸發(fā)器FFl的數(shù)據(jù)輸入端子。點C處的數(shù)據(jù)相對于時鐘CLK的上升沿#0滯后了時間d0。觸發(fā)器FFl與時鐘CLK的上升沿#1同步地將它的輸出(點C’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0052]另一方面，點B處的數(shù)據(jù)被輸入到觸發(fā)器FFT的數(shù)據(jù)輸入端子。點B處的數(shù)據(jù)由于延遲電路DL的延遲而相對于點C處的數(shù)據(jù)滯后了時間dl。觸發(fā)器FFT與時鐘CLK的上升沿#1同步地將它的輸出(點B’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0053]比較器CMP比較點C’處的數(shù)據(jù)和點B’處的數(shù)據(jù)。由于點C’處的數(shù)據(jù)和點B’處的數(shù)據(jù)持續(xù)地同相，因此比較結(jié)果信號DS持續(xù)地保持在“高”電平。
[0054]圖3是用于說明在通常操作模式中預先檢測到故障時的操作的圖。[0055]參考圖3，點C處的數(shù)據(jù)被輸入到觸發(fā)器FFl的數(shù)據(jù)輸入端子。點C處的數(shù)據(jù)相對于時鐘CLK的上升沿#0滯后了時間d0’。觸發(fā)器FFl與時鐘CLK的上升沿#1同步地將它的輸出(點C’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0056]另一方面，點B處的數(shù)據(jù)被輸入到觸發(fā)器FFT的數(shù)據(jù)輸入端子。點B處的數(shù)據(jù)由于延遲電路DL的延遲而相對于點C處的數(shù)據(jù)滯后了時間dl’。
[0057]由于操作溫度已經(jīng)變得超出保證操作的溫度范圍之外，因此觸發(fā)器FFT與時鐘CLK的上升沿#2同步地將它的輸出(點B’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0058]比較器CMP比較點C’處的數(shù)據(jù)和點B’處的數(shù)據(jù)。由于對于從時鐘CLK的上升沿#1到上升沿#2的時段點C’處的數(shù)據(jù)和點B’處的數(shù)據(jù)不同相，因此比較結(jié)果信號DS在該時段期間變?yōu)椤暗汀彪娖健?br> [0059]圖4是描繪第一實施例的微型計算機I的配置的圖。
[0060]參考圖4，微型計算機I是雙核鎖步(lockstep)體系結(jié)構(gòu)的微型計算機，并且具有電源A電路群81、電源B電路群82、電源C電路群83、調(diào)節(jié)器(regulator)37、控制電路41、電源A開關42、電源B開關43、以及電源C開關44。
[0061]電源A電路群81具有主CPU核2和電路#1。
[0062]主CPU核2包括中斷控制器32、系統(tǒng)寄存器31、和系統(tǒng)寄存器33。
[0063]電路#1包括設置在從構(gòu)成電路#1內(nèi)的功能電路的兩個觸發(fā)器FF0、FF1之間的路線分岔出來的路線上的故障預先檢測電路12-1。
[0064]電源B電路群82具有用于檢查的CPU核3、比較器36、和電路#2。
[0065]電路#2包括設置在從構(gòu)成電路#2內(nèi)的功能電路的兩個觸發(fā)器FF0、FF1之間的路線分岔出來的路線上的故障預先檢測電路12-2。
[0066]用于檢查的CPU核3包括中斷控制器35和系統(tǒng)寄存器34。
[0067]電源C電路群83具有電路#3和電路#4。
[0068]電路#3包括設置在從構(gòu)成電路#3內(nèi)的功能電路的兩個觸發(fā)器FF0、FF1之間的路線分岔出來的路線上的故障預先檢測電路12-3。電路#4包括設置在從構(gòu)成電路#4內(nèi)的功能電路的兩個觸發(fā)器FF0、FF1之間的路線分岔出來的路線上的故障預先檢測電路12-4。
[0069]調(diào)節(jié)器37根據(jù)外部供應的電源電壓產(chǎn)生用于電源A電路群81的電源電壓，并且經(jīng)由電源A開關42將所產(chǎn)生的電源電壓供應給電源A電路群81。調(diào)節(jié)器37根據(jù)外部供應的電源電壓產(chǎn)生用于電源B電路群82的電源電壓，并且經(jīng)由電源B開關43將所產(chǎn)生的電源電壓供應給電源B電路群82。調(diào)節(jié)器37根據(jù)外部供應的電源電壓產(chǎn)生用于電源C電路群83的電源電壓，并且經(jīng)由電源C開關44將所產(chǎn)生的電源電壓供應給電源C電路群83。
[0070]主CPU核2和用于檢查的CPU核3執(zhí)行相同的處理操作。表示主CPU核2的處理結(jié)果的信號和表示用于檢查的CPU核3的處理結(jié)果的信號被發(fā)送給比較器36。比較器36將表示兩個CPU核2、3的處理結(jié)果的信號進行比較，并且經(jīng)由端子H)將表示比較結(jié)果的信號發(fā)送給在微型計算機I外部的系統(tǒng)。
[0071]分別由電路#1中的故障預先檢測電路12-1、電路#2中的故障預先檢測電路12-2、電路#3中的故障預先檢測電路12-3、和電路#4中的故障預先檢測電路12_4輸出的比較結(jié)果信號DS被發(fā)送給主CPU核2內(nèi)的中斷控制器32和用于檢查的CPU核3內(nèi)的中斷控制器35。當比較結(jié)果信號DS已經(jīng)變?yōu)椤暗汀彪娖綍r，中斷控制器32和中斷控制器35認識到已經(jīng)被通知表明故障風險的中斷。
[0072]將測試模式信號tm、測試數(shù)據(jù)tvl和測試數(shù)據(jù)tv2從系統(tǒng)寄存器33發(fā)送到電路#1中的故障預先檢測電路12-1、電路#2中的故障預先檢測電路12-2、電路#3中的故障預先檢測電路12-3和電路#4中的故障預先檢測電路12-4中的任意一個。
[0073]主CPU核2將切換信號從系統(tǒng)寄存器31發(fā)送到電源C開關44和電源B開關43中的每一個。如果給電源C開關44的切換信號是“低”電平，則電源C開關44斷開；如果給電源C開關44的切換信號是“高”電平，則電源C開關44導通。如果給電源B開關43的切換信號是“低”電平，則電源B開關43斷開；如果給電源B開關43的切換信號是“高”電平，則電源B開關43導通。
[0074]此外，主CPU核2將切換信號從系統(tǒng)寄存器31發(fā)送到控制電路41。用于檢查的CPU核3也將切換信號從系統(tǒng)寄存器34發(fā)送到控制電路41。如果給控制電路41的切換信號是“低”電平，則控制電路41使電源A開關42斷開；如果給控制電路41的切換信號是“高”電平，則控制電路41使電源A開關42導通。
[0075]當中斷控制器32已經(jīng)從故障預先檢測電路12-1收到表明故障風險的中斷時，主CPU核2將給控制電路41的切換信號設定為“低”電平。當中斷控制器32已經(jīng)從故障預先檢測電路12-2收到表明故障風險的中斷時，主CPU核2將給電源B開關43的切換信號設定為“低”電平。當中斷控制器32已經(jīng)從故障預先檢測電路12-3收到表明故障風險的中斷時，主CPU核2將給電源C開關44的切換信號設定為“低”電平。當中斷控制器32已經(jīng)從故障預先檢測電路12-4收到表明故障風險的中斷時，主CPU核2將給電源C開關44的切換信號設定為“低”電平。
[0076]此外，當中斷控制器32已經(jīng)收到表明故障風險的中斷時，主CPU核2經(jīng)由端子PS將表明故障風險出現(xiàn)的信號從系統(tǒng)寄存器31輸出到在微型計算機I外部的系統(tǒng)。
[0077]圖5是表示由微型計算機I執(zhí)行的故障預先檢測過程的流程圖。
[0078]其中安裝有微型計算機I的系統(tǒng)被接通電源。電源A開關42、電源B開關43和電源C開關44導通，并且將電源電壓從調(diào)節(jié)器37供應給電源A電路群81、電源B電路群82和電源C電路群83中的所有電路(步驟S201)。
[0079]對于微型計算機I內(nèi)設置的一個或更多個故障預先檢測電路12，主CPU核2確定故障預先檢測電路本身是否失效。確定故障預先檢測電路12本身是否失效不僅在系統(tǒng)接通電源時被進行，而且可以在已經(jīng)檢測到故障風險時或者在其它情況下被進行，以便檢驗故障預先檢測電路12沒有失效。稍后將描述進行這個確定的方式。
[0080]如果確定故障預先檢測電路失效(在步驟S202處為“是”)，則主CPU核2經(jīng)由端子PS將指示已經(jīng)出現(xiàn)失效的信號發(fā)送給系統(tǒng)(步驟S203)。
[0081]如果確定沒有故障預先檢測電路失效(在步驟S202處為“否”)，則主CPU核2在通常操作模式中激活整個微型計算機I (步驟S204)。
[0082]如果故障預先檢測電路12沒有檢測到故障風險(也就是說，從在前的觸發(fā)器到隨后的觸發(fā)器的信號傳輸?shù)难舆t的增大)，則如圖2所示，從故障預先檢測電路12輸出的比較結(jié)果信號DS是“高”電平。
[0083]如果故障預先檢測電路12檢測到故障風險(在步驟S205處為“是”)，則從故障預先檢測電路12輸出的比較結(jié)果信號DS僅僅對于至少為CLK周期T的整數(shù)倍的時段變?yōu)椤暗汀彪娖?步驟S206)。
[0084]當比較結(jié)果信號DS已經(jīng)變?yōu)椤暗汀彪娖綍r，主CPU核2的中斷控制器32和用于檢查的CPU核3的中斷控制器35認識到已經(jīng)被通知表明故障風險的中斷(步驟S207)。
[0085]在檢測到中斷時，主CPU核2停止供應電源電壓給包括故障預先檢測電路12和其故障風險被檢測到的功能電路(觸發(fā)器FFl和觸發(fā)器FF2)的電路群。更具體地，如果故障預先檢測電路12和其故障風險被檢測到的功能電路屬于電源A電路群81，則主CPU核2指示控制電路41使電源A開關42斷開。如果故障預先檢測電路12和其故障風險被檢測到的功能電路屬于電源B電路群82，則主CPU核2使電源B開關43斷開。如果故障預先檢測電路12和其故障風險被檢測到的功能電路屬于電源C電路群83，則主CPU核2使電源C開關44斷開(步驟S208)。
[0086]然后，主CPU核2經(jīng)由端子PS將表明故障風險出現(xiàn)的信號從系統(tǒng)寄存器31輸出到在微型計算機I外部的系統(tǒng)(S209)。
[0087]圖6是表示圖5中的步驟S202中的用于檢測故障預先檢測電路12本身的失效的過程的流程圖。
[0088]參考圖6，主CPU核2將給電路X (圖4中的電路#1到#4中的任意一個)的測試模式信號tm激活(步驟S101)。
[0089]然后，主CPU核2將用于電路X的測試數(shù)據(jù)tvl設定為“低”電平，并且將用于電路X的測試數(shù)據(jù)tv2設定為“低”電平(步驟S102)。
[0090]當已經(jīng)檢測到兩個測試數(shù)據(jù)不同相時(也就是說，當比較結(jié)果信號DS已經(jīng)變?yōu)椤暗汀彪娖綍r)(在步驟S103處為“否”)，主CPU核2確定電路X中的故障預先檢測電路12失效(步驟SI 12)。
[0091]當沒有檢測到兩個測試數(shù)據(jù)不同相時(也就是說，比較結(jié)果信號DS保持在“高”電平)(在步驟S103處為“是”)，主CPU核2將測試數(shù)據(jù)tvl設定為“低”電平并且將測試數(shù)據(jù)tv2設定為“高”電平(步驟S104)。
[0092]當沒有檢測到兩個測試數(shù)據(jù)不同相時(也就是說，比較結(jié)果信號DS保持在“高”電平)(在步驟S105處為“否”)，主CPU核2確定電路X中的故障預先檢測電路12失效(步驟S112)。
[0093]當已經(jīng)檢測到兩個測試數(shù)據(jù)不同相時(也就是說，當比較結(jié)果信號DS已經(jīng)變?yōu)椤暗汀彪娖綍r)(在步驟S105處為“是”)，主CPU核2將測試數(shù)據(jù)tvl設定為“高”電平并且將測試數(shù)據(jù)tv2設定為“高”電平(步驟S106)。
[0094]當已經(jīng)檢測到兩個測試數(shù)據(jù)不同相時(也就是說，當比較結(jié)果信號DS已經(jīng)變?yōu)椤暗汀彪娖綍r)(在步驟S107處為“否”)，主CPU核2確定電路X中的故障預先檢測電路12失效(步驟SI 12)。
[0095]當沒有檢測到兩個測試數(shù)據(jù)不同相時(也就是說，比較結(jié)果信號DS保持在“高”電平)(在步驟S107處為“是”)，主CPU核2將測試數(shù)據(jù)tvl設定為“高”電平并且將測試數(shù)據(jù)tv2設定為“低”電平(步驟S108)。
[0096]當沒有檢測到兩個測試數(shù)據(jù)不同相時(也就是說，比較結(jié)果信號DS保持在“高”電平)(在步驟S109處為“否”)，主CPU核2確定電路X中的故障預先檢測電路12失效(步驟S112)。[0097]當已經(jīng)檢測到兩個測試數(shù)據(jù)不同相時(也就是說，當比較結(jié)果信號DS已經(jīng)變?yōu)椤暗汀彪娖綍r)(在步驟S109處為“是”)，主CPU核2確定電路X中的故障預先檢測電路12正常地操作(步驟SI 10)。
[0098]然后，主CPU核2將給電路X的測試模式信號tm去激活(步驟SI 11)。
[0099]圖7是用于說明在測試操作模式中確定故障預先檢測電路12是否失效的方式的圖。
[0100]參考圖7，主CPU核2將測試數(shù)據(jù)tvl設定為“高”電平并且將測試數(shù)據(jù)tv2設定為“高”電平。
[0101]測試數(shù)據(jù)tv2被輸入到觸發(fā)器FFT的數(shù)據(jù)輸入端子。觸發(fā)器FFT與時鐘CLK的上升沿#0同步地將它的輸出(點B’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0102]比較器CMP將測試數(shù)據(jù)tvl和點B’處的數(shù)據(jù)進行比較。在時鐘CLK的上升沿#0處以及在時鐘CLK的上升沿#0之后，測試數(shù)據(jù)tvl和點B’處的數(shù)據(jù)同相，并且比較結(jié)果信號DS為“高”電平。
[0103]圖8是用于說明在測試操作模式中確定故障預先檢測電路12是否失效的方式的圖。
[0104]參考圖8，主CPU核將測試數(shù)據(jù)tvl設定為“高”電平并且將測試數(shù)據(jù)tv2設定為“低”電平。
[0105]測試數(shù)據(jù)tv2被輸入到觸發(fā)器FFT的數(shù)據(jù)輸入端子。由于測試數(shù)據(jù)tv2保持在“低”電平，因此觸發(fā)器FFT的輸出(點B’處的數(shù)據(jù))保持在“低”電平處不變。
[0106]比較器CMP將測試數(shù)據(jù)tvl和點B’處的數(shù)據(jù)進行比較。由于測試數(shù)據(jù)tvl和點B’處的數(shù)據(jù)不同相，因此比較結(jié)果信號DS為“低”電平。
[0107]圖9是用于說明在測試操作模式中確定故障預先檢測電路12是否失效的方式的圖。
[0108]參考圖9，主CPU核將測試數(shù)據(jù)tvl設定為“低”電平并且將測試數(shù)據(jù)tv2設定為“高，，電平。
[0109]測試數(shù)據(jù)tv2被輸入到觸發(fā)器FFT的數(shù)據(jù)輸入端子。觸發(fā)器FFT與時鐘CLK的上升沿#0同步地將它的輸出(點B’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0110]比較器CMP將測試數(shù)據(jù)tvl和點B’處的數(shù)據(jù)進行比較。在時鐘CLK的上升沿#0處以及在時鐘CLK的上升沿#0之后，測試數(shù)據(jù)tvl和點B’處的數(shù)據(jù)不同相，并且比較結(jié)果信號DS為“低”電平。
[0111]圖10是用于說明在測試操作模式中確定故障預先檢測電路12是否失效的方式的圖。
[0112]參考圖10，主CPU核將測試數(shù)據(jù)tvl設定為“低”電平并且將測試數(shù)據(jù)tv2設定為“低”電平。
[0113]測試數(shù)據(jù)tv2被輸入到觸發(fā)器FFT的數(shù)據(jù)輸入端子。由于測試數(shù)據(jù)tv2為“低”電平，因此觸發(fā)器FFT的輸出(點B’處的數(shù)據(jù))保持在“低”電平處不變。
[0114]比較器CMP將測試數(shù)據(jù)tvl和點B’處的數(shù)據(jù)進行比較。由于測試數(shù)據(jù)tvl和點B’處的數(shù)據(jù)同相，因此比較結(jié)果信號DS為“高”電平。
[0115]如上所述，根據(jù)本實施例，在半導體裝置內(nèi)的任意位置中設置的故障預先檢測電路可以在早期檢測到低電阻的短路?？梢栽谒@現(xiàn)之前就對半導體裝置中的功能電路中的故障采取補救措施。根據(jù)本發(fā)明，還可以檢測到故障預先檢測電路本身的失效，因此，可以準確地檢測到由過熱等引起的信號延遲。一旦已經(jīng)在電路群中檢測到溫度上升，就停止將電源電壓供應給電路群。因此，可以將失效的影響限制在其中已經(jīng)出現(xiàn)電源和地之間的短路的電源平面(plane)(電路群)。因此，所產(chǎn)生的熱沒有傳播給其它電路群，而其它電路群沒有遭受溫度上升并且防止了它們的誤操作。
[0116]作為本實施例的可替代的方法，為了檢測由過熱引起的誤操作，可以設想如下這種方案，即故意使得在用于檢查的CPU核3中的具有小的操作裕度的一個或更多個路徑的延遲惡化，并且實現(xiàn)實際上沒有操作裕度的CPU核操作。通過以這種方式故意使得一個CPU核遭受惡化的延遲并且在實際上沒有操作裕度的情況下操作，當操作溫度已經(jīng)變得稍微超出保證操作的溫度范圍之外并且這種路徑(一個或多個路徑)的延遲已經(jīng)稍微劣化時，超出被認為是操作錯誤的所定義的臨界延遲，用于檢查的CPU核3的誤操作出現(xiàn)。由于與主CPU核2的操作不一致，因此可以預先檢測主CPU核2的故障。
[0117]然而，這個方法具有以下缺陷。
[0118](I)可以通過在雙核鎖步體系結(jié)構(gòu)中縮減一個CPU核本身的操作裕度，來預先檢測故障。然而，這個方法是使得故障更可能出現(xiàn)的方案并且是在功能安全性方面本末倒置的技術(shù)。
[0119](2)由于照原樣使用雙核鎖步體系結(jié)構(gòu)，因此如下不一定成立:其延遲劣化的觸發(fā)器耦接到比較器。因此，如下不一定成立:即使由于延遲劣化而出現(xiàn)誤操作，在它出現(xiàn)后也檢測到錯誤。
[0120](3)照原樣使用雙核鎖步體系結(jié)構(gòu)。如果已經(jīng)檢測到誤操作，則不能將由于由α射線所引起的軟件錯誤的誤操作與由于所產(chǎn)生的熱的誤操作區(qū)別開，并且存在不能正確地采取補救措施的問題。
[0121](4)這個方法的目的是檢測CPU核2本身的故障。在已經(jīng)檢測到錯誤的情況中,懷疑CPU核2本身的可靠性。由于不能在半導體裝置內(nèi)進行決定，因此要進行的動作僅僅是向在半導體裝置外部的系統(tǒng)發(fā)信號。
[0122](5)由于使用在用于檢查的CPU核3的一部分中設置的路徑，因此用于檢查的CPU核3中的內(nèi)部溫度升高的檢測被限制在該部分內(nèi)。如果在半導體裝置內(nèi)的特定點處出現(xiàn)低電阻的短路并且產(chǎn)生熱，則不可能檢測到這種故障直到所產(chǎn)生的熱已經(jīng)傳播到溫度上升的檢測被限制在其內(nèi)的那部分。該方法不適用于其中對于直到熱已經(jīng)傳播的間隔出現(xiàn)任何其它電路的誤操作的情況。
[0123](6)從增大主CPU核2的操作裕度的角度看，不能在主CPU核2中采用這個方案。因此，如果即使用于檢查的CPU核3正常地操作，在主CPU核2中的溫度也極大地上升，則主CPU核2的速度的劣化較早顯現(xiàn)。對于像這樣的一些情形，通過這個方法不能提前檢測到誤操作。
[0124](7)主CPU核2和用于檢查的CPU核3物理上不同并且每個核需要被分離地布置。
[0125](8)在半導體裝置內(nèi)存在多個電源線的情況下，不能識別故障(低電阻的短路)出現(xiàn)在哪里并且不可能對于每個電源線分離地采取補救措施。
[0126]與此對比，本實施例具有沒有上述問題的特征。[0127]第二實施例
[0128]圖11是描繪第二實施例的微型計算機的一部分的配置的圖。
[0129]參考圖11，微型計算機具有用作功能電路的觸發(fā)器FF0、邏輯電路11、觸發(fā)器FF1、以及觸發(fā)器FF2。
[0130]微型計算機I具有故障預先檢測電路52，該故障預先檢測電路52被設置在從觸發(fā)器FFO與觸發(fā)器FFl之間的路線分岔出來的路線上。故障預先檢測電路52具有選擇器SL2、延遲電路DL1、DL2、DL3、觸發(fā)器FFT1、FFT2、FFT3、選擇器SLl、以及比較器CMP1、CMP2、CMP3。
[0131]觸發(fā)器FFO具有在通常操作模式中輸入實際數(shù)據(jù)的數(shù)據(jù)輸入端子、輸入時鐘CLK的輸入端子和輸出端子。
[0132]邏輯電路11接收從觸發(fā)器FFO的輸出端子輸出的數(shù)據(jù)，并且執(zhí)行數(shù)據(jù)的邏輯運算
坐寸ο
[0133]邏輯電路11的輸出分岔成兩個路線，其中的一個耦接到觸發(fā)器FFl并且另一個耦接到故障預先檢測電路52中的選擇器SL2。
[0134]觸發(fā)器FFl具有在通常操作模式中接收邏輯電路11的輸出的數(shù)據(jù)輸入端子、輸入時鐘CLK的時鐘端子、以及輸出端子。
[0135]觸發(fā)器FFl的輸出分岔成兩個路線，其中的一個耦接到觸發(fā)器FF2并且另一個耦接到故障預先檢測電路52中的選擇器SLl。
[0136]觸發(fā)器FF2具有在通常操作模式中接收觸發(fā)器FFl的輸出的數(shù)據(jù)輸入端子、輸入時鐘CLK的時鐘端子、以及輸出端子。
[0137]選擇器SL2接收從邏輯電路11輸出的數(shù)據(jù)以及測試數(shù)據(jù)tv2。當測試模式信號tm被激活時，選擇器SL2將測試數(shù)據(jù)tv2輸出到延遲電路DL。當測試模式信號tm被去激活時，選擇器SL2將從邏輯電路11輸出的數(shù)據(jù)輸出到延遲電路DL。
[0138]延遲電路DLl使選擇器SL2的輸出信號延遲。延遲電路DL2使延遲電路DLl的輸出延遲。延遲電路DL3使延遲電路DL2的輸出延遲。
[0139]觸發(fā)器FFTl具有接收延遲電路DLl的輸出的數(shù)據(jù)輸入端子、輸入時鐘CLK的時鐘端子、以及輸出端子。
[0140]觸發(fā)器FFT2具有接收延遲電路DL2的輸出的數(shù)據(jù)輸入端子、輸入時鐘CLK的時鐘端子、以及輸出端子。
[0141]觸發(fā)器FFT3具有接收延遲電路DL3的輸出的數(shù)據(jù)輸入端子、輸入時鐘CLK的時鐘端子、以及輸出端子。
[0142]選擇器SLl接收從觸發(fā)器FFl輸出的數(shù)據(jù)以及測試數(shù)據(jù)tvl。當測試模式信號tm被激活時，選擇器SLl將測試數(shù)據(jù)tvl輸出到比較器CMP1、CMP2、CMP3。當測試模式信號tm被去激活時，選擇器SLl將從觸發(fā)器FFl輸出的數(shù)據(jù)輸出到比較器CMP1、CMP2、CMP3。
[0143]比較器CMPl在選擇器SLl的輸出信號和觸發(fā)器FFTl的輸出信號同相時將比較結(jié)果信號DSl設定為“高”電平，以及在兩個輸出信號不同相時將比較結(jié)果信號DSl設定為“低”電平。
[0144]更具體地，在測試操作模式中，比較器CMPl在測試數(shù)據(jù)tvl與經(jīng)過延遲電路DLl和觸發(fā)器FFTl的測試數(shù)據(jù)tv2同相時將比較結(jié)果信號DSl設定為“高”電平，以及在兩個測試數(shù)據(jù)不同相時將比較結(jié)果信號DSl設定為“低”電平。
[0145]在通常操作模式中，比較器CMPl在經(jīng)過觸發(fā)器FFl的實際數(shù)據(jù)與經(jīng)過延遲電路DLl和觸發(fā)器FFTl的實際數(shù)據(jù)同相時將比較結(jié)果信號DSl設定為“高”電平，以及在兩個實際數(shù)據(jù)不同相時將比較結(jié)果信號DSl設定為“低”電平。
[0146]比較器CMP2在選擇器SLl的輸出信號和觸發(fā)器FFT2的輸出信號同相時將比較結(jié)果信號DS2設定為“高”電平，以及在兩個輸出信號不同相時將比較結(jié)果信號DS2設定為“低”電平。
[0147]更具體地，在測試操作模式中，比較器CMP2在測試數(shù)據(jù)tvl與經(jīng)過延遲電路DL1、DL2和觸發(fā)器FFT2的測試數(shù)據(jù)tv2同相時將比較結(jié)果信號DS2設定為“高”電平，以及在兩個測試數(shù)據(jù)不同相時將比較結(jié)果信號DS2設定為“低”電平。
[0148]在通常操作模式中，比較器CMP2在經(jīng)過觸發(fā)器FFl的實際數(shù)據(jù)與經(jīng)過延遲電路DLUDL2和觸發(fā)器FFT2的實際數(shù)據(jù)同相時將比較結(jié)果信號DS2設定為“高”電平，以及在兩個實際數(shù)據(jù)不同相時將比較結(jié)果信號DS2設定為“低”電平。
[0149]比較器CMP3在選擇器SLl的輸出信號和觸發(fā)器FFT3的輸出信號同相時將比較結(jié)果信號DS3設定為“高”電平，以及在兩個輸出信號不同相時將比較結(jié)果信號DS3設定為“低”電平。
[0150]更具體地，在測試操作模式中，比較器CMP3在測試數(shù)據(jù)tvl與經(jīng)過延遲電路DL1、DL2、DL3和觸發(fā)器FFT3的測試數(shù)據(jù)tv2同相時將比較結(jié)果信號DS3設定為“高”電平，以及在兩個測試數(shù)據(jù)不同相時將比較結(jié)果信號DS3設定為“低”電平。
[0151]在通常操作模式中，比較器CMP3在經(jīng)過觸發(fā)器FFl的實際數(shù)據(jù)與經(jīng)過延遲電路DLU DL2、DL3和觸發(fā)器FFT3的實際數(shù)據(jù)同相時將比較結(jié)果信號DS3設定為“高”電平，以及在兩個實際數(shù)據(jù)不同相時將比較結(jié)果信號DS3設定為“低”電平。
[0152]圖12是用于說明通常操作模式中的正常操作(保證操作的溫度范圍內(nèi))的圖。
[0153]參考圖12，點C處的數(shù)據(jù)被輸入到觸發(fā)器FFl的數(shù)據(jù)輸入端子。點C處的數(shù)據(jù)相對于時鐘CLK的上升沿#0滯后了時間d0。觸發(fā)器FFl與時鐘CLK的上升沿#1同步地將它的輸出(點C’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0154]點BI處的數(shù)據(jù)被輸入到觸發(fā)器FFTl的數(shù)據(jù)輸入端子。點BI處的數(shù)據(jù)由于延遲電路DLl的延遲而相對于點C處的數(shù)據(jù)滯后了時間dl。觸發(fā)器FFTl與時鐘CLK的上升沿#1同步地將它的輸出(點BI’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0155]比較器CMPl比較點C’處的數(shù)據(jù)和點BI’處的數(shù)據(jù)。由于點C’處的數(shù)據(jù)和點BI’處的數(shù)據(jù)持續(xù)地同相，因此比較結(jié)果信號DSl持續(xù)地保持在“高”電平。
[0156]點B2處的數(shù)據(jù)被輸入到觸發(fā)器FFT2的數(shù)據(jù)輸入端子。點B2處的數(shù)據(jù)由于延遲電路DLl和DL2的延遲而相對于點C處的數(shù)據(jù)滯后了時間d2。觸發(fā)器FFT2與時鐘CLK的上升沿#1同步地將它的輸出(點B2’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0157]比較器CMP2比較點C’處的數(shù)據(jù)和點B2’處的數(shù)據(jù)。由于點C’處的數(shù)據(jù)和點B2’處的數(shù)據(jù)持續(xù)地同相，因此比較結(jié)果信號DS2持續(xù)地保持在“高”電平。
[0158]點B3處的數(shù)據(jù)被輸入到觸發(fā)器FFT3的數(shù)據(jù)輸入端子。點B3處的數(shù)據(jù)由于延遲電路DL1、DL2和DL3的延遲而相對于點C處的數(shù)據(jù)滯后了時間d3。觸發(fā)器FFT3與時鐘CLK的上升沿#1同步地將它的輸出(點B3’處的數(shù)據(jù))變?yōu)椤案摺彪娖?。[0159]比較器CMP3比較點C’處的數(shù)據(jù)和點B3’處的數(shù)據(jù)。由于點C’處的數(shù)據(jù)和點B3’處的數(shù)據(jù)持續(xù)地同相，因此比較結(jié)果信號DS3持續(xù)地保持在“高”電平。
[0160]圖13是用于說明在通常操作模式中預先檢測到故障時(在溫度升高到第I級的情況下)的操作的示例的圖。
[0161]參考圖13，點C處的數(shù)據(jù)被輸入到觸發(fā)器FFl的數(shù)據(jù)輸入端子。點C處的數(shù)據(jù)相對于時鐘CLK的上升沿#0滯后了時間d0 (I)。觸發(fā)器FFl與時鐘CLK的上升沿#1同步地將它的輸出(點C’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0162]點BI處的數(shù)據(jù)被輸入到觸發(fā)器FFTl的數(shù)據(jù)輸入端子。點BI處的數(shù)據(jù)由于延遲電路DLl的延遲而相對于點C處的數(shù)據(jù)滯后了時間dl (I)。觸發(fā)器FFTl與時鐘CLK的上升沿#1同步地將它的輸出(點BI’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0163]比較器CMPl比較點C’處的數(shù)據(jù)和點BI’處的數(shù)據(jù)。由于點C’處的數(shù)據(jù)和點BI’處的數(shù)據(jù)持續(xù)地同相，因此比較結(jié)果信號DSl持續(xù)地保持在“高”電平。
[0164]點B2處的數(shù)據(jù)被輸入到觸發(fā)器FFT2的數(shù)據(jù)輸入端子。點B2處的數(shù)據(jù)由于延遲電路DLl和DL2的延遲而相對于點C處的數(shù)據(jù)滯后了時間d2 (I)。觸發(fā)器FFT2與時鐘CLK的上升沿#1同步地將它的輸出(點B2’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0165]比較器CMP2比較點C’處的數(shù)據(jù)和點B2’處的數(shù)據(jù)。由于點C’處的數(shù)據(jù)和點B2’處的數(shù)據(jù)持續(xù)地同相，因此比較結(jié)果信號DS2持續(xù)地保持在“高”電平。
[0166]點B3處的數(shù)據(jù)被輸入到觸發(fā)器FFT3的數(shù)據(jù)輸入端子。點B3處的數(shù)據(jù)由于延遲電路DL1、DL2和DL3的延遲而相對于點C處的數(shù)據(jù)滯后了時間d3(l)。觸發(fā)器FFT3與時鐘CLK的上升沿#2同步地將它的輸出(點B3’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0167]比較器CMP3比較點C’處的數(shù)據(jù)和點B3’處的數(shù)據(jù)。由于對于從時鐘CLK的上升沿#1到上升沿#2的時段點C’處的數(shù)據(jù)和點B3’處的數(shù)據(jù)不同相，因此比較結(jié)果信號DS3在該時段期間變?yōu)椤暗汀彪娖健?br> [0168]圖14是用于說明在通常操作模式中預先檢測到故障時(在溫度升高到第2級的情況下)的操作的另一個示例的圖。
[0169]參考圖14，點C處的數(shù)據(jù)被輸入到觸發(fā)器FFl的數(shù)據(jù)輸入端子。點C處的數(shù)據(jù)相對于時鐘CLK的上升沿#0滯后了時間d0⑵。觸發(fā)器FFl與時鐘CLK的上升沿#1同步地將它的輸出(點C’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0170]點BI處的數(shù)據(jù)被輸入到觸發(fā)器FFTl的數(shù)據(jù)輸入端子。點BI處的數(shù)據(jù)由于延遲電路DLl的延遲而相對于點C處的數(shù)據(jù)滯后了時間dl⑵。觸發(fā)器FFTl與時鐘CLK的上升沿#1同步地將它的輸出(點BI’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0171]比較器CMPl比較點C’處的數(shù)據(jù)和點BI’處的數(shù)據(jù)。由于點C’處的數(shù)據(jù)和點BI’處的數(shù)據(jù)持續(xù)地同相，因此比較結(jié)果信號DSl持續(xù)地保持在“高”電平。
[0172]點B2處的數(shù)據(jù)被輸入到觸發(fā)器FFT2的數(shù)據(jù)輸入端子。點B2處的數(shù)據(jù)由于延遲電路DLl和DL2的延遲而相對于點C處的數(shù)據(jù)滯后了時間d2 (2)。觸發(fā)器FFT2與時鐘CLK的上升沿#2同步地將它的輸出(點B2’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0173]比較器CMP2比較點C’處的數(shù)據(jù)和點B2’處的數(shù)據(jù)。由于對于從時鐘CLK的上升沿#1到上升沿#2的時段點C’處的數(shù)據(jù)和點B2’處的數(shù)據(jù)不同相，因此比較結(jié)果信號DS2在該時段期間變?yōu)椤暗汀彪娖?。[0174]點B3處的數(shù)據(jù)被輸入到觸發(fā)器FFT3的數(shù)據(jù)輸入端子。點B3處的數(shù)據(jù)由于延遲電路DLl、DL2和DL3的延遲而相對于點C處的數(shù)據(jù)滯后了時間d3 (2)。觸發(fā)器FFT3與時鐘CLK的上升沿#2同步地將它的輸出(點B3’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0175]比較器CMP3比較點C’處的數(shù)據(jù)和點B3’處的數(shù)據(jù)。由于對于從時鐘CLK的上升沿#1到上升沿#2的時段點C’處的數(shù)據(jù)和點B3’處的數(shù)據(jù)不同相，因此比較結(jié)果信號DS3在該時段期間變?yōu)椤暗汀彪娖健?br> [0176]圖15是用于說明在通常操作模式中預先檢測到故障時(在溫度升高到第3級的情況下)的操作的又一個示例的圖。
[0177]參考圖15，點C處的數(shù)據(jù)被輸入到觸發(fā)器FFl的數(shù)據(jù)輸入端子。點C處的數(shù)據(jù)相對于時鐘CLK的上升沿#0滯后了時間d0 (3)。觸發(fā)器FFl與時鐘CLK的上升沿#1同步地將它的輸出(點C’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0178]點BI處的數(shù)據(jù)被輸入到觸發(fā)器FFTl的數(shù)據(jù)輸入端子。點BI處的數(shù)據(jù)由于延遲電路DLl的延遲而相對于點C處的數(shù)據(jù)滯后了時間dl (3)。觸發(fā)器FFTl與時鐘CLK的上升沿#2同步地將它的輸出(點BI’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0179]比較器CMPl比較點C’處的數(shù)據(jù)和點BI’處的數(shù)據(jù)。由于對于從時鐘CLK的上升沿#1到上升沿#2的時段點C’處的數(shù)據(jù)和點BI’處的數(shù)據(jù)不同相，因此比較結(jié)果信號DSl在該時段期間變?yōu)椤暗汀彪娖健?br> [0180]點B2處的數(shù)據(jù)被輸入到觸發(fā)器FFT2的數(shù)據(jù)輸入端子。點B2處的數(shù)據(jù)由于延遲電路DLl和DL2的延遲而相對于點C處的數(shù)據(jù)滯后了時間d2 (3)。觸發(fā)器FFT2與時鐘CLK的上升沿#2同步地將它的輸出(點B2’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0181]比較器CMP2比較點C’處的數(shù)據(jù)和點B2’處的數(shù)據(jù)。由于對于從時鐘CLK的上升沿#1到上升沿#2的時段點C’處的數(shù)據(jù)和點B2’處的數(shù)據(jù)不同相，因此比較結(jié)果信號DS2在該時段期間變?yōu)椤暗汀彪娖健?br> [0182]點B3處的數(shù)據(jù)被輸入到觸發(fā)器FFT3的數(shù)據(jù)輸入端子。點B3處的數(shù)據(jù)由于延遲電路DLl、DL2和DL3的延遲而相對于點C處的數(shù)據(jù)滯后了時間d3 (3)。觸發(fā)器FFT3與時鐘CLK的上升沿#2同步地將它的輸出(點B3’處的數(shù)據(jù))變?yōu)椤案摺彪娖健?br> [0183]比較器CMP3比較點C’處的數(shù)據(jù)和點B3’處的數(shù)據(jù)。由于對于從時鐘CLK的上升沿#1到上升沿#2的時段點C’處的數(shù)據(jù)和點B3’處的數(shù)據(jù)不同相，因此比較結(jié)果信號DS3在該時段期間變?yōu)椤暗汀彪娖健?br> [0184]如上面暗示的，本實施例的半導體裝置具有與第一實施例的情況相同的有利效
果O
[0185]此外，根據(jù)本實施例，可以通過設置多個延遲電路來檢測到故障的嚴重水平(severity level)。例如，當比較器CMPl已經(jīng)檢測到兩個數(shù)據(jù)不同相時,主CPU核可以警告用戶存在故障的可能性。當比較器CMP2已經(jīng)檢測到兩個數(shù)據(jù)不同相時，主CPU核可以警告用戶存在故障的高可能性。當比較器CMP3已經(jīng)檢測到兩個數(shù)據(jù)不同相時，主CPU核可以停止供應電源電壓。
[0186]第三實施例
[0187]圖16是描繪第三實施例的微型計算機51的配置的圖。
[0188]圖16的微型計算機51與圖4的微型計算機I的不同之處在于以下的方面。[0189]來自電路#1中的故障預先檢測電路12-1的比較結(jié)果信號DS被發(fā)送給主CPU核2內(nèi)的中斷控制器32以及用于檢查的CPU核3內(nèi)的中斷控制器35，并且還被發(fā)送給控制電路45。當比較結(jié)果信號DS已經(jīng)變?yōu)椤暗汀彪娖綍r，控制電路45認識到已經(jīng)被通知表明故障風險的中斷并且使電源A開關42斷開。
[0190]來自電路#2中的故障預先檢測電路12-2的比較結(jié)果信號DS被發(fā)送給主CPU核2內(nèi)的中斷控制器32以及用于檢查的CPU核3內(nèi)的中斷控制器35，并且還被發(fā)送給控制電路46。當比較結(jié)果信號DS已經(jīng)變?yōu)椤暗汀彪娖綍r，控制電路46認識到已經(jīng)被通知表明故障風險的中斷并且使電源B開關43斷開。
[0191]來自電路#3中的故障預先檢測電路12-3和電路#4中的故障預先檢測電路12_4的比較結(jié)果信號DS被發(fā)送給主CPU核2內(nèi)的中斷控制器32以及用于檢查的CPU核3內(nèi)的中斷控制器35，并且還被發(fā)送給控制電路47。當比較結(jié)果信號DS已經(jīng)變?yōu)椤暗汀彪娖綍r，控制電路47認識到已經(jīng)被通知表明故障風險的中斷并且使電源C開關44斷開。
[0192]如上面暗示的，本實施例的半導體裝置具有與第一實施例的情況相同的有利效果。此外，在已經(jīng)出現(xiàn)故障風險的情況中，在沒有CPU核介入的情況下由適當?shù)目刂齐娐肥惯m當?shù)碾娫撮_關斷開。因此，即使在CPU核中的任意一個由于溫度上升等而表現(xiàn)異常的情況下，電源開關也可以被適當?shù)乜刂啤?br> [0193]第四實施例
[0194]圖17是描繪第四實施例的微型計算機181的配置的圖。
[0195]圖17的微型計算機181與圖4的微型計算機I的不同之處在于以下的方面。
[0196]來自電路#1中的故障預先檢測電路12-1的比較結(jié)果信號DS被發(fā)送給主CPU核2內(nèi)的中斷控制器32以及用于檢查的CPU核3內(nèi)的中斷控制器35，并且經(jīng)由端子Pl還被發(fā)送給在微型計算機181外部的系統(tǒng)。
[0197]來自電路#2中的故障預先檢測電路12-2的比較結(jié)果信號DS被發(fā)送給主CPU核2內(nèi)的中斷控制器32以及用于檢查的CPU核3內(nèi)的中斷控制器35，并且經(jīng)由端子P2還被發(fā)送給在微型計算機181外部的系統(tǒng)。
[0198]來自電路#3中的故障預先檢測電路12-3的比較結(jié)果信號DS被發(fā)送給主CPU核2內(nèi)的中斷控制器32以及用于檢查的CPU核3內(nèi)的中斷控制器35，并且經(jīng)由端子P3還被發(fā)送給在微型計算機181外部的系統(tǒng)。
[0199]來自電路#4中的故障預先檢測電路12-4的比較結(jié)果信號DS被發(fā)送給主CPU核2內(nèi)的中斷控制器32以及用于檢查的CPU核3內(nèi)的中斷控制器35，并且經(jīng)由端子P4還被發(fā)送給在微型計算機181外部的系統(tǒng)。
[0200]當來自電路#1中的故障預先檢測電路12-1的比較結(jié)果信號DS已經(jīng)變?yōu)椤暗汀彪娖綍r，在微型計算機181外部的系統(tǒng)認識到已經(jīng)被通知表明故障風險的中斷并且經(jīng)由端子PA將切換信號發(fā)送到控制電路45。如果給控制電路45的切換信號為“低”電平，則控制電路45使電源A開關42斷開。如果給控制電路45的切換信號為“高”電平，則控制電路45使電源A開關42導通。
[0201]當來自電路#2中的故障預先檢測電路12-2的比較結(jié)果信號DS已經(jīng)變?yōu)椤暗汀彪娖綍r，在微型計算機181外部的系統(tǒng)認識到已經(jīng)被通知表明故障風險的中斷并且經(jīng)由端子PB將切換信號發(fā)送到控制電路46。如果給控制電路46的切換信號為“低”電平，則控制電路46使電源B開關43斷開。如果給控制電路46的切換信號為“高”電平，則控制電路46使電源B開關43導通。
[0202]當來自電路#3中的故障預先檢測電路12-3的比較結(jié)果信號DS已經(jīng)變?yōu)椤暗汀彪娖綍r或者當來自電路#4中的故障預先檢測電路12-4的比較結(jié)果信號DS已經(jīng)變?yōu)椤暗汀彪娖綍r，在微型計算機181外部的系統(tǒng)認識到已經(jīng)被通知表明故障風險的中斷并且經(jīng)由端子PC將切換信號發(fā)送到控制電路47。如果給控制電路47的切換信號為“低”電平，則控制電路47使電源C開關44斷開。如果給控制電路47的切換信號為“高”電平，則控制電路47使電源C開關44導通。
[0203]如上面暗示的，本實施例的半導體裝置具有與第一實施例的情況相同的有利效果。此外，在已經(jīng)出現(xiàn)故障風險的情況中，通過外部系統(tǒng)的控制使適當?shù)碾娫撮_關斷開。因此，即使在CPU核中的任意一個由于溫度上升等而表現(xiàn)異常的情況下，電源開關也可以被適當?shù)乜刂啤?br> [0204]雖然在上文中已經(jīng)基于本發(fā)明的實施例具體地描述了由本發(fā)明的發(fā)明人做出的發(fā)明，但是將明白本發(fā)明不限于所描述的實施例并且可以在沒有脫離本發(fā)明的范圍的情況下在其中進行各種修改。
【權(quán)利要求】
1.一種半導體裝置，包括: 第一觸發(fā)器； 第二觸發(fā)器，被設置在第一觸發(fā)器的后續(xù)級中；以及 故障預先檢測電路，被設置在從到第二觸發(fā)器的數(shù)據(jù)輸入端子的路線分岔出來的路線上， 所述故障預先檢測電路包括: 延遲元件，用于使與第二觸發(fā)器的數(shù)據(jù)輸入端子并行輸入的輸入數(shù)據(jù)延遲； 第三觸發(fā)器，用于接收延遲元件的輸出；以及 比較器，用于將第二觸發(fā)器的輸出與第三觸發(fā)器的輸出進行比較， 其中在用于測試所述故障預先檢測電路的操作的操作測試模式中，第一測試數(shù)據(jù)和第二測試數(shù)據(jù)被輸入到所述故障預先檢測電路，并且第二測試數(shù)據(jù)被輸入到延遲元件，以及其中在所述操作測試模式中比較器將第一測試數(shù)據(jù)和第三觸發(fā)器的輸出進行比較。
2.根據(jù)權(quán)利要求1所述的半導體裝置， 其中所述故障預先檢測電路包括: 第一選擇器，在所述操作測試模式中將所述第二測試數(shù)據(jù)輸出到延遲元件，并且在通常操作模式中將所述輸入數(shù)據(jù)輸出到延遲元件；和· 第二選擇器，在所述操作測試模式中將所述第一測試數(shù)據(jù)輸出到比較器，并且在通常操作模式中將第二觸發(fā)器的輸出輸出到比較器。
3.根據(jù)權(quán)利要求2所述的半導體裝置， 其中所述半導體裝置包括用于在由比較器比較的兩者不同相的情況下停止給第一觸發(fā)器和第二觸發(fā)器的電力供應的開關。
4.根據(jù)權(quán)利要求3所述的半導體裝置， 其中所述半導體裝置包括多個電路塊，每個電路塊以分開的電源電壓進行操作，以及其中所述開關在由比較器比較的兩者不同相的情況下停止給包括第一觸發(fā)器和第二觸發(fā)器的電路塊的電力供應。
5.根據(jù)權(quán)利要求4所述的半導體裝置， 其中所述半導體裝置是雙核鎖步體系結(jié)構(gòu)的微型計算機，所述微型計算機包括: 第一 CPU核； 第二 CPU核；以及 比較器，將第一 CPU核的計算結(jié)果與第二 CPU核的計算結(jié)果進行比較。
6.根據(jù)權(quán)利要求5所述的半導體裝置， 其中在由比較器比較的兩者不同相的情況下，中斷被通知給第一 CPU核和第二 CPU核，以及 其中第一 CPU核控制所述開關以便停止電力供應。
7.根據(jù)權(quán)利要求4所述的半導體裝置， 其中表示比較器的比較結(jié)果的信號被直接發(fā)送給所述開關以便停止電力供應。
8.根據(jù)權(quán)利要求4所述的半導體裝置， 其中表示比較器的比較結(jié)果的信號被發(fā)送給在所述半導體裝置外部的實體，并且通過外部的實體的控制使得停止電力供應。
9.一種半導體裝置，包括: 第一觸發(fā)器； 第二觸發(fā)器，被設置在第一觸發(fā)器的后續(xù)級中；以及 故障預先檢測電路，被設置在從到第二觸發(fā)器的數(shù)據(jù)輸入端子的路線分岔出來的路線上， 所述故障預先檢測電路包括: 多級延遲元件，串聯(lián)地耦接以便使與第二觸發(fā)器的數(shù)據(jù)輸入端子并行輸入的輸入數(shù)據(jù)延遲； 多個第三觸發(fā)器，所述多個第三觸發(fā)器中的各個第三觸發(fā)器接收各個延遲元件的輸出； 多個比較器，所述多個比較器中的各個比較器將第二觸發(fā)器的輸出與鏈接到該比較器的第三觸發(fā)器的輸出進行比較， 其中在用于測試所述故障預先檢測電路的操作的操作測試模式中，第一測試數(shù)據(jù)和第二測試數(shù)據(jù)被輸入到所述故障預先檢測電路，并且第二測試數(shù)據(jù)被輸入到所述多級延遲元件中的第一級延遲元件，以及 其中在所述操作測試模式中，各個比較器將第一測試數(shù)據(jù)和鏈接到該比較器的第三觸發(fā)器的輸出進行比較?！?br> 【文檔編號】G01R31/28GK103852713SQ201310628016
【公開日】2014年6月11日 申請日期:2013年11月29日 優(yōu)先權(quán)日:2012年11月30日
【發(fā)明者】伊藤一幸, 城田博史 申請人:瑞薩電子株式會社