專利名稱：測(cè)試系統(tǒng)及印刷電路板組件的測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測(cè)試系統(tǒng),特別是涉及一種印刷電路板組件(Printed CircuitBoard Assembly, PCBA)的測(cè)試系統(tǒng)。
背景技術(shù)：
在主機(jī)板的制造過(guò)程中，設(shè)置在主機(jī)板上的不同元件都需要事先測(cè)試是否正常，以避免在量產(chǎn)之后才發(fā)生問(wèn)題，而造成制造商的重大損失。一般而言，在測(cè)試主機(jī)板上的插槽或是連接器是否能正常運(yùn)作時(shí)，例如插槽與主機(jī)板上之間是否有空焊、斷路、短路或其他異常情形發(fā)生，通常是藉由插入存儲(chǔ)器模塊、接口卡或是中央處理器(Central Processing Unit, CPU)等實(shí)際要在該插槽運(yùn)作的模塊/元件,來(lái)對(duì)插槽進(jìn)行測(cè)試。然而,使用實(shí)際的模塊/元件來(lái)進(jìn)行測(cè)試,需要較高的生產(chǎn)成本。此夕卜，重復(fù)地插拔實(shí)際的模塊/元件，容易造成該模塊/元件損壞。當(dāng)該模塊/元件操作在快要失效的臨界點(diǎn)時(shí)，會(huì)造成測(cè)試上的不穩(wěn)定。因此，測(cè)試工程師需要進(jìn)一步分析是否為實(shí)際的模塊/元件損壞或是主機(jī)板異常，因而增加了測(cè)試時(shí)間與測(cè)試成本。圖1顯示臺(tái)灣專利公告第M362410號(hào)所揭示的測(cè)試板10。在圖1中，測(cè)試板10可插入主機(jī)板I上的插槽20，以便測(cè)試插槽20的多個(gè)接腳21是否正常。測(cè)試板10包括電路板11、多個(gè)電性插接端12以及多個(gè)電性導(dǎo)通部13。電性插接端12印刷于電路板11上，用以電性連接于插槽20的接腳21。電性導(dǎo)通部13與對(duì)應(yīng)的電性插接端12相連接。因此，當(dāng)測(cè)試板10插入插槽20之后，可藉由輸入一測(cè)試信號(hào)來(lái)測(cè)試插槽20的多個(gè)接腳21是否焊接正常。圖1的測(cè)試板10僅能用來(lái)測(cè)試插槽20是否正常。然而，卻無(wú)法測(cè)試到插槽20與主機(jī)板I上的其他模塊/元件之間的連接是否正常。有鑒于此，需要一種能測(cè)試印刷電路板組件的測(cè)試系統(tǒng)。

發(fā)明內(nèi)容
本發(fā)明提供一種測(cè)試系統(tǒng)。上述測(cè)試系統(tǒng)包括一待測(cè)的印刷電路板組件、一中央處理器轉(zhuǎn)接板以及一存儲(chǔ)器轉(zhuǎn)接板。上述待測(cè)的印刷電路板組件包括:一印刷電路板，包括多條導(dǎo)線以及至少一測(cè)試點(diǎn)；一中央處理器插座，設(shè)置于上述印刷電路板，包括多個(gè)第一接腳，以及上述中央處理器插座經(jīng)由上述第一接腳的一個(gè)而耦接于上述測(cè)試點(diǎn)；以及，一存儲(chǔ)器模塊插槽，設(shè)置于上述印刷電路板，包括多個(gè)第二接腳，其中每一上述第二接腳經(jīng)由對(duì)應(yīng)的上述導(dǎo)線而耦接于上述中央處理器插座的對(duì)應(yīng)的上述第一接腳，其中上述中央處理器插座耦接于上述存儲(chǔ)器模塊插槽以及上述測(cè)試點(diǎn)之間。上述中央處理器轉(zhuǎn)接板插入于上述中央處理器插座。上述存儲(chǔ)器轉(zhuǎn)接板插入于上述存儲(chǔ)器模塊插槽，其中上述導(dǎo)線經(jīng)由上述中央處理器轉(zhuǎn)接板以及上述存儲(chǔ)器轉(zhuǎn)接板形成一測(cè)試回路。當(dāng)一自動(dòng)測(cè)試設(shè)備通過(guò)上述測(cè)試點(diǎn)提供一測(cè)試信號(hào)至上述測(cè)試回路時(shí)，上述自動(dòng)測(cè)試設(shè)備根據(jù)上述測(cè)試信號(hào)的一反射結(jié)果來(lái)判斷上述測(cè)試回路是否正常。再者，本發(fā)明提供另一種測(cè)試系統(tǒng)。上述測(cè)試系統(tǒng)包括一待測(cè)的印刷電路板組件、一中央處理器轉(zhuǎn)接板以及多個(gè)存儲(chǔ)器轉(zhuǎn)接板。上述待測(cè)的印刷電路板組件包括:一印刷電路板，包括多個(gè)導(dǎo)線以及至少一測(cè)試點(diǎn)；一中央處理器插座，設(shè)置于上述印刷電路板，包括多個(gè)第一接腳，以及上述中央處理器插座經(jīng)由上述第一接腳的一個(gè)而耦接于上述測(cè)試點(diǎn)；以及，多個(gè)存儲(chǔ)器模塊插槽，設(shè)置于上述印刷電路板，其中每一上述存儲(chǔ)器模塊插槽包括多個(gè)第二接腳以及一特定接腳，以及每一上述第二接腳經(jīng)由對(duì)應(yīng)的上述導(dǎo)線而耦接于對(duì)應(yīng)的上述第一接腳。上述中央處理器插座耦接于上述存儲(chǔ)器模塊插槽以及上述測(cè)試點(diǎn)之間。上述中央處理器轉(zhuǎn)接板插入于上述中央處理器插座。存儲(chǔ)器轉(zhuǎn)接板各自插入于個(gè)別的上述存儲(chǔ)器模塊插槽。當(dāng)上述存儲(chǔ)器轉(zhuǎn)接板的一個(gè)的上述特定接腳接受到一致能信號(hào)時(shí)，上述存儲(chǔ)器轉(zhuǎn)接板的該者以及上述中央處理器轉(zhuǎn)接板之間的上述導(dǎo)線形成一測(cè)試回路。當(dāng)一自動(dòng)測(cè)試設(shè)備通過(guò)上述測(cè)試點(diǎn)提供一測(cè)試信號(hào)至上述測(cè)試回路時(shí)，上述自動(dòng)測(cè)試設(shè)備根據(jù)上述測(cè)試信號(hào)的一反射結(jié)果來(lái)判斷上述測(cè)試回路是否正常。再者，本發(fā)明提供一種測(cè)試方法，適用于一印刷電路板組件。上述印刷電路板組件包括一印刷電路板、一中央處理器插座以及一存儲(chǔ)器模塊插槽。插入一中央處理器轉(zhuǎn)接板至上述中央處理器插座，其中上述中央處理器插座設(shè)置于上述印刷電路板并包括多個(gè)第一接腳，以及上述中央處理器插座經(jīng)由上述第一接腳的一個(gè)而耦接于上述印刷電路板的至少一測(cè)試點(diǎn)，其中上述印刷電路板還包括多條導(dǎo)線。插入一存儲(chǔ)器轉(zhuǎn)接板至上述存儲(chǔ)器模塊插槽，其中上述存儲(chǔ)器模塊插槽設(shè)置于上述印刷電路板并包括多個(gè)第二接腳，其中每一上述第二接腳經(jīng)由對(duì)應(yīng)的上述導(dǎo)線而耦接于對(duì)應(yīng)的上述中央處理器插座的上述第一接腳，以及上述導(dǎo)線經(jīng)由上述中央處理器轉(zhuǎn)接板以及上述存儲(chǔ)器轉(zhuǎn)接板形成一測(cè)試回路。經(jīng)由上述印刷電路板的上述測(cè)試點(diǎn)，提供一測(cè)試信號(hào)至上述測(cè)試回路。根據(jù)上述測(cè)試信號(hào)的一反射結(jié)果來(lái)判斷上述測(cè)試回路是否正常。


圖1顯示傳統(tǒng)的測(cè)試板；圖2顯示根據(jù)本發(fā)明一實(shí)施例所述的測(cè)試系統(tǒng)；圖3顯示根據(jù)本發(fā)明一實(shí)施例所述的圖2中測(cè)試系統(tǒng)的電路圖；圖4顯示在一測(cè)試回路中特性阻抗與時(shí)間的示范關(guān)系圖；圖5顯示根據(jù)本發(fā)明另一實(shí)施例所述的測(cè)試系統(tǒng)的電路圖；以及圖6顯示根據(jù)本發(fā)明一實(shí)施例所述的測(cè)試方法，適用于一印刷電路板組件。附圖符號(hào)說(shuō)明100、500 測(cè)試系統(tǒng)；110 印刷電路板；120 中央處理器轉(zhuǎn)接板；125 中央處理器插座；130、130A、130B、130C、130D 存儲(chǔ)器轉(zhuǎn)接板；135U35AU35BU35CU35D 存儲(chǔ)器模塊插槽；140、140A、140B 導(dǎo)線；150 自動(dòng)測(cè)試設(shè)備；160 印刷電路板組件；
210 選擇器；220 控制器；230A.230B 回路控制單元；240A、240B、330 接腳對(duì)；310 控制器；320 開(kāi)關(guān)；P1、P2、P3、P4 接腳;S1、S2 曲線；Sen 致能信號(hào)；Sctel> Ssel> Stde 測(cè)試信號(hào)；Ssw 切換信號(hào)；TP1、TP2、TP3 測(cè)試點(diǎn)。
具體實(shí)施例方式為使本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并結(jié)合附圖詳細(xì)說(shuō)明如下。實(shí)施例:圖2顯示根據(jù)本發(fā)明一實(shí)施例所述的測(cè)試系統(tǒng)100。測(cè)試系統(tǒng)100包括待測(cè)的印刷電路板組件(PCBA) 160、中央處理器轉(zhuǎn)接板(interposer board) 120、存儲(chǔ)器轉(zhuǎn)接板130以及自動(dòng)測(cè)試設(shè)備(Automatic Test Equopment, ATE) 150,其中印刷電路板組件160包括印刷電路板110、中央處理器插座125以及存儲(chǔ)器模塊插槽135。中央處理器插座125以及存儲(chǔ)器模塊插槽135設(shè)置在印刷電路板110上，其中中央處理器插座125通過(guò)印刷電路板110的多條導(dǎo)線140而電性連接于存儲(chǔ)器模塊插槽135。此外，印刷電路板110還包括測(cè)試點(diǎn)TPl、TP2與TP3，其中測(cè)試點(diǎn)TPl、TP2與TP3分別通過(guò)對(duì)應(yīng)的導(dǎo)線而電性連接于中央處理器插座125。此外，中央處理器插座125耦接于存儲(chǔ)器模塊插槽135以及測(cè)試點(diǎn)TP1、TP2與TP3之間。在此實(shí)施例中，存儲(chǔ)器模塊插槽135為一雙列直插存儲(chǔ)器模塊(Dual InlineMemory Module,DIMM)插槽。當(dāng)中央處理器轉(zhuǎn)接板120以及存儲(chǔ)器轉(zhuǎn)接板130分別插入中央處理器插座125以及存儲(chǔ)器模塊插槽135時(shí)，自動(dòng)測(cè)試設(shè)備150可通過(guò)測(cè)試點(diǎn)TP1、TP2與TP3來(lái)判斷中央處理器插座125與印刷電路板110之間以及存儲(chǔ)器模塊插槽135與印刷電路板110之間的焊錫性(Solderability)是否正常。此外，自動(dòng)測(cè)試設(shè)備150還可通過(guò)測(cè)試點(diǎn)TP1、TP2與TP3來(lái)判斷導(dǎo)線140是否短路、斷路或是缺陷。圖3顯示根據(jù)本發(fā)明一實(shí)施例所述的圖2中測(cè)試系統(tǒng)100的電路圖。同時(shí)參考圖2和圖3，中央處理器插座125通過(guò)多個(gè)接腳Pl而焊接于印刷電路板110上，而存儲(chǔ)器模塊插槽135通過(guò)多個(gè)接腳P2而焊接于印刷電路板110上，其中每一接腳Pl經(jīng)由對(duì)應(yīng)的導(dǎo)線140而耦接于對(duì)應(yīng)的接腳P2。此外，當(dāng)中央處理器轉(zhuǎn)接板120插入中央處理器插座125時(shí)，中央處理器轉(zhuǎn)接板120的多個(gè)接腳P3會(huì)分別經(jīng)由所對(duì)應(yīng)的中央處理器插座125的接腳Pl而電性連接至所對(duì)應(yīng)的導(dǎo)線140。此外，當(dāng)存儲(chǔ)器模塊轉(zhuǎn)接板130插入存儲(chǔ)器模塊插座135時(shí)，存儲(chǔ)器模塊轉(zhuǎn)接板130的多個(gè)接腳P4會(huì)分別經(jīng)由所對(duì)應(yīng)的存儲(chǔ)器模塊插座135的接腳P2而電性連接至所對(duì)應(yīng)的導(dǎo)線140。中央處理器轉(zhuǎn)接板120包括選擇器210、控制器220以及回路控制單元230A與230B，其中回路控制單元230A與230B具有相同的電路設(shè)計(jì)。在此實(shí)施例中，導(dǎo)線140可視為信號(hào)線，而非電源線。在圖3中，控制器220可接收到來(lái)自測(cè)試點(diǎn)TPl的測(cè)試信號(hào)Sem，而選擇器210可接收到來(lái)自測(cè)試點(diǎn)TP2的測(cè)試信號(hào)Stdk以及來(lái)自測(cè)試點(diǎn)TP3的測(cè)試信號(hào)Ssa，其中測(cè)試信號(hào)Sctel>Stde與Ssa是由圖2的自動(dòng)測(cè)試設(shè)備150所提供?？刂破?20會(huì)根據(jù)測(cè)試信號(hào)Sem而產(chǎn)生致能信號(hào)SEN，并經(jīng)由導(dǎo)線140、存儲(chǔ)器模塊插座135以及特定接腳P2與P4傳送致能信號(hào)Sen至存儲(chǔ)器模塊轉(zhuǎn)接板130。選擇器210根據(jù)測(cè)試信號(hào)Ssa選擇性地提供測(cè)試信號(hào)Stdk至回路控制單元230A或是回路控制單元230B。在回路控制單元230A及230B中，相鄰的兩接腳P3互相耦接而形成接腳對(duì)240A及240B。存儲(chǔ)器模塊轉(zhuǎn)接板130包括控制器310以及多個(gè)開(kāi)關(guān)320?？刂破?10根據(jù)來(lái)自中央處理器轉(zhuǎn)接板120的致能信號(hào)Sen而產(chǎn)生切換信號(hào)Ssw，并提供切換信號(hào)Ssw來(lái)控制開(kāi)關(guān)320的切換。當(dāng)切換信號(hào)Ssw控制開(kāi)關(guān)320為導(dǎo)通時(shí)，相鄰的兩接腳P4會(huì)互相連接而形成接腳對(duì)330。因此，中央處理器轉(zhuǎn)接板120的回路控制單元230A的接腳對(duì)240A、存儲(chǔ)器模塊轉(zhuǎn)接板130的接腳對(duì)330以及導(dǎo)線140會(huì)形成一測(cè)試回路。同時(shí)地，中央處理器轉(zhuǎn)接板120的選擇器210根據(jù)測(cè)試信號(hào)Ssa而提供測(cè)試信號(hào)Stde至該測(cè)試回路。接著，自動(dòng)測(cè)試設(shè)備150可通過(guò)測(cè)試點(diǎn)TP2來(lái)量測(cè)到測(cè)試信號(hào)Stdk的時(shí)域反射(Time Domain Reflectometry, TDR)結(jié)果，以便判斷該測(cè)試回路是否正常。根據(jù)反射系數(shù)(reflectance)，自動(dòng)測(cè)試設(shè)備150可得到測(cè)試回路上的特性阻抗，進(jìn)而得到測(cè)試信號(hào)Stdk的時(shí)域反射結(jié)果。接著，若測(cè)試信號(hào)Stdk的時(shí)域反射結(jié)果符合一目標(biāo)反射結(jié)果時(shí)，則自動(dòng)測(cè)試設(shè)備150判斷該測(cè)試回路為正常，即中央處理器插座125與印刷電路板110之間以及存儲(chǔ)器模塊插槽135與印刷電路板110之間的焊錫性為正常，以及印刷電路板110上的導(dǎo)線140為正常，其中目標(biāo)反射結(jié)果為自動(dòng)測(cè)試設(shè)備150先前所量測(cè)的正常印刷電路板組件(例如黃金樣本)的時(shí)域反射結(jié)果。在另一實(shí)施例中，自動(dòng)測(cè)試設(shè)備150通過(guò)測(cè)試點(diǎn)TP2來(lái)量測(cè)到測(cè)試信號(hào)Stdk的頻域反射(Frequency Domain Reflectometry)結(jié)果，以便判斷該測(cè)試回路是否正常。圖4顯示在一測(cè)試回路中特性阻抗與時(shí)間的示范關(guān)系圖，其中曲線SI表示一目標(biāo)反射結(jié)果，而曲線S2表示一待測(cè)的印刷電路板組件的時(shí)域反射結(jié)果。在周期Tl的期間，曲線S2的阻抗值已經(jīng)不符合曲線SI的阻抗值，其中周期Tl對(duì)應(yīng)到測(cè)試信號(hào)Stdk通過(guò)圖3的中央處理器插座125的反射結(jié)果。因此，自動(dòng)測(cè)試設(shè)備150便可判斷出中央處理器插座125與印刷電路板110之間的焊錫性不正常。圖5顯示根據(jù)本發(fā)明另一實(shí)施例所述的測(cè)試系統(tǒng)500的電路圖。在此實(shí)施例中，一自動(dòng)測(cè)試設(shè)備可通過(guò)測(cè)試點(diǎn)TP1、TP2與TP3對(duì)多個(gè)存儲(chǔ)器模塊插槽進(jìn)行測(cè)試。在圖5中，四個(gè)存儲(chǔ)器模塊插槽135A、135B、135C以及13 設(shè)置在印刷電路板110上，其中存儲(chǔ)器轉(zhuǎn)接板130A、130B、130C以及130D分別插入至存儲(chǔ)器模塊插槽135A、135B、135C以及13 中。中央處理器轉(zhuǎn)接板120的回路控制單元230A經(jīng)由導(dǎo)線140A電性連接于存儲(chǔ)器模塊插槽135A與135B，而中央處理器轉(zhuǎn)接板120的回路控制單元230B經(jīng)由導(dǎo)線140B電性連接于存儲(chǔ)器模塊插槽135C與13 。此外，中央處理器轉(zhuǎn)接板120的控制器220提供致能信號(hào)Sen至存儲(chǔ)器轉(zhuǎn)接板130A、130B、130C以及130D，以便分別控制存儲(chǔ)器轉(zhuǎn)接板130A、130B、130C以及130D內(nèi)的開(kāi)關(guān)，而形成不同的測(cè)試回路。在圖5中，存儲(chǔ)器模塊插槽的數(shù)量以及連接方式僅是個(gè)例子，并未用以限定本發(fā)明。
在圖5中，首先，自動(dòng)測(cè)試設(shè)備可使用測(cè)試信號(hào)Ssa來(lái)控制選擇器210，以便將測(cè)試信號(hào)Stdk傳送至回路控制單元230A。同時(shí)地，中央處理器轉(zhuǎn)接板120的控制器220根據(jù)測(cè)試信號(hào)SCT&而提供致能信號(hào)Sen來(lái)控制存儲(chǔ)器轉(zhuǎn)接板130A內(nèi)的開(kāi)關(guān)為導(dǎo)通，并控制存儲(chǔ)器轉(zhuǎn)接板130BU30C與130D內(nèi)的開(kāi)關(guān)為不導(dǎo)通。于是，中央處理器轉(zhuǎn)接板120的回路控制單元230A的接腳對(duì)240A、存儲(chǔ)器模塊轉(zhuǎn)接板130A以及耦接于存儲(chǔ)器模塊轉(zhuǎn)接板130A的導(dǎo)線140A形成第一測(cè)試回路。接著，自動(dòng)測(cè)試設(shè)備可通過(guò)測(cè)試點(diǎn)TP2來(lái)得到測(cè)試信號(hào)Stdk的時(shí)域反射結(jié)果，以便判斷第一測(cè)試回路是否正常。接著，控制器220根據(jù)測(cè)試信號(hào)SCT&而提供致能信號(hào)Sen來(lái)控制存儲(chǔ)器轉(zhuǎn)接板130B內(nèi)的開(kāi)關(guān)為導(dǎo)通，并控制存儲(chǔ)器轉(zhuǎn)接板130AU30C與130D內(nèi)的開(kāi)關(guān)為不導(dǎo)通。于是，中央處理器轉(zhuǎn)接板120的回路控制單元230A的接腳對(duì)240A、存儲(chǔ)器模塊轉(zhuǎn)接板130B以及耦接于存儲(chǔ)器模塊轉(zhuǎn)接板130B的導(dǎo)線140A形成第二測(cè)試回路。接著，自動(dòng)測(cè)試設(shè)備可通過(guò)測(cè)試點(diǎn)TP2來(lái)得到測(cè)試信號(hào)Stdk的時(shí)域反射結(jié)果，以便判斷第二測(cè)試回路是否正常。在成功測(cè)試完第一與第二測(cè)試回路之后，自動(dòng)測(cè)試設(shè)備可使用測(cè)試信號(hào)Ssa來(lái)控制選擇器210，以便將測(cè)試信號(hào)Stdk傳送至回路控制單元230B。此外，中央處理器轉(zhuǎn)接板120的控制器220根據(jù)測(cè)試信號(hào)SCT&而提供致能信號(hào)Sen來(lái)控制存儲(chǔ)器轉(zhuǎn)接板130C內(nèi)的開(kāi)關(guān)為導(dǎo)通，并控制存儲(chǔ)器轉(zhuǎn)接板130A、130B與130D內(nèi)的開(kāi)關(guān)為不導(dǎo)通。于是，中央處理器轉(zhuǎn)接板120的回路控制單元230B的接腳對(duì)240B、存儲(chǔ)器模塊轉(zhuǎn)接板130C以及耦接于存儲(chǔ)器模塊轉(zhuǎn)接板130C的導(dǎo)線140B形成第三測(cè)試回路。接著，自動(dòng)測(cè)試設(shè)備可通過(guò)測(cè)試點(diǎn)TP2來(lái)得到測(cè)試信號(hào)Stdk的時(shí)域反射結(jié)果，以便判斷第三測(cè)試回路是否正常。接著，控制器220根據(jù)測(cè)試信號(hào)Sem而提供致能信號(hào)Sen來(lái)控制存儲(chǔ)器轉(zhuǎn)接板130D內(nèi)的開(kāi)關(guān)為導(dǎo)通，并控制存儲(chǔ)器轉(zhuǎn)接板130A、130B與130C內(nèi)的開(kāi)關(guān)為不導(dǎo)通。于是，中央處理器轉(zhuǎn)接板120的回路控制單元230B的接腳對(duì)240B、存儲(chǔ)器模塊轉(zhuǎn)接板130D以及耦接于存儲(chǔ)器模塊轉(zhuǎn)接板130D的導(dǎo)線140B形成第四測(cè)試回路。因此，自動(dòng)測(cè)試設(shè)備可藉由提供測(cè)試信號(hào)Scm、STDK以及Ssa來(lái)完整地對(duì)設(shè)置在印刷電路板110上的不同存儲(chǔ)器模塊插槽以及中央處理器插座進(jìn)行測(cè)試。圖6顯示根據(jù)本發(fā)明一實(shí)施例所述的測(cè)試方法，適用于一印刷電路板組件。印刷電路板組件包括一印刷電路板以及設(shè)置在印刷電路板的一中央處理器插座以及至少一存儲(chǔ)器模塊插槽，其中存儲(chǔ)器模塊插槽為一雙列直插存儲(chǔ)器模塊插槽。印刷電路板包括多條導(dǎo)線以及至少一測(cè)試點(diǎn)，其中中央處理器插座的接腳經(jīng)由對(duì)應(yīng)的導(dǎo)線耦接于存儲(chǔ)器模塊插槽的對(duì)應(yīng)的接腳。此外，中央處理器插座的至少一接腳耦接于印刷電路板的測(cè)試點(diǎn)。首先，將一中央處理器轉(zhuǎn)接板插入至中央處理器插座(步驟S610)。中央處理器轉(zhuǎn)接板包括多個(gè)接腳對(duì)，其中每一接腳對(duì)包括互相連接的接腳，如圖3的接腳對(duì)240A及240B所顯示。接著，將一存儲(chǔ)器轉(zhuǎn)接板插入至存儲(chǔ)器模塊插槽(步驟S620)，使得印刷電路板上的導(dǎo)線可經(jīng)由中央處理器轉(zhuǎn)接板以及存儲(chǔ)器轉(zhuǎn)接板形成一測(cè)試回路。存儲(chǔ)器轉(zhuǎn)接板亦包括多個(gè)接腳對(duì)，其中每一接腳對(duì)包括互相連接的接腳，如圖3的接腳對(duì)330所顯示。接著，一自動(dòng)測(cè)試設(shè)備可經(jīng)由印刷電路板的測(cè)試點(diǎn)，而提供一測(cè)試信號(hào)Stdk至該測(cè)試回路(步驟S630)。接著，自動(dòng)測(cè)試設(shè)備可根據(jù)測(cè)試信號(hào)Stdk的時(shí)域反射結(jié)果來(lái)判斷該測(cè)試回路是否正常(步驟S640)。例如，自動(dòng)測(cè)試設(shè)備可藉由比較測(cè)試信號(hào)Stdk的時(shí)域反射結(jié)果以及一目標(biāo)反射結(jié)果，來(lái)判斷中央處理器插座與印刷電路板之間以及存儲(chǔ)器模塊插槽與印刷電路板之間的焊錫性是否正常，以及判斷印刷電路板上的導(dǎo)線是否短路、斷路或是缺陷。
雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可作若干的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍是以本發(fā)明的權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種測(cè)試系統(tǒng),包括: 一待測(cè)的印刷電路板組件，包括: 一印刷電路板，包括多條導(dǎo)線以及至少一測(cè)試點(diǎn)； 一中央處理器插座，設(shè)置于上述印刷電路板，包括多個(gè)第一接腳，以及上述中央處理器插座經(jīng)由上述第一接腳的一個(gè)而耦接于上述測(cè)試點(diǎn)；以及 一存儲(chǔ)器模塊插槽，設(shè)置于上述印刷電路板，包括多個(gè)第二接腳，其中每一上述第二接腳經(jīng)由對(duì)應(yīng)的上述導(dǎo)線而耦接于上述中央處理器插座的對(duì)應(yīng)的上述第一接腳，其中上述中央處理器插座耦接于上述存儲(chǔ)器模塊插槽以及上述測(cè)試點(diǎn)之間； 一中央處理器轉(zhuǎn)接板，插入于上述中央處理器插座；以及 一存儲(chǔ)器轉(zhuǎn)接板，插入于上述存儲(chǔ)器模塊插槽，其中上述導(dǎo)線經(jīng)由上述中央處理器轉(zhuǎn)接板以及上述存儲(chǔ)器轉(zhuǎn)接板形成一測(cè)試回路； 其中當(dāng)一自動(dòng)測(cè) 試設(shè)備通過(guò)上述測(cè)試點(diǎn)提供一測(cè)試信號(hào)至上述測(cè)試回路時(shí)，上述自動(dòng)測(cè)試設(shè)備根據(jù)上述測(cè)試信號(hào)的一反射結(jié)果來(lái)判斷上述測(cè)試回路是否正常。
2.如權(quán)利要求1所述的測(cè)試系統(tǒng)，其中上述中央處理器轉(zhuǎn)接板包括多個(gè)第一接腳對(duì)，其中每一上述第一接腳對(duì)包括互相耦接的兩第三接腳，且每一上述第三接腳耦接于對(duì)應(yīng)的上述中央處理器插座的上述第一接腳。
3.如權(quán)利要求2所述的測(cè)試系統(tǒng)，其中上述存儲(chǔ)器轉(zhuǎn)接板包括多個(gè)第二接腳對(duì)，其中每一上述第二接腳對(duì)包括互相耦接的兩第四接腳，且每一上述第四接腳耦接于對(duì)應(yīng)的上述存儲(chǔ)器模塊插槽的上述第二接腳。
4.如權(quán)利要求3所述的測(cè)試系統(tǒng)，其中上述自動(dòng)測(cè)試設(shè)備根據(jù)上述反射結(jié)果來(lái)判斷上述中央處理器插座與上述印刷電路板之間的焊錫性是否正常。
5.如權(quán)利要求4所述的測(cè)試系統(tǒng)，其中上述自動(dòng)測(cè)試設(shè)備還根據(jù)上述反射結(jié)果來(lái)判斷上述導(dǎo)線是否短路、斷路或是缺陷。
6.如權(quán)利要求5所述的測(cè)試系統(tǒng)，其中上述自動(dòng)測(cè)試設(shè)備還根據(jù)上述反射結(jié)果來(lái)判斷上述存儲(chǔ)器模塊插槽與上述印刷電路板之間的焊錫性是否正常。
7.如權(quán)利要求1所述的測(cè)試系統(tǒng)，其中上述存儲(chǔ)器模塊插槽為一雙列直插存儲(chǔ)器模塊插槽。
8.如權(quán)利要求1所述的測(cè)試系統(tǒng)，其中上述反射結(jié)果為一時(shí)域反射結(jié)果。
9.如權(quán)利要求1所述的測(cè)試系統(tǒng)，其中上述反射結(jié)果為一頻域反射結(jié)果。
10.一種測(cè)試系統(tǒng),包括: 一待測(cè)的印刷電路板組件，包括: 一印刷電路板，包括多條導(dǎo)線以及至少一測(cè)試點(diǎn)； 一中央處理器插座，設(shè)置于上述印刷電路板，包括多個(gè)第一接腳，以及上述中央處理器插座經(jīng)由上述第一接腳的一個(gè)而耦接于上述測(cè)試點(diǎn)；以及 多個(gè)存儲(chǔ)器模塊插槽，設(shè)置于上述印刷電路板，其中每一上述存儲(chǔ)器模塊插槽包括多個(gè)第二接腳以及一特定接腳，以及每一上述第二接腳經(jīng)由對(duì)應(yīng)的上述導(dǎo)線而耦接于對(duì)應(yīng)的上述第一接腳，其中上述中央處理器插座耦接于上述存儲(chǔ)器模塊插槽以及上述測(cè)試點(diǎn)之間； 一中央處理器轉(zhuǎn)接板，插入于上述中央處理器插座；以及多個(gè)存儲(chǔ)器轉(zhuǎn)接板，各自插入于個(gè)別的上述存儲(chǔ)器模塊插槽，其中當(dāng)上述存儲(chǔ)器轉(zhuǎn)接板的一個(gè)的上述特定接腳接受到一致能信號(hào)時(shí)，上述存儲(chǔ)器轉(zhuǎn)接板的該者以及上述中央處理器轉(zhuǎn)接板之間的上述導(dǎo)線形成一測(cè)試回路； 其中當(dāng)一自動(dòng)測(cè)試設(shè)備通過(guò)上述測(cè)試點(diǎn)提供一測(cè)試信號(hào)至上述測(cè)試回路時(shí)，上述自動(dòng)測(cè)試設(shè)備根據(jù)上述測(cè)試信號(hào)的一反射結(jié)果來(lái)判斷上述測(cè)試回路是否正常。
11.如權(quán)利要求10所述的測(cè)試系統(tǒng)，其中上述中央處理器轉(zhuǎn)接板包括多個(gè)第一接腳對(duì)，其中每一上述第一接腳對(duì)包括互相耦接的兩第三接腳，且每一上述第三接腳耦接于對(duì)應(yīng)的上述中央處理器插座的上述第一接腳。
12.如權(quán)利要求11所述的測(cè)試系統(tǒng)，其中每一上述存儲(chǔ)器轉(zhuǎn)接板包括多個(gè)第二接腳對(duì)，其中每一上述第二接腳對(duì)包括互相耦接的兩第四接腳，且每一上述第四接腳耦接于對(duì)應(yīng)的上述存儲(chǔ)器模塊插槽的對(duì)應(yīng)的上述第二接腳。
13.如權(quán)利要求12所述的測(cè)試系統(tǒng)，其中上述自動(dòng)測(cè)試設(shè)備根據(jù)上述反射結(jié)果來(lái)判斷上述中央處理器插座與上述印刷電路板之間的焊錫性是否正常。
14.如權(quán)利要求13所述的測(cè)試系統(tǒng)，其中上述自動(dòng)測(cè)試設(shè)備還根據(jù)上述反射結(jié)果來(lái)判斷上述存儲(chǔ)器轉(zhuǎn)接板的該者以及上述中央處理器轉(zhuǎn)接板之間的上述導(dǎo)線是否短路、斷路或是缺陷。
15.如權(quán)利要求14所述的測(cè)試系統(tǒng)，其中上述自動(dòng)測(cè)試設(shè)備還根據(jù)上述反射結(jié)果來(lái)判斷上述存儲(chǔ)器模塊插槽的該者與上述印刷電路板之間的焊錫性是否正常。
16.如權(quán)利要求10所述的測(cè)試系統(tǒng),其中每一上述存儲(chǔ)器模塊插槽為一雙列直插存儲(chǔ)器模塊插槽。
17.如權(quán)利要求10所述的測(cè)試系統(tǒng)，其中上述反射結(jié)果為一時(shí)域反射結(jié)果。
18.如權(quán)利要求10所述的測(cè)試系統(tǒng)，其中上述反射結(jié)果為一頻域反射結(jié)果。
19.一種測(cè)試方法，適用于一印刷電路板組件，上述印刷電路板組件包括一印刷電路板、一中央處理器插座以及一存儲(chǔ)器模塊插槽，上述測(cè)試方法包括: 插入一中央處理器轉(zhuǎn)接板至上述中央處理器插座，其中上述中央處理器插座設(shè)置于上述印刷電路板并包括多個(gè)第一接腳，以及上述中央處理器插座經(jīng)由上述第一接腳的一個(gè)而耦接于上述印刷電路板的至少一測(cè)試點(diǎn)，其中上述印刷電路板還包括多條導(dǎo)線； 插入一存儲(chǔ)器轉(zhuǎn)接板至上述存儲(chǔ)器模塊插槽，其中上述存儲(chǔ)器模塊插槽設(shè)置于上述印刷電路板并包括多個(gè)第二接腳，其中每一上述第二接腳經(jīng)由對(duì)應(yīng)的上述導(dǎo)線而耦接于對(duì)應(yīng)的上述中央處理器插座的上述第一接腳，以及上述導(dǎo)線經(jīng)由上述中央處理器轉(zhuǎn)接板以及上述存儲(chǔ)器轉(zhuǎn)接板形成一測(cè)試回路； 經(jīng)由上述印刷電路板的上述測(cè)試點(diǎn)，提供一測(cè)試信號(hào)至上述測(cè)試回路；以及 根據(jù)上述測(cè)試信號(hào)的一反射結(jié)果來(lái)判斷上述測(cè)試回路是否正常。
20.如權(quán)利要求19所述的測(cè)試方法，其中上述中央處理器轉(zhuǎn)接板包括多個(gè)第一接腳對(duì)，其中每一上述第一接腳對(duì)包括互相耦接的兩第三接腳，且每一上述第三接腳耦接于對(duì)應(yīng)的上述中央處理器插座的上述第一接腳。
21.如權(quán)利要求20所述的測(cè)試方法，其中上述存儲(chǔ)器轉(zhuǎn)接板包括多個(gè)第二接腳對(duì)，其中每一上述第二接腳對(duì)包括互相耦接的兩第四接腳，且每一上述第四接腳耦接于對(duì)應(yīng)的上述存儲(chǔ)器模塊插槽的上述第二接腳。
22.如權(quán)利要求21所述的測(cè)試方法，還包括: 根據(jù)上述反射結(jié)果，判斷上述中央處理器插座與上述印刷電路板之間的焊錫性是否正常； 根據(jù)上述反射結(jié)果，判斷上述導(dǎo)線是否短路、斷路或是缺陷；以及 根據(jù)上述反射結(jié)果，判斷上述存儲(chǔ)器模塊插槽與上述印刷電路板之間的焊錫性是否正堂巾O
23.如權(quán)利要求19所述的測(cè)試方法，其中上述根據(jù)上述測(cè)試信號(hào)的上述反射結(jié)果來(lái)判斷上述測(cè)試回路是否正常的步驟還包括: 當(dāng)上述反射結(jié)果符合一目標(biāo)反射結(jié)果時(shí)，判斷上述測(cè)試回路為正常；以及 當(dāng)上述反射結(jié)果不符合上述目標(biāo)反射結(jié)果時(shí)，判斷上述測(cè)試回路為異常。
24.如權(quán)利要求19所述的測(cè)試方法，其中上述存儲(chǔ)器模塊插槽為一雙列直插存儲(chǔ)器模塊插槽。
25.如權(quán)利要求19所述的測(cè)試系統(tǒng)，其中上述反射結(jié)果為一時(shí)域反射結(jié)果。
26.如權(quán)利要求19所述的 測(cè)試系統(tǒng)，其中上述反射結(jié)果為一頻域反射結(jié)果。
全文摘要
一種測(cè)試系統(tǒng)及印刷電路板組件的測(cè)試方法。該測(cè)試系統(tǒng)包括一印刷電路板。該印刷電路板包括多條導(dǎo)線及至少一測(cè)試點(diǎn)。具有多個(gè)第一接腳的一中央處理器插座以及具有多個(gè)第二接腳的一存儲(chǔ)器模塊插槽設(shè)置在上述印刷電路板。每一第二接腳經(jīng)由對(duì)應(yīng)的導(dǎo)線而耦接于中央處理器插座的對(duì)應(yīng)的第一接腳。一中央處理器轉(zhuǎn)接板插入于上述中央處理器插座，而一存儲(chǔ)器轉(zhuǎn)接板插入于上述存儲(chǔ)器模塊插槽。導(dǎo)線經(jīng)由中央處理器轉(zhuǎn)接板以及存儲(chǔ)器轉(zhuǎn)接板形成一測(cè)試回路。當(dāng)一自動(dòng)測(cè)試設(shè)備通過(guò)測(cè)試點(diǎn)提供一測(cè)試信號(hào)至上述測(cè)試回路時(shí)，上述自動(dòng)測(cè)試設(shè)備根據(jù)上述測(cè)試信號(hào)的一反射結(jié)果來(lái)判斷上述測(cè)試回路是否正常。
文檔編號(hào)G01R31/28GK103207366SQ20121002565
公開(kāi)日2013年7月17日 申請(qǐng)日期2012年2月7日 優(yōu)先權(quán)日2012年1月13日
發(fā)明者劉冠麟, 彭國(guó)榮 申請(qǐng)人:緯創(chuàng)資通股份有限公司