專利名稱：集成電路內(nèi)部電容測(cè)試裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電容測(cè)試裝置，尤其涉及一種用于測(cè)量集成電路內(nèi)部電容的測(cè)試
直O(jiān)
背景技術(shù)：
集成電路設(shè)計(jì)及制造的目的是采用一定的工藝，把一個(gè)電路中所需的晶體管、二極管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個(gè)管殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu)。變?nèi)荻O管是利用PN 結(jié)之間電容可變的原理制成的半導(dǎo)體器件，作為可變電容器，被廣泛地應(yīng)用于FM調(diào)諧器及 TV調(diào)諧器等諧振電路和FM調(diào)制電路中。我們可以把它看成一個(gè)PN結(jié)，如果在PN結(jié)上加一個(gè)反向電壓V，則N型半導(dǎo)體內(nèi)的電子被引向正極，P型半導(dǎo)體內(nèi)的空穴被引向負(fù)極，然后形成既沒(méi)有電子也沒(méi)有空穴的耗盡層，該耗盡層的寬度我們?cè)O(shè)為d，隨著反向電壓V的變化而變化。如此一來(lái)，反向電壓V增大，則耗盡層d變寬，二極管的電容量C就減少(根據(jù)C = kS/d)，而耗盡層寬d變窄，二極管的電容量變大。反向電壓V的改變引起耗盡層的變化，從而改變了壓控變?nèi)萜鞯慕Y(jié)容量C。在集成電路測(cè)試中，對(duì)于設(shè)計(jì)在其內(nèi)部的電容的測(cè)試一直都是一個(gè)難題，因?yàn)殡娙荼旧矶急容^小，對(duì)測(cè)試精度的要求又很高，通常需要芯片工作在一定的頻率下進(jìn)行測(cè)試， 這對(duì)現(xiàn)有測(cè)試技術(shù)更提出了挑戰(zhàn)。目前，業(yè)內(nèi)常見(jiàn)的方法是采用測(cè)試機(jī)配備LCR測(cè)試儀，通過(guò)LCR測(cè)試儀測(cè)得容性數(shù)據(jù)反饋給測(cè)試機(jī)，由測(cè)試機(jī)整合測(cè)試資料，完成電容測(cè)試。其缺陷在于采用LCR測(cè)試儀測(cè)量小電容，通常需要兩塊測(cè)試板，即測(cè)電容的和測(cè)直流的需要分開(kāi)，這使得整個(gè)系統(tǒng)的測(cè)試時(shí)間變長(zhǎng)，而且LCR測(cè)試儀成本非常高。
發(fā)明內(nèi)容本實(shí)用新型實(shí)施例的目的在于提供一種集成電路內(nèi)部電容測(cè)試裝置，以解決現(xiàn)有技術(shù)中測(cè)量時(shí)間長(zhǎng)、測(cè)量成本高的缺陷。為實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種集成電路內(nèi)部電容測(cè)試裝置，該裝置包括 印刷電路板，用于供電子部件的設(shè)置與連接；連接端口，設(shè)置于所述印刷電路板上，用于與外部測(cè)試機(jī)相連接；電容測(cè)試模塊，設(shè)置在所述印刷電路板上，通過(guò)印刷電路板上的布線與所述連接端口相連接；產(chǎn)品測(cè)試端口，設(shè)置在所述印刷電路板上，與所述電容測(cè)試模塊相連接，用于連接需要測(cè)試的集成電路芯片外引腳。所有交流輸出信號(hào)線設(shè)置于所述印刷電路板的頂層，所有交流輸入信號(hào)線設(shè)置于所述印刷電路板的底層?；蛘?，所有交流輸出信號(hào)線設(shè)置于所述印刷電路板的底層，所有交流輸入信號(hào)線設(shè)置于所述印刷電路板的頂層。所述產(chǎn)品測(cè)試端口，是兩個(gè)金屬接觸墊，分別通過(guò)所述印刷電路板的線路與所述電容測(cè)試模塊的引腳相連接。[0009]在對(duì)應(yīng)所述金屬接觸墊位置設(shè)置有一插槽，該插槽具有多個(gè)插孔，所述兩個(gè)金屬接觸墊分別與所述插槽中的兩個(gè)插孔相連接，所述兩個(gè)插孔與測(cè)試產(chǎn)品中電容的兩個(gè)引腳相對(duì)應(yīng)。在所述電容測(cè)試模塊的偏置電壓引腳和地線之間設(shè)置有一電容。所述電容為0.1 μ F。本實(shí)用新型提供的一種集成電路內(nèi)部電容測(cè)試裝置，從硬件選擇及軟件程序上進(jìn)行改良，通過(guò)重新設(shè)計(jì)通信電路及印刷電路板，選擇精密度高的測(cè)試治具，并在軟件程序上進(jìn)行一定的補(bǔ)償，使得對(duì)變?nèi)荻O管的電容測(cè)試的時(shí)間大大縮短，精度達(dá)到0. 01PF，提供了一套完整的高精度的變?nèi)轀y(cè)試方案。

此處所說(shuō)明的附圖用來(lái)提供對(duì)本實(shí)用新型的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分， 并不構(gòu)成對(duì)本實(shí)用新型的限定。在附圖中圖1是本實(shí)用新型集成電路內(nèi)部電容測(cè)試裝置的結(jié)構(gòu)框圖；圖2是本實(shí)用新型集成電路內(nèi)部電容測(cè)試裝置的詳細(xì)電路圖；圖3是本實(shí)用新型集成電路內(nèi)部電容測(cè)試裝置的電路原理圖；圖4是本實(shí)用新型集成電路內(nèi)部電容測(cè)試裝置的寄生電容Cl測(cè)試通路；圖5是本實(shí)用新型集成電路內(nèi)部電容測(cè)試裝置的測(cè)量電容C2測(cè)試通路；圖6是本實(shí)用新型集成電路內(nèi)部電容測(cè)試裝置的直流參數(shù)測(cè)試通路。
具體實(shí)施方式
為使本實(shí)用新型實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面結(jié)合實(shí)施例和附圖，對(duì)本實(shí)用新型實(shí)施例做進(jìn)一步詳細(xì)說(shuō)明。在此，本實(shí)用新型的示意性實(shí)施例及其說(shuō)明用于解釋本實(shí)用新型，但并不作為對(duì)本實(shí)用新型的限定。實(shí)施例一請(qǐng)參閱圖1，圖1是本實(shí)用新型集成電路內(nèi)部電容測(cè)試裝置的結(jié)構(gòu)框圖，如圖所示，本實(shí)用新型集成電路內(nèi)部電容測(cè)試裝置包括印刷電路板100，用于供電子部件的設(shè)置與連接；在本實(shí)施例中，所述印刷電路板100為多層結(jié)構(gòu)，例如六層，以供放置各種電子元器件以及布置走線，在設(shè)置各種電子元器件的時(shí)候，需要把它們都設(shè)置在所述印刷電路板 100的頂層，當(dāng)然根據(jù)需要也可以設(shè)置在底層，而在設(shè)置交流信號(hào)線的時(shí)候，需要把這些交流信號(hào)線都設(shè)置在所述印刷電路板的表面一層，可以是頂層也可以是底層，并且輸出信號(hào)線與輸入信號(hào)線要分開(kāi)設(shè)置，不能設(shè)置在相同的一層，例如，在頂層設(shè)置輸出信號(hào)線，那么輸入信號(hào)線就要設(shè)置在底層，反之亦然。另外還需要注意一點(diǎn)，就是所有信號(hào)線盡可能短。 采用這樣設(shè)計(jì)原則可使寄生電容達(dá)到最小。連接端口 110，設(shè)置于所述印刷電路板100上，用于與外部測(cè)試機(jī)相連接；在本實(shí)施例中，所述連接端口共有43個(gè)，如圖2所示，分別記為Al，Α2…Α40，及 Jl, J2，J3，其中Jl，J2為信號(hào)輸出端口，其余為信號(hào)輸入端口，且端口 Al至端口 Α40形成雙列直插式針形腳，其余3個(gè)端口 Jl，J2，J3以金屬螺旋形式連接，且采用屏弊線與外部測(cè)試機(jī)相連。所謂的屏弊線就是由兩層同軸金屬線組成，內(nèi)層金屬線與外部測(cè)試機(jī)上數(shù)字轉(zhuǎn)換器相連，外層金屬線接地，且內(nèi)外層金屬線之間相互絕緣。電容測(cè)試模塊120，設(shè)置在所述印刷電路板100上，通過(guò)印刷電路板100上的布線與所述連接端口 110相連接；在本實(shí)施例中，所述電容測(cè)試模塊共有42個(gè)引腳，如圖2所示，依次記為Bi，B2，… B42，與所述連接端口 110通過(guò)印刷電路板100上的線路對(duì)應(yīng)相連，具體連接方式請(qǐng)參考如
下表一
權(quán)利要求1.一種集成電路內(nèi)部電容測(cè)試裝置，其特征在于，該集成電路內(nèi)部電容測(cè)試裝置包括印刷電路板，用于供電子部件的設(shè)置與連接； 連接端口，設(shè)置于所述印刷電路板上，用于與外部測(cè)試機(jī)相連接； 電容測(cè)試模塊，設(shè)置在所述印刷電路板上，通過(guò)印刷電路板上的布線與所述連接端口相連接；產(chǎn)品測(cè)試端口，設(shè)置在所述印刷電路板上，與所述電容測(cè)試模塊相連接，用于連接需要測(cè)試的集成電路芯片外引腳。
2.根據(jù)權(quán)利要求1所述的集成電路內(nèi)部電容測(cè)試裝置，其特征在于所有交流輸出信號(hào)線設(shè)置于所述印刷電路板的頂層，所有交流輸入信號(hào)線設(shè)置于所述印刷電路板的底層。
3.根據(jù)權(quán)利要求1所述的集成電路內(nèi)部電容測(cè)試裝置，其特征在于所有交流輸出信號(hào)線設(shè)置于所述印刷電路板的底層，所有交流輸入信號(hào)線設(shè)置于所述印刷電路板的頂層。
4.根據(jù)權(quán)利要求1所述的集成電路內(nèi)部電容測(cè)試裝置，其特征在于所述產(chǎn)品測(cè)試端口，是兩個(gè)金屬接觸墊，分別通過(guò)所述印刷電路板的線路與所述電容測(cè)試模塊的引腳相連接。
5.根據(jù)權(quán)利要求4所述的集成電路內(nèi)部電容測(cè)試裝置，其特征在于在對(duì)應(yīng)所述金屬接觸墊位置設(shè)置有一插槽，該插槽具有多個(gè)插孔，所述兩個(gè)金屬接觸墊分別與所述插槽中的兩個(gè)插孔相連接，所述兩個(gè)插孔與測(cè)試產(chǎn)品中電容的兩個(gè)引腳相對(duì)應(yīng)。
6.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的集成電路內(nèi)部電容測(cè)試裝置，其特征在于 在所述電容測(cè)試模塊的偏置電壓引腳和地線之間設(shè)置有一電容。
7.根據(jù)權(quán)利要求6所述的集成電路內(nèi)部電容測(cè)試裝置，其特征在于 所述電容為0. lyF。
專利摘要本實(shí)用新型提供一種集成電路內(nèi)部電容測(cè)試裝置，該集成電路內(nèi)部電容測(cè)試裝置包括印刷電路板，用于供電子部件的設(shè)置與連接；連接端口，設(shè)置于所述印刷電路板上，用于與外部測(cè)試機(jī)相連接；電容測(cè)試模塊，設(shè)置在所述印刷電路板上，通過(guò)印刷電路板上的布線與所述連接端口相連接；產(chǎn)品測(cè)試端口，設(shè)置在所述印刷電路板上，與所述電容測(cè)試模塊相連接，用于連接需要測(cè)試的集成電路芯片外引腳。本實(shí)用新型從硬件選擇及軟件程序上進(jìn)行改良，通過(guò)重新設(shè)計(jì)通信電路及印刷電路板，選擇精密度高的測(cè)試治具，并在軟件程序上進(jìn)行一定的補(bǔ)償，使得對(duì)變?nèi)荻O管的電容測(cè)試的時(shí)間大大縮短，精度提高。
文檔編號(hào)G01R27/26GK202057729SQ20112014688
公開(kāi)日2011年11月30日 申請(qǐng)日期2011年5月10日 優(yōu)先權(quán)日2011年5月10日
發(fā)明者董小東, 蔣鷹, 辜芳義 申請(qǐng)人:嘉盛半導(dǎo)體(蘇州)有限公司