用于校準流水線模數(shù)轉(zhuǎn)換器中階段的方法和裝置的制造方法
【專利說明】用于校準流水線模數(shù)轉(zhuǎn)換器中階段的方法和裝置
[0001]相關(guān)申請的交叉引用
[0002]本申請請求于2012年8月22日提交的、標題為“METHOD AND APPARATUS FORCALIBRATING STAGES IN PIPELINE ANALOG-TO-DIGITAL CONVERTERS” 的美國專利申請N0.13/591784的優(yōu)先權(quán)，其通過引用并入。
【背景技術(shù)】
[0003]本申請一般涉及模數(shù)轉(zhuǎn)換，并且更具體地，涉及校準在流水線模數(shù)轉(zhuǎn)換器(ADC)中的階段。
[0004]流水線ADC是高速、高分辨率ADC的介質(zhì)的優(yōu)選架構(gòu)。它們具有和閃速ADC相比的低功耗和相對低的比較器精度以及由于低精度階段流水線具有和環(huán)狀ADC相比的高吞吐量。流水線ADC是依靠電容匹配和高運算放大器開環(huán)增益以實現(xiàn)高精度的開關(guān)電容電路。在失真必須非常低的應用中，需要校準電容器不匹配和有限運算放大器的開環(huán)增益。理想地，校準電路基本上不增加設計或影響操作速度的復雜性。然而，在實際實現(xiàn)中，附加校準所需的電路是顯著的并可嚴重限制可獲得的轉(zhuǎn)換速度。

【發(fā)明內(nèi)容】

[0005]根據(jù)一個或多個實施例，提供校準控制電路，用于校準流水線模數(shù)轉(zhuǎn)換器(ADC)中的階段。階段包括模數(shù)子轉(zhuǎn)換器(ADSC)和乘法數(shù)模轉(zhuǎn)換器(MDAC)。ADSC包括多個比較器，用于當ADC處于操作模式時比較輸入模擬信號和參考值，以獲得解析該輸入信號的給定數(shù)量位的數(shù)字輸出信號。當ADC處于操作模式時，MDAC將數(shù)字輸出信號從ADSC轉(zhuǎn)換成模擬信號，并從采樣輸入模擬信號中減去它，并放大該結(jié)果以獲得階段殘余信號。MDAC包括模擬多路復用器(AMUX)，所述模擬多路復用器包括受到來自ADSC的數(shù)字輸出信號控制的多個參考開關(guān)，用于選擇性地對MDAC中的電容器施加基準電壓。校準控制電路包括耦合到ADSC中比較器的電路，以當ADC處于校準模式時迫使比較器輸出由校準控制信號設置的預定數(shù)字輸出信號，從而控制AMUX中的參考開關(guān)，以選擇性地向MDAC中的電容器施加基準電壓，以獲得預定階段殘余信號。
[0006]根據(jù)一個或多個另外的實施例，提供了一種用于校準在流水線模數(shù)轉(zhuǎn)換器(ADC)中階段的方法。階段包括模數(shù)子轉(zhuǎn)換器(ADSC)和乘法數(shù)模轉(zhuǎn)換器(MDAC)。ADSC包括多個比較器，用于當ADC處于操作模式時比較輸入模擬信號和參考值，以獲得解析該輸入信號的給定數(shù)量位的數(shù)字輸出信號。當ADC處于操作模式時，MDAC將數(shù)字輸出信號從ADSC轉(zhuǎn)換成模擬信號，并從采樣輸入模擬信號中減去它，并放大該結(jié)果以獲得階段殘余信號。MDAC包括模擬多路復用器(AMUX)，所述模擬多路復用器包括受到來自ADSC的數(shù)字輸出信號控制的多個參考開關(guān)，用于選擇性地對MDAC中的電容器施加基準電壓。所述方法包括:當ADC處于校準模式時，接收校準控制信號；并迫使比較器輸出由校準控制信號設置的預定數(shù)字輸出信號，從而控制AMUX中的參考開關(guān)，以選擇性地向MDAC中的電容器施加基準電壓，以獲得預定階段殘余信號。
【附圖說明】
[0007]圖1是示出標準流水線ADC的示意圖。
[0008]圖2是示出在流水線ADC中的一般階段結(jié)構(gòu)的示意圖。
[0009]圖3是示出在流水線ADC中的校準測量的示意圖。
[0010]圖4是示出處于操作模式的流水線ADC階段的示意圖。
[0011]圖5是示出處于校準模式的流水線ADC階段的示意圖。
[0012]圖6是示出每階段流水線階段架構(gòu)的簡化1.5位的示意圖。
[0013]圖7是示出用于每階段流水線階段1.5位的傳輸曲線的曲線圖。
[0014]圖8是示出根據(jù)一個或多個實施例的每階段流水線ADC階段的示例簡化1.5位的示意圖。
【具體實施方式】
[0015]圖1是示出已知流水線ADC的簡化框圖。模擬輸入電壓被施加到流水線ADC中的第一階段。STGl解析該輸入信號的nstg位，該數(shù)字值被傳遞到數(shù)字延遲和求和塊。模擬輸入信號的其余部分被獲得并顯示在傳送到后級STG2的階段模擬輸出。該操作被同步，使得所述模擬輸入電壓輸入采樣通過流水線鏈傳播，因此，當先前采樣通過STG2處理時，新的采樣通過STGl處理。普通的快閃ADC構(gòu)造常常在流水線鏈的末端使用。一般說來，每一階段的分辨率可以是不同的，但由于結(jié)構(gòu)的重復，通常重新使用階段，尤其是在鏈的背面。
[0016]圖2示出已知流水線階段的一般功能。階段輸入電壓VSTGIN在同一時間實例在乘法數(shù)模轉(zhuǎn)換器(MDAC)和在模數(shù)子轉(zhuǎn)換器(ADSC)進行采樣。根據(jù)階段的位數(shù)，ADSC包括使用基準電壓的若干比較器。ADSC比較采樣的輸入信號和基準電壓VREF，然后提供數(shù)字值DSTGOUT，作為比較的結(jié)果。DSTGOUT然后施加到圖1所示的MDAC以及延遲和求和電路。MDAC將DSTGOUT轉(zhuǎn)換回模擬域，并從VSTGIN減去它。所得的模擬輸出電壓代表階段量化誤差。量化誤差然后通過因子2nstg-l增益，其中nstg是該階段的輸出位數(shù)。所產(chǎn)生的階段輸出電壓稱為階段殘基。
[0017]由于每個階段的增益大于1，采樣ADC輸入電壓的第一階段具有相對于噪聲和精度的最高要求。流水線鏈的階段將有寬松規(guī)格。因此，流水線ADC的初始階段最需要校準以滿足ADC的整體失真規(guī)范。
[0018]圖3示出其中后端ADC用于測量階段STGi的輸出的校準方案的現(xiàn)有技術(shù)實施方式。校準下的階段STGi在校準模式下工作，并且被強制特定于所實施校準方案的輸出電壓電平。這些電壓由后端ADC測量，以及數(shù)字輸出DBeOut由校準算法使用。
[0019]在正常操作模式下的階段示于圖4。在階段采樣階段，電容器C1、C2、C3和CFB都連接到輸入電壓，使得跨越該電容器的電壓跟蹤輸入電壓。在采樣階段的末尾，開關(guān)SWSMP打開，以及階段輸入電壓被存儲在整個電容器。在同一時間，階段輸入電壓由ADSC采樣并與基準電壓比較。比較結(jié)果是被傳遞到圖1的延遲和求和電路和階段數(shù)模轉(zhuǎn)換器(DAC)的數(shù)字值DSTGOUT。在下個時鐘相位，DAC撥轉(zhuǎn)模擬多路復用器(AMUX)，使得取決于DSTG0UT，Cl、C2和C3的頂部被連接到+Vref、-Vref或零。此外，在此階段，SffFB是關(guān)閉的，環(huán)繞著運算放大器的CFB。
[0020]現(xiàn)在參考圖5，描述校準過程的2個不同變化。當電容器失配時，有限運算放大器增益，以及階段偏移被測量，相比于正常操作，階段的操作是有點不同。在采樣階段中，基準電壓通過由校準測量單元(CalMeasUnit)控制的AMUX施加到電容器Cl、C2、C3和CFB中的一個的頂部。電容器的其余部分被連接到零電壓。在下一階段，保持階段、ADSC和DAC是無源的，以及Cl、C2和C3被連接到零電壓，而CFB被連接到運算放大器的輸出。該階段輸出電壓現(xiàn)在施加到如圖3所示的后端ADC，其采樣并量化該電壓。
[0021 ] 另一種校準方法是通過在采樣相位通過AMUX將它們連接到零電壓OV而放電所有電容器C1、C2、C3和CFB。該AMUX被CalMeasUnit控制。在保持階段，在ADSC和DAC是無源的。CFB被連接到運算放大器的輸出，以及所述電容器Cl至C3的一個連接到基準電壓，其余保持在零電壓。類似地，CFB可以通過連接CFB到基準電壓進行測量，并且其他的電容器之一被用作反饋電容器。另一電容器連接到零。該階段的輸出電壓連接到圖3所示的后端ADC，其采樣并量化該電壓。并從后端ADC的輸出數(shù)字化電壓然后用于計算校準系數(shù)。
[0022]在這兩個校準程序中，在AMUX中的ADSC數(shù)字輸出信號必須被重寫，并與正常操作進行功能上的改變。在正常操作中，在AMUX中的開關(guān)通過圖4所示的DAC由來自ADSC的數(shù)字輸出被直接控制。為了由CalMeasUnit覆蓋來自ADSC的數(shù)字輸出，控制開關(guān)的邏輯必須延長。這導致在開關(guān)控制邏輯中的更大邏輯深度。更大的邏輯深度是不利的，因為這將增加來自比較判定的總延遲，直到開關(guān)被觸發(fā)。這將限制流水線級的最大操作速度。
[0023]由于其簡單性，1.5b階段將用于階段操作的進一步解釋。即使復雜度較高，該操作等效或類似于其他階段的分辨率，。
[0024]圖6中的1.5流水線階段說明現(xiàn)有技術(shù)的校準。圖中缺少進行全面校正所需的一些細節(jié)。它被簡化以示出在CalMeasUnit中控制開關(guān)的原理。
[0025]在正常操作中，輸入信號通過在采樣階段關(guān)閉標記為SWIN和SWSMP的開關(guān)而在電容器Cl和CFB上進行采用。在保持階段，基于比較器的決定，標記為SWFB的開關(guān)閉合，以及參考開關(guān)A、B和C關(guān)閉，而得到的值R存在于[1，0]上，它通常用于產(chǎn)生數(shù)字級輸出DSTGOUT ο比較器在其中所述開關(guān)SWSMP被打開的相同時間點鎖存，這是在采樣階段的結(jié)束。開關(guān)A在圖7所示的階段的轉(zhuǎn)移曲線的左部分閉合。開關(guān)B和C分別在中間和右側(cè)關(guān)閉。
[0026]參考圖7，假定時鐘信號Φ I在采樣相位為高電平并在保持階段為低電平，以及時鐘信號Φ2在保持階段為高電平并在采樣相位為低電平。對于A、B和C，布爾表達式為:
[0027]A = Φ2* ! R[l]* ! R[0]
[0028]B = Φ2* ! R[1]*R[0]
[0029]C = ?2*R[1]*R[0] (I)
[0030]其中，表示邏輯與，以及“