專(zhuān)利名稱(chēng):器件電學(xué)特性相關(guān)性分析方法及器件結(jié)構(gòu)優(yōu)化方法
技術(shù)領(lǐng)域:
本發(fā)明涉及電子器件領(lǐng)域,更具體地,涉及一種對(duì)電子器件的電學(xué)特性之間的相關(guān)性進(jìn)行分析的方法以及對(duì)電子器件的結(jié)構(gòu)進(jìn)行優(yōu)化的方法。
背景技術(shù):
對(duì)于大多數(shù)電子器件例如集成電路(IC)器件尤其是大規(guī)模集成電路(LSIC)器件而言,存在著眾多的電學(xué)特性(例如,電流、電壓特性等)。確定不同電學(xué)特性之間的相關(guān)性,是對(duì)整個(gè)系統(tǒng)如集成電路器件進(jìn)行特性表征的基礎(chǔ)。已知的主要成分分析(Principal Components Analysis,PCA)方法是針對(duì)線(xiàn)性系統(tǒng)的,而無(wú)法用于對(duì)非線(xiàn)性系統(tǒng)進(jìn)行分析。而對(duì)于大多數(shù)電子器件如集成電路器件而言,由于其中眾多的變量(電學(xué)特性)為非線(xiàn)性變量且相互之間具有較強(qiáng)相關(guān)性,需要采取數(shù)據(jù)篩選的方法來(lái)提取兩兩變量之間的相互影響趨勢(shì)(即,通過(guò)篩選而降低由其他變量變化導(dǎo)致的兩個(gè)被提取變量的變化)。但是,常規(guī)的篩選方法無(wú)法從有限的采樣數(shù)據(jù)中精確提取這種趨勢(shì)。有鑒于此,需要提供一種新穎的方法來(lái)分析電子器件中的兩兩電學(xué)特性之間相互的影響趨勢(shì),以便對(duì)這種電子器件的非線(xiàn)性系統(tǒng)進(jìn)行精確的特性表征,并由此來(lái)改進(jìn)器件的設(shè)計(jì)和制造。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種電子器件中電學(xué)特性相關(guān)性的分析方法。根據(jù)本發(fā)明的一個(gè)方面,提供了一種電子器件的電學(xué)特性相關(guān)性分析方法。電子
器件可以包括多個(gè)電學(xué)特性vl、v2、v3.....vm,其中m是大于I的整數(shù)。電學(xué)特性v2、
v3、 、vm構(gòu)成(m-1)維空間,(v2i, v3i, , vmi)為所述(m-1)維空間中的點(diǎn);針對(duì)所述(m-1)維空間中的多個(gè)離散的測(cè)量點(diǎn)(v2k,v3k,. . . ,vmk),已經(jīng)獲得了電學(xué)特性vl的相應(yīng)多個(gè)測(cè)量值,其中i、k表示點(diǎn)的索引。該方法包括在所述(m-1)維空間中,對(duì)所述多個(gè)測(cè)量點(diǎn)(v2k, v3k, . . . , vmk)進(jìn)行Delaunay三角剖分;根據(jù)Delaunay三角剖分結(jié)果,通過(guò)插值計(jì)算得到多個(gè)插值點(diǎn)(v2i, v3i, . . . , vmi)處電學(xué)特性vl的相應(yīng)多個(gè)插值值;以及根據(jù)所述多個(gè)測(cè)量點(diǎn)、所述多個(gè)插值點(diǎn)以及相應(yīng)的所述多個(gè)測(cè)量值、所述多個(gè)插值值,得到電學(xué)特性vl與v2之間的相關(guān)性。這樣,通過(guò)插值,可以擴(kuò)展有限的測(cè)量采樣,并從而根據(jù)擴(kuò)展后的數(shù)據(jù)更為精確地提取出電學(xué)特性之間的相關(guān)性。優(yōu)選地,插值計(jì)算的步驟包括利用插值點(diǎn)所處的Delaunay三角剖分區(qū)的頂點(diǎn)處的測(cè)量點(diǎn)所對(duì)應(yīng)的測(cè)量值,來(lái)進(jìn)行插值計(jì)算以得到該插值點(diǎn)相對(duì)應(yīng)的插值值,其中所述 Delaunay三角剖分區(qū)是由于Delaunay三角剖分而得到的。根據(jù)本發(fā)明的實(shí)施例,利用Delaunay三角剖分方法,可以有效地進(jìn)行插值計(jì)算。例如,當(dāng)m = 3時(shí),Delaunay三角剖分區(qū)為三角形;當(dāng)m = 4時(shí),Delaunay三角剖分區(qū)為四面體。 優(yōu)選地,在得到電學(xué)特性vl與v2之間的相關(guān)性的步驟中,針對(duì)所述多個(gè)測(cè)量點(diǎn)以及所述多個(gè)插值點(diǎn),選擇(v2i, v3i = C3, v4i = C4, . . . , vmi = Cm)的點(diǎn)以及相對(duì)應(yīng)的電學(xué)特性vl的值,來(lái)得到電學(xué)特性vl與v2之間的相關(guān)性,其中C3、C4.....Cm為常數(shù)。根據(jù)本發(fā)明的實(shí)施例,通過(guò)固定v3、v4、…、vm,可以去除它們的浮動(dòng)對(duì)vl/v2的變化所造成的影響。優(yōu)選地,所述多個(gè)插值點(diǎn)均為(v2i, v3i = C3, v4i = C4, . . . , vmi = Cm)的點(diǎn)。優(yōu)選地,選擇所述多個(gè)電學(xué)特性vl、v2、v3、 、vm,使得v3、 、vm實(shí)質(zhì)上與該電子器件的物理結(jié)構(gòu)特性Sk無(wú)關(guān),從而得到的電學(xué)特性vl與v2之間的相關(guān)性反映出所述物理結(jié)構(gòu)特性sk。這樣,可以得出單獨(dú)的物理結(jié)構(gòu)特性sk對(duì)于器件電學(xué)特性的作用,并因此可以判斷該物理結(jié)構(gòu)特性sk是否適當(dāng)。優(yōu)選地,所述電子器件包括集成電路器件。在這種情況下,所述電學(xué)特性包括飽和區(qū)電流、線(xiàn)性區(qū)電流、溝道反型電容、溝道與源漏交疊電容、亞閾值斜率、漏電流和/或閾值電壓,以及所述物理結(jié)構(gòu)特性包括柵長(zhǎng)、柵介質(zhì)厚度、遷移率和/或寄生電阻。根據(jù)本發(fā)明的另一方面,還提供了一種電子器件的結(jié)構(gòu)優(yōu)化方法,包括根據(jù)上述方法,得到電學(xué)特性vl與v2之間的相關(guān)性,該相關(guān)性反映出所述物理結(jié)構(gòu)特性sk ;以及選擇物理結(jié)構(gòu)特性sk的適當(dāng)值,以?xún)?yōu)化該電子器件。
通過(guò)以下參照附圖對(duì)本發(fā)明實(shí)施例的描述,本發(fā)明的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚,在附圖中圖I示出了根據(jù)本發(fā)明實(shí)施例的器件電學(xué)特性相關(guān)性分析方法的示意流程圖;圖2示出了根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)采樣擴(kuò)充的示意流程圖;圖3示出了根據(jù)本發(fā)明實(shí)施例的Delaunay三角剖分的示例;以及圖4示出了根據(jù)本發(fā)明實(shí)施例的對(duì)CMOS器件中電學(xué)特性間相關(guān)性進(jìn)行分析的示例。
具體實(shí)施例方式以下,通過(guò)附圖中示出的具體實(shí)施例來(lái)描述本發(fā)明。但是應(yīng)該理解,這些描述只是示例性的,而并非要限制本發(fā)明的范圍。此外,在以下說(shuō)明中,省略了對(duì)公知知識(shí)和技術(shù)的描述,以避免不必要地混淆本發(fā)明的概念。圖I示出了根據(jù)本發(fā)明實(shí)施例的器件電學(xué)特性相關(guān)性分析方法的示意流程圖。如圖I所示,根據(jù)該實(shí)施例的器件電學(xué)特性相關(guān)性分析方法從步驟101開(kāi)始。在
此,假設(shè)要分析的電子器件包括多個(gè)電學(xué)特性vl、v2、v3.....vm,其中m是大于I的整數(shù)。
例如,這種電學(xué)特性可以是器件向外部表現(xiàn)出的電壓/電流特性等,包括但不限于驅(qū)動(dòng)電流、漏電流、閾值電壓等。需要指出的是,電子器件還可以包括其他電學(xué)特性。這種電學(xué)特性例如可以通過(guò)在器件完成之后通過(guò)電學(xué)測(cè)試來(lái)測(cè)量獲得,或者可以通過(guò)對(duì)器件模型進(jìn)行仿真來(lái)獲得。
這些電學(xué)特性vl、v2、v3、. . .、vm中的至少一部分彼此之間具有相關(guān)性。在此,假設(shè)需要分析特性vl與v2之間的相關(guān)性,即vl = f (v2, v3, . . . , vm)。也就是說(shuō),變量v3,...,vm是該系統(tǒng)(即,所分析的電子器件)中對(duì)于vl與v2之間的相關(guān)性造成影響的其他電學(xué)特性或這些電學(xué)特性的一部分。這里,以f(...)來(lái)表示這種相關(guān)性,f(...)可以并非是能夠解析表達(dá)的函數(shù)。在此,可以將變量v2,v3, , vm視為(m_l)維空間中的各個(gè)維度,從而(v2i, v3i,. . . , vmi)構(gòu)成該(m-1)維空間中的一個(gè)“點(diǎn)”。相應(yīng)的 vli ( = f (v2i, v3i,. . . , vmi)) 是該“點(diǎn)”處的“函數(shù)值”。以下,為了說(shuō)明的方便,引入如下定義
(m-1)維空間由變量v2, v3, vm (電學(xué)特性)構(gòu)成其各個(gè)維度的空間(離散)點(diǎn)(m-1)維空間中的點(diǎn)(v2i, v3i, vmi)離散點(diǎn)的函數(shù)值點(diǎn)(v2i, v3i, vmi)所對(duì)應(yīng)的 vli 值測(cè)量采樣通過(guò)測(cè)量或者電路測(cè)試獲得的變量組合[Cv2k, v3k,…,vmk), vlk]補(bǔ)充采樣根據(jù)測(cè)量釆樣,通過(guò)插值獲得的變量組合[(v2i, v3i,…,vmi), vli]
權(quán)利要求
1.一種電子器件的電學(xué)特性相關(guān)性分析方法,其中所述電子器件包括多個(gè)電學(xué)特性 vl、v2、v3、 、vm,其中m是大于I的整數(shù),電學(xué)特性v2、v3、 、vm構(gòu)成(m_l)維空間, (v2i, v3i, . . . , vmi)為所述(m_l)維空間中的點(diǎn),針對(duì)所述(m_l)維空間中的多個(gè)離散的測(cè)量點(diǎn)(v2k,v3k, . . .,vmk),已經(jīng)獲得了電學(xué)特性vl的相應(yīng)多個(gè)測(cè)量值,其中i、k表示點(diǎn)的索引,該方法包括在所述(m-1)維空間中,對(duì)所述多個(gè)測(cè)量點(diǎn)(v2k, v3k, . . . , vmk)進(jìn)行Delaunay三角剖分;根據(jù)Delaunay三角剖分結(jié)果,通過(guò)插值計(jì)算得到多個(gè)插值點(diǎn)(v2i, v3i, , vmi)處電學(xué)特性vl的相應(yīng)多個(gè)插值值;以及根據(jù)所述多個(gè)測(cè)量點(diǎn)、所述多個(gè)插值點(diǎn)以及相應(yīng)的所述多個(gè)測(cè)量值、所述多個(gè)插值值, 得到電學(xué)特性vl與v2之間的相關(guān)性。
2.根據(jù)權(quán)利要求I所述的方法,其中,插值計(jì)算的步驟包括利用插值點(diǎn)所處的Delaunay三角剖分區(qū)的頂點(diǎn)處的測(cè)量點(diǎn)所對(duì)應(yīng)的測(cè)量值,來(lái)進(jìn)行插值計(jì)算以得到該插值點(diǎn)相對(duì)應(yīng)的插值值,其中所述Delaunay三角剖分區(qū)是由于 Delaunay三角剖分而得到的。
3.根據(jù)權(quán)利要求2所述的方法,其中,當(dāng)m= 3時(shí),Delaunay三角剖分區(qū)為三角形;當(dāng) m = 4時(shí),Delaunay三角剖分區(qū)為四面體。
4.根據(jù)權(quán)利要求I所述的方法,其中,在得到電學(xué)特性vl與v2之間的相關(guān)性的步驟中,針對(duì)所述多個(gè)測(cè)量點(diǎn)以及所述多個(gè)插值點(diǎn),選擇(v2i, v3i = C3, v4i = C4, . . . , vmi =Cm)的點(diǎn)以及相對(duì)應(yīng)的電學(xué)特性vl的值,來(lái)得到電學(xué)特性vl與v2之間的相關(guān)性,其中 C3、C4、.、Cm 為常數(shù)。
5.根據(jù)權(quán)利要求4所述的方法,其中,所述多個(gè)插值點(diǎn)均為(v2i,v3i = C3, v4i = C4, . . . , vmi = Cm)的點(diǎn)。
6.根據(jù)權(quán)利要求I所述的方法,其中,選擇所述多個(gè)電學(xué)特性vl、v2、v3.....vm,使得v3.....vm實(shí)質(zhì)上與該電子器件的物理結(jié)構(gòu)特性sk無(wú)關(guān),從而得到的電學(xué)特性vl與v2之間的相關(guān)性反映出所述物理結(jié)構(gòu)特性sk。
7.根據(jù)權(quán)利要求6所述的方法,其中,所述電子器件包括集成電路器件,以及所述電學(xué)特性包括飽和區(qū)電流、線(xiàn)性區(qū)電流、溝道反型電容、溝道與源漏交疊電容、亞閾值斜率、漏電流和/或閾值電壓,所述物理結(jié)構(gòu)特性包括柵長(zhǎng)、柵介質(zhì)厚度、遷移率和/或寄生電阻。
8.一種電子器件的結(jié)構(gòu)優(yōu)化方法,包括根據(jù)權(quán)利要求6所述的方法,得到電學(xué)特性vl與v2之間的相關(guān)性,該相關(guān)性反映出所述物理結(jié)構(gòu)特性sk ;以及選擇物理結(jié)構(gòu)特性sk的適當(dāng)值,以?xún)?yōu)化該電子器件。
全文摘要
本申請(qǐng)公開(kāi)了一種器件電學(xué)特性相關(guān)性分析方法及器件結(jié)構(gòu)優(yōu)化方法。電子器件可以包括多個(gè)電學(xué)特性v1、v2、v3、...、vm,其中電學(xué)特性v2、v3、...、vm構(gòu)成(m-1)維空間。針對(duì)該(m-1)維空間中多個(gè)離散的測(cè)量點(diǎn)(v2k,v3k,...,vmk),已經(jīng)獲得了電學(xué)特性v1的相應(yīng)多個(gè)測(cè)量值。該電學(xué)特性相關(guān)性分析方法包括在(m-1)維空間中,對(duì)多個(gè)測(cè)量點(diǎn)(v2k,v3k,...,vmk)進(jìn)行Delaunay三角剖分;根據(jù)Delaunay三角剖分結(jié)果,通過(guò)插值計(jì)算得到多個(gè)插值點(diǎn)(v2i,v3i,...,vmi)處電學(xué)特性v1的相應(yīng)多個(gè)插值值;以及根據(jù)這些測(cè)量點(diǎn)、插值點(diǎn)以及相應(yīng)的測(cè)量值、插值值,得到電學(xué)特性v1與v2之間的相關(guān)性。
文檔編號(hào)G01R31/28GK102608514SQ20111002316
公開(kāi)日2012年7月25日 申請(qǐng)日期2011年1月20日 優(yōu)先權(quán)日2011年1月20日
發(fā)明者朱慧瓏, 梁擎擎, 鐘匯才 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所