專利名稱：通過形成犧牲結(jié)構(gòu)而提供半導體結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體技術(shù)，特別涉及半導體制造技術(shù)。
背景技術(shù)：
微電子學領(lǐng)域中的許多應(yīng)用需要將半導體襯底向下結(jié)構(gòu)化到襯底的深部區(qū)域。這些應(yīng)用的例子可以在功率電子器件(高電壓部件)的領(lǐng)域、傳感器裝置的領(lǐng)域、微機電系統(tǒng) (MEMS)等等中找到。半導體襯底的深結(jié)構(gòu)化有時被稱為“3D集成”。在半導體襯底中產(chǎn)生腔和/或槽(recess)典型地需要，從襯底的主表面中的一個蝕刻襯底，或者在半導體襯底的主表面上淀積新物質(zhì)并且同時掩蔽未來的腔或槽的部位或位置。特別是當借助于蝕刻工藝獲得腔時，腔的尺寸受到蝕刻工藝所施加的約束。例如，所謂的“深溝”蝕刻工藝服從在待蝕刻的溝的寬度和該溝的深度之間的相對固定的關(guān)系。在將在襯底內(nèi)獲得閉合腔或部分閉合腔的情況下，由于無法以滿意的方式利用常規(guī)的半導體制造技術(shù)進行閉合的大尺寸的腔，產(chǎn)生用于閉合腔的覆蓋層典型地需要粗放式制造方法。壓力傳感器的制造將以代表性的方式說明需要半導體襯底的類似3D結(jié)構(gòu)化的所有類型的應(yīng)用所遇到的問題。壓力傳感器典型性地被用來測量液體或氣體(例如空氣)的壓力。壓力傳感器典型地提供基于壓力傳感器所感測到的壓力而變化的輸出信號。一種類型的壓力傳感器包括耦合到或結(jié)合到諸如專用集成電路(ASIC)之類的傳感器表面的獨立壓力傳感器。該類型的壓力傳感器是制造昂貴的。將該類型的壓力傳感器連接到傳感器電路也是昂貴的。另一種類型的壓力傳感器是在生產(chǎn)線后段(BEOL)工藝期間與諸如ASIC之類的傳感器電路集成的壓力膜盒(capsule)(例如多晶硅板)。該類型的壓力傳感器也是生產(chǎn)昂貴的，因為制造該壓力傳感器需要幾個附加的掩模層次。通過3D集成來制造的半導體結(jié)構(gòu)常常需要半導體結(jié)構(gòu)的不同部分之間的電絕緣。這需要產(chǎn)生或提供半導體襯底內(nèi)的可能為深的絕緣區(qū)域，從而使得諸如摻雜之類的常規(guī)表面定向方法不適合。

發(fā)明內(nèi)容
本發(fā)明的一個實施例提出一種用于提供半導體結(jié)構(gòu)的方法，所述方法包括通過從襯底的第一主表面蝕刻多個溝而形成犧牲結(jié)構(gòu)。所述方法還包括利用覆蓋材料覆蓋在所述第一主表面的所述多個溝以限定所述襯底內(nèi)的腔；從與所述第一主表面相對的第二主表面去除所述襯底的一部分達到所述多個溝存在的深度；以及從所述襯底的所述第二主表面蝕刻掉所述犧牲結(jié)構(gòu)。


附圖被包括以提供對實施例的進一步理解，以及附圖被結(jié)合在本說明書中并且構(gòu)成本說明書的一部分。附圖示出實施例，并且與描述一起用來解釋實施例的原理。其他實施例以及實施例的許多預(yù)期優(yōu)點將容易被認識到，因為通過參考以下詳細描述，它們將變得更好理解。附圖的元素 不一定相對于彼此按比例。相似的附圖標記表示對應(yīng)的類似部分。圖IA至ID示出半導體結(jié)構(gòu)的制造工藝的一個實施例的各種階段。圖2A至2F示出半導體結(jié)構(gòu)的制造工藝的另一個實施例的各種階段。圖3A示出在多個溝已在第一主表面被蝕刻的制造工藝的階段期間半導體結(jié)構(gòu)的部分透視頂視圖。圖3B示出在犧牲結(jié)構(gòu)已被去除的制造工藝的階段期間半導體結(jié)構(gòu)的部分透視底視圖。圖4A和4B示出通過腔的橫截面和腔內(nèi)的內(nèi)部結(jié)構(gòu)的兩個變型。圖5示出內(nèi)部結(jié)構(gòu)的變型的透視圖。圖6A至6D示出淀積工藝的各種階段和隨后的半導體襯底的蝕刻。圖7A至7F示出用于電絕緣當前由發(fā)明人的雇主使用的壓力敏感結(jié)構(gòu)的工序。圖8示出使用半導體結(jié)構(gòu)實施的傳感器結(jié)構(gòu)。圖9顯示通過具有帶錐形橫截面的腔的襯底的橫截面。圖10顯示通過具有腔和腔之間的錐形薄片(lamellae)的半導體結(jié)構(gòu)的橫截面。圖11顯示通過半導體襯底的橫截面以示出第一腔和第二腔的尺寸的關(guān)系。圖12示出帶有埋入腔和相鄰開口腔的半導體襯底的頂視圖。圖13示出包括至腔內(nèi)的內(nèi)部結(jié)構(gòu)的電連接的半導體結(jié)構(gòu)的透視橫截面。圖14顯示在用于獲得單一半導體結(jié)構(gòu)的分割(singulation)工藝之前包括幾個半導體結(jié)構(gòu)的半導體晶片的一部分。
具體實施例方式在以下詳細描述中，參考形成其一部分的附圖，并且其中通過說明顯示了可以實踐本發(fā)明的具體實施例。在這方面，諸如“頂部”和“底部”、“前”和“后”、“前導”和“拖尾” 等等之類的方向術(shù)語參考正被描述的(一個或多個)圖的取向而使用。由于實施例的部件可以以許多不同的取向被定位，因此方向術(shù)語被用于說明的目的而決不是限制性的。應(yīng)當理解，可以利用其他實施例并且可以進行結(jié)構(gòu)或邏輯變化而不脫離本發(fā)明的范圍。所以，以下詳細描述不應(yīng)當被視為限制意義，并且本發(fā)明的范圍由所附權(quán)利要求來限定。應(yīng)當理解，本文中所述的各種示例性實施例的特征可以彼此組合，除非另有專門說明。圖IA至ID在四個子圖中示出用于提供半導體結(jié)構(gòu)100的方法的各種階段。圖IA 顯示在半導體襯底102的第一主表面103上執(zhí)行的蝕刻工藝的結(jié)果。蝕刻工藝產(chǎn)生從第一主表面103延伸到襯底102內(nèi)的深度d的多個溝112。溝112的蝕刻可以由深溝(DT)工藝執(zhí)行。深溝蝕刻工藝導致多個溝112的相對較陡的壁。多個溝112的深度d可以通過選擇多個溝112的每一個的寬度w進行控制。因此，如果期望多個溝的基本一致的深度d，則多個溝112將具有近似相同的寬度W。多個溝112上的蝕刻導致形成犧牲結(jié)構(gòu)110。犧牲結(jié)構(gòu)110包括在多個溝112中的兩個之間的多個溝112的蝕刻發(fā)生之后留下的襯底材料。典型地，多個溝112的間隔相對較窄，使得犧牲結(jié)構(gòu)110包括溝之間的一個或多個薄壁。圖IA示出作為硅薄片的區(qū)域的犧牲結(jié)構(gòu)110。注意，為了說明起見，圖IA至ID在最右側(cè)溝被斷裂。多個溝112和犧牲結(jié)構(gòu)110可以在圖IA至ID中 向襯底102的右側(cè)進一步延伸。多個溝112的橫向延伸(即在圖IA至ID的左右方向上)可以是14 111、1(^111、10(^111或100(^111，并且采用在上述值之間或者甚至在ι μ m至1000 μ m的所述范圍以外的值。在垂直于圖面的方向上的溝112的長度典型地基本不受約束限制
多個溝112的蝕刻可以被用來以犧牲(子)結(jié)構(gòu)的布置來結(jié)構(gòu)化襯底102。犧牲(子)結(jié)構(gòu)的布置的形狀和尺寸可以在平行于襯底102的管芯(die)上的第一主表面的兩個橫向方向上，以及甚至在某種程度上在第三方向上，例如在多個溝112的深度d的方向上，相對精確地被控制。犧牲結(jié)構(gòu)110和/或犧牲(子)結(jié)構(gòu)的布置可以被視為用于最終獲得半導體襯底102中的較大結(jié)構(gòu)(例如腔或槽)的輔助或中間手段。圖IB顯示提供半導體結(jié)構(gòu)的該方法的另一個階段。多個溝112已在第一主表面 103利用覆蓋材料115覆蓋以限定襯底102內(nèi)的腔。多個溝112的覆蓋可以例如通過外延工藝或Venetia工藝實現(xiàn)。覆蓋材料115可以與襯底102的材料相同，例如硅或另一種半導體材料?？商鎿Q地，覆蓋材料115可以不同于襯底材料，例如氧化硅、金屬、金屬的氧化物、 或甚至聚合物。作為犧牲結(jié)構(gòu)110的一部分的壁或薄片支撐覆蓋材料115，使得覆蓋材料 115基本保持在襯底102的第一主表面103，而不是塌陷到多個溝112的底部。用于覆蓋多個溝112的幾個選項中的一個是使用H-bake工藝。H-bake工藝使得有可能利用覆蓋材料115覆蓋相對更大的溝，使得多個溝112在其用來通向第一主表面103的末端完全閉合。圖IC顯示用于提供半導體結(jié)構(gòu)的該方法的又一個階段的結(jié)果。從第二主表面104 (圖1B)開始，通過去除襯底的一部分從而薄化襯底來加工襯底102。用于薄化襯底102的工藝典型地包括機械地磨削襯底102或化學-機械拋光(CMP)工藝。襯底102的薄化因此導致新的第二主表面105 (圖1C)的產(chǎn)生。襯底102的部分的去除典型地影響襯底102的層，所述層具有足以使多個溝112在完成去除之后出現(xiàn)的厚度。換句話說，襯底材料的去除至少從以前的第二主表面104延伸到多個溝存在的深度d。多個溝112具有通向新的第二主表面105的末端。注意，典型地有置于圖IB和IC所示的階段之間的標準半導體裝置制造工藝。標準半導體制造工藝例如包括結(jié)構(gòu)化襯底102的第一主表面103以限定不同摻雜區(qū)域和/或?qū)?。例如，第一主表?03可以經(jīng)受CMOS工藝。圖ID以示意性方式顯示在提供半導體結(jié)構(gòu)100的該方法完成之后的半導體結(jié)構(gòu) 100。犧牲結(jié)構(gòu)110已通過蝕刻掉壁或薄片被去除。該蝕刻從新的第二主表面105的側(cè)借助于例如濕蝕刻工藝被執(zhí)行。因此獲得大的開口或槽120。腔120的形狀和尺寸可以借助于犧牲結(jié)構(gòu)110的形狀和尺寸而相對精確地被控制。腔120的側(cè)壁可以被形成為是基本陡的或正交于新的第二主表面105，這可能是難以利用其他腔形成方法完成的任務(wù)。由于犧牲結(jié)構(gòu)通常包括薄壁或薄片，從而為蝕刻劑提供大表面，因此蝕刻掉犧牲結(jié)構(gòu)110的工藝幾乎不影響腔120的側(cè)壁和/或底部。無論如何，由蝕刻掉犧牲結(jié)構(gòu)110導致的對腔120的側(cè)壁和底部的影響能夠以相對準確的方式進行預(yù)測，使得當選擇腔120和/或多個溝120 的尺寸時可以考慮到該影響。圖IA至ID中所示和所述的方法提供良好集成能力和腔120的幾何尺寸的可擴縮性。作為例子，腔120可以被用作用于壓力傳感器的壓力通道。提供從氣體或液體至實際壓力感測元件的足夠大的壓力通 道減小了壓力通道例如由可能存在于氣體或液體中的小微粒堵塞的風險。因此，傳感器裝置在壓力測量方面是可靠的，甚至在受污染的環(huán)境中。如圖IA至ID中所示的提供半導體結(jié)構(gòu)100的方法不需要從第二主表面104的光刻步驟或其他合適的方法以用于隨后執(zhí)行局部濕或干化學蝕刻工藝。蝕刻掉犧牲結(jié)構(gòu)110 的步驟典型地是從新的第二主表面105的KOH (氫氧化鉀)蝕刻工藝。所提出的方法在圖 IA中所描繪的階段之前利用從第一主表面103 (前面)的DT蝕刻。所提出的方法使用從前面的DT蝕刻工藝，其同時產(chǎn)生用于壓力測量的腔和與其匹配的犧牲結(jié)構(gòu)。(一個或多個)犧牲結(jié)構(gòu)包括在晶片的薄化之后通過濕化學蝕刻步驟溶解的硅薄片的區(qū)域。用于壓力室的薄片被不太深地蝕刻，用于犧牲結(jié)構(gòu)的薄片被“盡可能深地”蝕刻，這可以經(jīng)由溝開口的不同寬度被控制。被蝕刻的溝的不同寬度允許(一個或多個) 壓力室的選擇性閉合而不閉合犧牲結(jié)構(gòu)的薄片。從背面的光技術(shù)可以被免除。因此，對于壓力傳感器，從背面進行體積接近 (access)的好處被使用而不必轉(zhuǎn)向更復(fù)雜和更昂貴的工藝。用于體積接近的腔及其尺寸可以很自由地被成形和選擇。跳過背面光刻步驟的可能性使得所述方法在生產(chǎn)成本和復(fù)雜性方面具有競爭力。 該方法提供與現(xiàn)有解決方案相比復(fù)雜性低的集成方案。當腔120暴露于某些液體或氣體時可以實現(xiàn)良好的試劑相容性，因為腔120的側(cè)壁和底部典型地是單一材料。這也便于利用保護涂層密封腔120的側(cè)壁和底部。此外，當結(jié)構(gòu)被埋入或通向新的第二主表面120時，半導體結(jié)構(gòu)需要在襯底102的第一主表面103的很少空間。如果由覆蓋材料115形成的層足夠厚，則該層可以被用作諸如CMOS電路之類的微電子電路的襯底。以這種方式，腔120的提供僅僅需要半導體結(jié)構(gòu)的很少附加表面積，如果有的話。最后，僅僅近似兩個附加的掩模層必須用于執(zhí)行所提出的方法，如果它被嵌入較大半導體裝置制造工藝中并且與其同時被執(zhí)行的話。總之，圖IA至ID中所示的方法借助于DT蝕刻來結(jié)構(gòu)化硅薄片的區(qū)域，以合適的方式閉合該區(qū)域，并且在稍后的階段，特別是在將在其上形成半導體結(jié)構(gòu)的硅晶片的薄化之后，去除硅薄片的該區(qū)域。硅薄片的區(qū)域的去除導致寬溝的打開。溝的尺寸可以借助于 DT蝕刻被自由地配置。根據(jù)本文中公開的教導的一些方面，提出將壓力傳感器元件(或其他MEMS部件)作為埋入結(jié)構(gòu)集成在ASCI芯片上。在壓力傳感器的情況下，壓力信息從背面(或“第二主表面”)被提供。在完成ASIC工藝之后，晶片的背面被磨削，直到至壓力室的通道打開。除了已經(jīng)提到的集成適合性以外，本文中公開的教導提供壓力通道的幾何尺寸的良好可擴縮性，同時保持壓力室的垂直集成的好處。因此該構(gòu)思適合于由于外部流體引起的窄壓力通道的堵塞將損害壓力測量的可靠性的應(yīng)用領(lǐng)域。圖2A和2B顯示用于提供半導體結(jié)構(gòu)200的方法的實施例的六個階段。圖2A顯示在從襯底202的第一主表面203開始已蝕刻多個溝212之后的半導體襯底202。多個溝 212包括不同溝寬度的溝。溝212的最外側(cè)溝相對較窄，而第二溝和倒數(shù)第二溝(當從左向右數(shù)時)在寬度上中等大。在中間的多個溝212中的六個溝在寬度上相對較大。不同溝寬度對各種溝212的單獨的深度具有影響。最外側(cè)溝不如第二溝和倒數(shù)第二溝進入襯底202 中那么遠。六個中心溝具有最大的深度。犧牲結(jié)構(gòu)210包括當蝕刻多個溝212時形成的多數(shù)壁或薄片，最外側(cè)壁或薄片 211除外。如在圖2A和2B的所有子圖中由波浪線所示，襯底 202和多個溝212可以被延伸成使得犧牲結(jié)構(gòu)210可以從左向右跨越較大的距離。圖2B示出在用于提供半導體結(jié)構(gòu)的該方法的中間階段的襯底202。襯底202的選擇性部分和可能的側(cè)薄片211已被摻雜以便獲得襯底202內(nèi)的不同摻雜半導體區(qū)域的布置。例如，pn結(jié)可以被形成于側(cè)薄片211中，以便使側(cè)薄片211的一部分與襯底202的剩余部分電絕緣。亞硝酸鹽內(nèi)襯216已被施加于多個溝212的側(cè)壁。此外，閉合材料217被淀積在溝212的開口處。由于多個溝212的不同寬度，第一溝、第二溝、最右側(cè)倒數(shù)第二溝和最右側(cè)溝比六個中間溝更早地由閉合材料217閉合。因此，通過將閉合材料217的淀積工藝定時到四個外溝完全閉合、但是六個中心溝仍然開口的時刻，可以實現(xiàn)具有比多個溝的其他溝更小的尺寸的至少一個溝的選擇性閉合。圖2C顯示在內(nèi)襯216和閉合材料217已從開口溝(即具有較大寬度的六個中心溝) 被去除之后的方法的階段。正如在圖2C中可以看到的那樣，閉合材料217的一部分已從更窄的溝被去除；然而，窄溝仍然閉合。閉合材料217的去除被配置和控制成使得更窄的溝保持閉合。由于用于該目的的試劑不能穿透窄溝，這導致窄溝中的內(nèi)襯材料216不受內(nèi)襯材料的去除的影響。在圖2D中，在覆蓋材料215已被施加于主表面203的一部分以覆蓋多個溝202的較大溝之后示出襯底202。H-bake工藝可以用于該目的。多個溝212現(xiàn)在完全閉合，并且因此形成襯底202內(nèi)的多個腔。在2D和2E之間，提供半導體結(jié)構(gòu)的該方法可以執(zhí)行典型地用于生產(chǎn)半導體裝置的許多方法步驟。典型地，在第一主表面203之上產(chǎn)生多個層230。在示例性方式中，已產(chǎn)生三個層，即絕緣體層、金屬層和例如半導體層。絕緣體層可以由例如氧化硅形成，而附加層230可以形成例如CMOS電路。發(fā)生在圖2D和2E中所描繪的階段之間的另一個動作是生產(chǎn)線后段(BEOL)工藝和從第二主表面204 (圖2D)薄化半導體襯底202以獲得新的第二主表面205 (圖2E)。薄化去除襯底材料達到多個溝的一部分存在的襯底內(nèi)的深度。因此這些溝212作為薄化工藝的結(jié)果而打開。最左側(cè)溝和最右側(cè)溝具有比其他溝更小的深度，并且因此在薄化工藝期間不打開。最左側(cè)溝和最右側(cè)溝作為閉合腔或“埋入”腔而保留。注意，最左側(cè)腔和最右側(cè)腔二者不必都存在。在最左側(cè)腔和最右側(cè)腔中的僅僅一個腔由該方法提供的情況下，本文中公開的教導也有效。在圖2F中，顯示了所得到的半導體結(jié)構(gòu)200。犧牲結(jié)構(gòu)210以及存在于薄化工藝期間通向新的第二主表面205的那些溝中的任何內(nèi)襯材料已被去除。犧牲結(jié)構(gòu)210的去除導致腔或槽220的形成。該腔或槽220可以被用于許多目的。例子是上述壓力傳感器中的壓力通道、例如用于測量機械力的小桿的插孔、功率電子器件或高電壓部件中所需的腔、等寸。最左側(cè)和最右側(cè)溝仍然以借助于側(cè)壁或薄片211與大的腔或槽220分離的腔的形式存在。在作為壓力傳感器的半導體結(jié)構(gòu)的示例性配置中，由最左側(cè)和最右側(cè)溝形成的腔提供壓力室。當主腔220中的壓力變化時，側(cè)壁211因此被偏轉(zhuǎn)。這導致最左側(cè)和最右側(cè)溝的寬度的變化。側(cè)壁212的偏轉(zhuǎn)或溝寬度的變化可以借助于例如提供在附加層230內(nèi)的合適的換能元件被測量。
內(nèi)襯材料216用作去除犧牲結(jié)構(gòu)210所借助的蝕刻工藝的屏障。因此，存在于第二溝和倒數(shù)第二溝中的內(nèi)襯材料相對于從第二主表面執(zhí)行的蝕刻工藝充當側(cè)壁211的保護。 因此，在圖2A之前在從第一主表面203執(zhí)行的DT蝕刻期間獲得的側(cè)壁的形狀可以基本被保留。因此可以以相對較高的精度產(chǎn)生側(cè)壁211。正 如在圖2F中可以看到的那樣，腔220的底部主要由覆蓋材料215組成。在腔的轉(zhuǎn)角中仍然存在用于選擇性地閉合以前的第二溝和以前的倒數(shù)第二溝的閉合材料217和內(nèi)襯材料216的殘余物。這例如可以被用作靠著襯底202的其他部分的腔220的底部的覆蓋材料215的電氣裝置。根據(jù)圖2A至2F的工藝解決了在圖2E和2F之間蝕刻硅也將蝕刻掉在大腔220的邊界處的薄片的問題，如果該薄片直接暴露于蝕刻劑的話。為此提供附加的犧牲薄片，該犧牲薄片保護將用作壓力敏感膜的薄片不受蝕刻劑影響。在理想的情況下，該工藝僅僅需要用于成形壓力傳感器元件的一個掩模層。它因此關(guān)于它的尺寸以它不能容易地被微?；蛞后w堵塞的方式提供用于設(shè)計背面體積接近的廉價選項。圖3A顯示半導體襯底202和它的第一主表面203的透視圖。圖3A大體上對應(yīng)于圖2A，區(qū)別在于為了清楚和說明的目的，在圖3A中僅僅示出七個溝，而不是十個溝。注意， 圖3A僅僅是示意表示，并且未按比例繪制。圖3B顯示對應(yīng)于圖2F的半導體襯底的透視圖。該透視圖顯示新的第二主表面 205和腔200。在大腔220的左側(cè)和右側(cè)的閉合腔被繪制成虛線。如上所解釋的那樣，閉合腔借助于側(cè)壁211與大腔220分離。在大腔220的底部，可以觀察到包括閉合材料217和內(nèi)襯材料216的條。如圖1中所示和所解釋的用于提供半導體結(jié)構(gòu)的方法以及半導體結(jié)構(gòu)100、200自身可以由在圖2A和2B的描述的上下文中解釋的方面中的一些并且也由以下方面中的一些來增強。多個溝112、212可以包括具有比多個溝的其他溝更小的尺寸的至少一個溝。該方法還可以包括在形成犧牲結(jié)構(gòu)110、210之后選擇性地閉合在第一主表面 103、203的具有更小尺寸的至少一個溝。選擇性閉合可以在覆蓋多個溝112、212的步驟之前，并且該方法還可以包括在選擇性地閉合具有更小尺寸的至少一個溝之前將內(nèi)襯材料216淀積在多個溝112、212內(nèi)； 執(zhí)行具有更小尺寸的至少一個溝的選擇性閉合；以及從其他溝去除內(nèi)襯材料216。在從第二主表面104的蝕刻期間，鄰近其中內(nèi)襯材料216已被去除的溝的犧牲結(jié)構(gòu)110、210可以被蝕刻掉，并且由其中內(nèi)襯材料被保留的溝界定的結(jié)構(gòu)可以被保留。該方法還可以包括與多個溝112、212的蝕刻同時地蝕刻鄰近犧牲結(jié)構(gòu)110、210 的區(qū)域的另一個溝。在蝕刻掉犧牲結(jié)構(gòu)110、210之后，所述另一個溝和至少一個腔120、220 可以形成在它們之間的壁211。參考圖14，該方法還可以包括將芯片分割溝1420蝕刻到襯底102、202中以限定在芯片分割溝1420和通過從第二主表面104、204蝕刻掉犧牲結(jié)構(gòu)110、210形成的腔120、 220、1400之間的薄片211 ；以及在芯片分割溝1420分割半導體結(jié)構(gòu)。還參考圖4A和4B，通過從第二主表面104、204蝕刻掉犧牲結(jié)構(gòu)形成的腔120、 220、412、442、1112、1400可以具有錐形橫截面。
該方法還可以包括形成圍繞鄰近多個溝112、212的區(qū)域的內(nèi)部結(jié)構(gòu)413、443的周圍溝413、443 ；以及利用覆蓋材料覆蓋周圍溝。在形成犧牲結(jié)構(gòu)之前，該方法還可以包括在襯底的第一主表面上產(chǎn)生電絕緣層； 以及將襯底材料的外層淀積在電絕緣層上。蝕刻多個溝可以從外層的表面進行并且至少可以延伸到電絕緣層。當聚焦于 傳感器結(jié)構(gòu)時，一種提供用于將機械量轉(zhuǎn)換為電量的傳感器結(jié)構(gòu)的方法可以包括
通過從傳感器結(jié)構(gòu)的第一主表面102、202蝕刻多個溝112、212來形成犧牲結(jié)構(gòu)110、
210 ；
利用覆蓋材料115、215覆蓋在第一主表面102、202的多個溝以限定傳感器結(jié)構(gòu)內(nèi)的
腔；
從與第一主表面102、202相對的第二主表面104、204去除傳感器結(jié)構(gòu)的一部分達到多個溝112、212 (中的至少一些)存在的深度；
從傳感器結(jié)構(gòu)的第二主表面104、204蝕刻掉犧牲結(jié)構(gòu)110、210 ；以及 在通過蝕刻掉犧牲結(jié)構(gòu)110、210形成的腔120、220、1400的壁211提供用于將機械量轉(zhuǎn)換為電量的換能元件。典型地，傳感器結(jié)構(gòu)是或包括某種半導體襯底。在腔的壁提供換能元件意味著，換能元件被布置成檢測并且可能量化由機械量導致的對壁的影響。因而，表述“在腔的壁”主要涉及換能元件和壁之間的功能關(guān)系，不必是空間關(guān)系。多個溝112、212的蝕刻可以包括以犧牲結(jié)構(gòu)110、210的布置結(jié)構(gòu)化傳感器結(jié)構(gòu)， 所述布置限定腔120、220、1400的尺寸。·多個溝112、212的覆蓋可以包括外延工藝和Venetia工藝中的至少一種。·該方法還可以包括在覆蓋多個溝112、212之后在第一主表面上產(chǎn)生半導體結(jié)構(gòu)。·多個溝可以包括具有比多個溝112、212的其他溝更小的尺寸的至少一個溝，并且該方法還可以包括在形成犧牲結(jié)構(gòu)110、210之后選擇性地閉合在第一主表面的具有更小尺寸的至少一個溝?！みx擇性閉合可以在覆蓋多個溝112、212的步驟之前，在覆蓋之前該方法還可以包括在選擇性地閉合具有更小尺寸的至少一個溝之前將內(nèi)襯材料216淀積在多個溝112、 212內(nèi)；從其他溝去除內(nèi)襯材料216 ；其中，在從第二主表面的蝕刻期間，鄰近其中內(nèi)襯材料 216已被去除的溝的犧牲結(jié)構(gòu)110、210可以被蝕刻掉，并且由其中內(nèi)襯材料216被保留的溝界定的結(jié)構(gòu)可以被保留(即未被蝕刻掉)?！ぴ摲椒ㄟ€可以包括蝕刻鄰近犧牲結(jié)構(gòu)的區(qū)域的另一個溝；其中在犧牲結(jié)構(gòu)的蝕刻之后可以在另一個溝和至少一個腔之間形成包括換能元件的壁211?？梢酝ㄟ^根據(jù)本文中公開的教導的一個或多個方面的方法獲得微機電傳感器結(jié)構(gòu)。所述微機電傳感器結(jié)構(gòu)可以適合于將機械量轉(zhuǎn)換為電量并且包括
具有主表面103,203的襯底102,202 ； 形成于襯底102,202中的第一腔120,220,1400 ；以及
接近第一腔形成于襯底中并且通過薄片211、1311、1411與第一腔分離的第二腔。
第一腔可以具有第一腔尺寸并且第二腔可以具有第二腔尺寸。第一腔尺寸和第二腔尺寸可以在平行于主表面的方向上延伸，并且第一腔尺寸和第二腔尺寸之間的比率可以等于或大于十。·為了給出對尺寸的數(shù) 量級的示例性理解，第一腔可以具有Iym至Imm之間的寬度，并且第二腔可以具有IOnm至SOOnm之間的寬度?！さ谝磺豢梢允菈毫θ肟?，并且第二腔可以是閉合壓力參考體積?！さ谝磺豢梢酝ㄏ蛞r底的主表面并且可以具有包括在從60度至110度的范圍內(nèi)的開度角(例如70度、80度、85度、90度、95度、100度、以及這些選定值之間的值)。·第二腔可以用內(nèi)襯材料216作襯里。對于半導體結(jié)構(gòu)，它可以包括半導體襯底和由底部和側(cè)壁界定的半導體襯底內(nèi)的腔。底部可以包括鄰近底部和側(cè)壁之間的過渡的部分。該部分可以包括不同于半導體襯底的襯底材料的膜材料。對于將存在的膜材料和襯底材料之間的差異，后者與底部的剩余部分可區(qū)分可能就夠了，即使相同的材料在化學意義上是類似的。例如，該部分可以具有不同于腔的底部的晶體結(jié)構(gòu)或晶體取向。底部和側(cè)壁之間的過渡可以是轉(zhuǎn)角。具有不同材料的該部分典型地是可以用來實現(xiàn)成品半導體結(jié)構(gòu)中的一些功能的多個溝312或212中的一個的殘余物，例如電氣裝置。本文獻也教導一種用于制造半導體結(jié)構(gòu)的方法，所述方法包括在半導體襯底的第一主表面產(chǎn)生電絕緣層；在電絕緣層上提供半導體材料；將第一開口蝕刻到所提供的半導體材料和半導體襯底中；以及將第二開口蝕刻到所提供的半導體材料和半導體襯底中以限定第一開口和第二開口之間的薄片。所述方法還可以包括制造用于感測薄片上的偏轉(zhuǎn)的感測元件。兩個蝕刻動作可以在工藝的單個步驟期間被執(zhí)行。半導體襯底可以以第一摻雜類型進行摻雜。電絕緣層的產(chǎn)生然后可以包括以第二摻雜類型摻雜半導體襯底的第一主表面。另一個選項是在半導體襯底的第一主表面注射例如氧原子并且執(zhí)行退火步驟以在半導體襯底的第一主表面產(chǎn)生氧化物層。補充半導體材料的提供可以通過外延工藝或 Venezia工藝實現(xiàn)。該方法的技術(shù)特征可以與在本文獻中公開的其他方法中的一個或多個相組合。對應(yīng)的半導體結(jié)構(gòu)包括包括基本襯底、淀積或補充(頂部)層、以及在基本襯底和淀積(或補充)層之間的電絕緣層的半導體襯底；淀積(或補充)層、電絕緣層和基本襯底內(nèi)的第一腔；以及淀積(或補充)層內(nèi)的第二腔，第二腔通向大氣并且限定第一腔和第二腔之間的第一薄片，第一薄片與電絕緣層交叉。該半導體也可以包括被配置成用于感測第一薄片上的偏轉(zhuǎn)的感測元件?；疽r底和淀積(或補充)層可以是第一摻雜類型并且電絕緣層可以是第二摻雜類型，第二摻雜類型在極性上與第一摻雜類型相反。正如在該方法的上下文中那樣，電絕緣層可以已經(jīng)借助于退火工藝獲得。剛剛描述的半導體結(jié)構(gòu)的技術(shù)特征可以與本文中公開的半導體結(jié)構(gòu)的其他實施例的特征相組合。圖4A和4B示出通過腔的橫截面，其中該截面基本平行于襯底102、202的主表面 103、104、203、204。參考圖4A，襯底202包括三個類似的腔或溝412。腔412呈圍繞內(nèi)部結(jié)構(gòu)413的周圍腔的形式。內(nèi)部結(jié)構(gòu)413可以在圖面之上和/或之下的地方被連接到襯底 202。在圖4A和4B中借助于它們的橫截面表示的內(nèi)部結(jié)構(gòu)413的側(cè)壁典型地不與腔412的側(cè)壁接觸，這可以在圖4A和4B中 看到。所以，內(nèi)部結(jié)構(gòu)413可以被視為在腔412內(nèi)基本獨立。為了本公開的目的，表述“獨立”可以包括內(nèi)部結(jié)構(gòu)413在它的兩個末端(典型地是頂端和底端)被連接到襯底202。表述“獨立”也包括內(nèi)部結(jié)構(gòu)413在單個末端被連接到襯底202，而與(頂部、底部或側(cè)的)內(nèi)部結(jié)構(gòu)413和襯底202之間的連接的空間關(guān)系無關(guān)。圖4B類似于圖4A，但是腔442更大。內(nèi)部結(jié)構(gòu)434也更大并且具有不同的配置。在圖4A和4B 二者中，內(nèi)部結(jié)構(gòu)413、443被配置成管，所述管具有增強部件以改進內(nèi)部結(jié)構(gòu)413、443的穩(wěn)定性。尤其當內(nèi)部結(jié)構(gòu)413、443在它的末端中的單個末端被連接到襯底202時，需要內(nèi)部結(jié)構(gòu)413、443的足夠穩(wěn)定性。作為具有增強部件或增強壁的管的配置能夠提供所需的穩(wěn)定性水平。內(nèi)部結(jié)構(gòu)413、443可以被用作例如電容器的電極中的一個。參考圖4A，三個所示腔的下腔412可以鄰近側(cè)壁或薄片411。薄片411可以根據(jù)腔412和薄片411的另一側(cè)上的體積之間的壓力差而偏轉(zhuǎn)。因此，薄片411和內(nèi)部結(jié)構(gòu)413之間的間隙改變它的寬度，從而導致由薄片411和內(nèi)部結(jié)構(gòu)413形成的電容器的電容的變化。當內(nèi)部結(jié)構(gòu)413相對較穩(wěn)定和/或剛性時，壓力差和薄片411的偏轉(zhuǎn)都不導致內(nèi)部結(jié)構(gòu)413以顯著的方式移動。當內(nèi)部結(jié)構(gòu)413、443被用作電容器的電極或類似物時，典型地需要提供內(nèi)部結(jié)構(gòu)413、443和某種評價電路之間的電連接裝置460 (示意性地表示為電連接所處的位置)。薄片411、441 典型地接近大腔220，或甚至半導體芯片的邊緣。襯底202在大腔或芯片邊緣的附近相對較脆弱；即，襯底可能在該區(qū)域中具有減小的剛性。所以，可能有利的是將電連接裝置460定位在離薄片411、441 一定距離處。尤其對于圖4B中所示的內(nèi)部結(jié)構(gòu)434，電連接裝置460 可以充分遠離薄片441被提供，因為內(nèi)部結(jié)構(gòu)443相對較大。例如，電連接裝置可以被提供在由圖4B中的圓指示的位置。圖5顯示類似于圖4B中所示的內(nèi)部結(jié)構(gòu)443的內(nèi)部結(jié)構(gòu)543的實施例的透視圖。 作為對上述用作相對剛性結(jié)構(gòu)的替代，圖5中所示的內(nèi)部結(jié)構(gòu)543也可以被配置成在內(nèi)部結(jié)構(gòu)543的側(cè)壁提供(一個或多個)偏轉(zhuǎn)部分。為了說明這一點，圖5顯示在1巴的壓力(或壓力差)作用下內(nèi)部結(jié)構(gòu)的各種部分偏轉(zhuǎn)的程度。圖5顯示有限元模型(FEM)仿真的結(jié)果。 由FEM仿真計算的最小偏轉(zhuǎn)是0. Inm (由圖中的寬陰影線指示)，最大偏轉(zhuǎn)是4. 6nm (由交叉陰影線指示)。偏轉(zhuǎn)的中間水平通常以交替方式由無陰影區(qū)域或不同的窄陰影區(qū)域指示。 在這些區(qū)域中取決于它們到(一個或多個)最小偏轉(zhuǎn)區(qū)域和(一個或多個)最大偏轉(zhuǎn)區(qū)域的距離而可以觀察到偏轉(zhuǎn)值。圖4A、4B和5中所示的內(nèi)部結(jié)構(gòu)被配置成使得它們經(jīng)由足夠的剛性提供足夠的加工能力。在稍后時間的操作期間足夠大的偏轉(zhuǎn)發(fā)生在薄片的長部分處， 這可以在以交叉陰影線示出的部分處看到，其中4. 6nm的偏轉(zhuǎn)已被FEM仿真預(yù)測。足夠大的偏轉(zhuǎn)保證期望的敏感度水平。注意，內(nèi)部結(jié)構(gòu)543不必在它的上端開口，如它在圖5中所示。同樣可能的是，內(nèi)部結(jié)構(gòu)543在它的上端閉合，使得形成四個閉合腔(或任何其他數(shù)量的閉合腔)。閉合腔然后可以承擔壓力參考體積的作用，同時待測量的壓力從圍繞內(nèi)部結(jié)構(gòu) 543的周圍溝被施加。也有可能的是，周圍溝表示參考體積并且因此由覆蓋材料閉合。待測量的壓力被施加于充當壓力通道的四個或更多腔。圖6A至6D顯示電絕緣層可以被提供在半導體襯底602中所借助的工藝的四個階段。襯底602典型地是具有第一極性(例如η或ρ)的基本摻雜的半導體材料。在第一步驟中，襯底602在表面以相反的極性被摻雜以產(chǎn)生相反摻雜層632。隨后，外延被執(zhí)行以在相反摻雜層632之上建立層634。圖6D顯示多個溝612怎樣被蝕刻到層634、相反摻雜層632 和(初始)襯底602中。在相反摻雜層632將形成兩個pn結(jié)，當電壓例如施加于襯底602的上和下主表面之間時其中的一個典型地處于反向模式下。由于兩個pn結(jié)中的一個正處于反向模式下，因此相反摻雜層632充當絕緣體。另一方面，襯底602在一個實施例中包括均質(zhì)材料。相反摻雜層632可以與襯底602的剩余部分相比具有不同的電性質(zhì)，但是它的化學性質(zhì)基本相同。所以，多個溝612可以以基本相同的方式例如借助于DT蝕刻工藝被蝕刻通過所有三個層634、632和602。圖6A至6D中所示的工藝可以在圖1、2A和2B中所示的方法之前被執(zhí)行。圖6A至 6D中所示的工藝也可以與圖4A、4B和5中所示的周圍腔和內(nèi)部結(jié)構(gòu)的布置相組合。參考圖 6D ，可以看到薄壁包括借助于相反摻雜層632與襯底602的下部分電絕緣的部分。尤其當溝被形成為周圍溝時，如圖4A中所示，內(nèi)部結(jié)構(gòu)專門地通過相反摻雜層632與襯底602的下部分完全電絕緣。因此，不需要采取附加的措施以便實現(xiàn)內(nèi)部結(jié)構(gòu)413的電絕緣(圖4A)。具有形成于半導體襯底中的垂直配置的壓力傳感器(如圖8中所描繪并且如下所解釋)已由發(fā)明人在過去開發(fā)。對于這些壓力傳感器中的一些，其對在具有極限縱橫比的溝中施加摻雜提出挑戰(zhàn)，該摻雜提供壓力敏感薄片的電絕緣。此外，相反極性的橫向摻雜需要被提供在溝的端部。如果可能的話，用于該目的的工序應(yīng)當是無掩模的和魯棒的。直到現(xiàn)在，在雇傭發(fā)明人的公司內(nèi)已提出借助于砷玻璃涂層實現(xiàn)薄片摻雜，并且隨后借助于兩個成角度的硼注入(implantation)在底部和側(cè)面提供薄片的電絕緣。用于電絕緣壓力敏感結(jié)構(gòu)的當前使用的工序在圖7A至7F中被示出并且包括以下步驟
淀積用于溝蝕刻的硬掩模堆(圖7A)
溝蝕刻和硬掩模堆去除(氮化物層保留在表面并且在受影響的位置阻擋未來的砷玻璃涂層和硼注入)(圖7B)
砷玻璃涂層和砷的驅(qū)入(圖7C) 硼注入和硼的活化(圖7D)
淀積氮氧化物(底部薄墊氧化物)，氮氧化物的槽(同時去除表面氮化物)(圖7E) 金屬化(圖7F)。在圖7D中相對于圖面成45度角的硼注入和旋轉(zhuǎn)180度的第二硼注入被射出，以便同時保證用于底部(在由“P+”指示的高度的層)和在溝端部的相反極性的摻雜。注入設(shè)備內(nèi)的典型調(diào)節(jié)精度是大約1度。取決于溝的縱橫比，需要更高的精度，使得例如執(zhí)行幾次注入以便獲得成功。這可以導致注入劑量的相對較大的變化。即使執(zhí)行多次注入，實現(xiàn)相反極性的足夠高的摻雜以便隔離薄片也有挑戰(zhàn)性。根據(jù)本文中公開的教導，結(jié)構(gòu)修改和集成方案的修改或用于電絕緣結(jié)構(gòu)的新?lián)诫s順序的組合被提出。首先，壓力敏感結(jié)構(gòu)以在薄片端部的絕緣可以被省略的方式被適配，其結(jié)果可以例如在圖4A、4B和5中看到。不再需要用于摻雜薄片端部的成角度注入。在溝的底部摻雜(一個或多個)內(nèi)部結(jié)構(gòu)以用于將壓力薄片完全與襯底絕緣就夠了。這引入新的集成選項。簡單變型是以即使在溝的蝕刻之前也可以制造晶片上的相反極性的摻雜的方式進行襯底的外延。在圖6A至6D中草繪了該序列。注入劑量可以相對精確地被控制，并且可以利用幾次注入或者甚至單次注入實現(xiàn)足夠高的摻雜。
本文中公開的技術(shù)可以與絕緣體上硅(SOI)技術(shù)組合或由其實現(xiàn)。該技術(shù)是指在半導體制造(尤其是微電子)中使用層狀硅-絕緣體-硅襯底代替常規(guī)的硅襯底以減小寄生裝置電容并且由此改進性能。絕緣體典型地是二氧化硅或有時是藍寶石。代替例如在圖6B 之前執(zhí)行的摻雜，SOI結(jié)構(gòu)的絕緣體層可以由在SOI技術(shù)的領(lǐng)域中已知的工藝施加或產(chǎn)生。到溝的底 部中的非成角度注入也是可想到的。這典型地導致與成角度注入相比更簡單的工藝。取決于結(jié)構(gòu)的深度，具有高溫退火步驟的超高能量注入也是可能的，所述退火步驟充分地分散摻雜元素并且活化它們(例如3MeV磷光體并且在120攝氏度下240分鐘)。 后一種組合將比如上面提出的具有外延步驟的序列略微廉價。圖8示出通過用作壓力傳感器的半導體結(jié)構(gòu)的橫截面。腔706是壓力通道，并且腔707是用作壓力測量的參考的壓力室。薄片711被提供在壓力通道706和壓力室707之間。封閉壓力室707的兩個薄片711能夠在壓力通道706和壓力室707之間的壓力差的影響下偏轉(zhuǎn)。左薄片形成電容器的第一電極，右薄片711形成電容器的第二電極，并且壓力室 707形成電容器的間隙。為了使得導電，充當電容器電極的兩個薄片711的每一個至少在薄片的表面是n+摻雜的。這兩個電極被電連接到提供在一個或多個層730中的評價電路。 圖8中所示的結(jié)構(gòu)也具有壓力通道706所通向的第二主表面704。在圖8中電容器的間隙的寬度由字母s指示，而薄片711的寬度由字母w指示。為了在它們的下端相對于彼此電絕緣薄片711，提供ρ+摻雜部分，該部分以類似于關(guān)于圖6A至6D所述的方式充當絕緣層。壓力傳感器的構(gòu)造(獨立的或集成到ASIC中)在當前可用的型號當中典型地很類似腔由薄片單側(cè)或多側(cè)限制。薄片暴露于外部介質(zhì)，使得它在外部壓力變化下偏轉(zhuǎn)。該機械信息然后借助于壓阻電容器或其他合適的方法和另外的過程被轉(zhuǎn)換為電信號。在電容信息換能的情況下，薄片形成電容器，其中腔的側(cè)壁與薄片相對。為了實現(xiàn)該布置的高敏感度，薄片需要被薄化并且腔需要為窄的。以這種方式，實現(xiàn)相對于初始距離的電極距離的大變化。同時，該布置的測量范圍由此被限制，因為一旦兩個電極彼此相接觸，壓力的進一步增加就不再導致電容信號的變化。該問題可以被提供一系列不同尺寸(相對于薄片厚度和/或腔寬度)的基于電容的壓力傳感器的制造商避開。用戶于是可以為預(yù)期應(yīng)用選擇合適的傳感器。有可能在很大范圍上的壓力的變化需要通過使用每個針對子范圍進行優(yōu)化的幾個傳感器進行檢測?？商鎿Q地，單個傳感器可以覆蓋整個范圍，但是由于更厚薄片和/或更寬腔的使用而以更小的敏感度為代價?？梢酝ㄟ^相對于相對腔側(cè)壁成錐形關(guān)系而不是以平行關(guān)系布置薄片來解決有限測量范圍的問題?？商鎿Q地，薄片可以自身以錐形的形式被成形。作為另一個替代，可以使用這些變型的組合。錐形腔、薄片、或二者的提供導致這樣一種布置，其中可以在第一子范圍中觀察到壓力信號的高敏感換能，而在其他子范圍中仍然有薄片和相對壁之間的足夠距離，以便能夠檢測顯著更大的壓力值。換句話說，錐形腔、間隙、和/或薄片可以賦予傳感器漸進敏感度(測得值小一敏感度高，并且反之亦然)。使用深溝蝕刻工藝，腔(或蝕刻溝)和薄片(硅臺面)的尺寸和形狀可以借助于光刻和工藝參數(shù)被限定。例如，用于具有楔形側(cè)向橫截面的薄片的蝕刻溝可以借助于光刻獲得。 通過控制蝕刻工藝，可以產(chǎn)生在垂直方向上的楔形橫截面。此外，蝕刻深度隨著溝開口的寬度和工藝參數(shù)而變化。改變蝕刻期間的工藝參數(shù)允許或多或少的顯著影響，使得在成形腔和/或薄片中的另 一自由度可用。根據(jù)本文中公開的教導，壓力傳感器的腔和/或薄片被布置成使得限定電容器的板的表面彼此不平行，而是顯示出錐形或楔形幾何形狀。表述“錐形”是指腔或薄片具有變化的厚度或?qū)挾?。厚度或?qū)挾鹊淖兓幌抻诰€性變化，而是也可以呈現(xiàn)其他形式的變化，例如曲線形或階梯形。圖9顯示第一變型，其中光刻掩模限定腔的梯形橫截面。圖9是近似在圖8中由 VIII-VIII指示的位置的通過襯底的橫截面。圖10顯示另一個變型，其中光刻掩模限定用于薄片的梯形橫截面。圖9和10中的箭頭指示腔中的哪些通向第二主表面704的背面(參考圖8)。許多另外的實施是可能的。例如未在圖中描繪在腔上變化的蝕刻深度，這可以通過組合來自圖9的光刻和受到溝寬度強烈影響的蝕刻工藝而獲得(淺區(qū)域用于窄溝寬度， 深蝕刻用于更大的溝寬度)。此外，不必線性地增加寬度。圖11示出通過具有第一腔和第二腔的襯底的示意性橫截面。第一腔具有寬度S1 并且第二腔具有寬度s2。正如在圖11中可以看到的那樣，第一腔的寬度S1大于第二腔的寬度S2的10倍。然而，使第一腔與第二腔分離的薄片1011相對較薄并且精確地被確定尺寸，這對于傳感器結(jié)構(gòu)是重要的，以便獲得期望的測量范圍和敏感度。圖12和13分別示出半導體結(jié)構(gòu)的示意性頂視圖和相同結(jié)構(gòu)的橫截面的示意性透視圖。除了其他以外，圖13示出當內(nèi)部結(jié)構(gòu)與周圍襯底電隔離時如何可以提供至內(nèi)部結(jié)構(gòu)的電連接。大腔220鄰近具有錐形橫截面的另一腔442。大腔220例如已由在圖2A和2B 的上下文中示出和解釋的方法獲得。正如在圖13中可以看到的那樣，在圖的右部中所示的五個溝被用來獲得大腔220并且然后利用閉合材料217進行閉合。圖12和13顯示以前的這五個溝中的閉合殘余。多個溝中的第一和第三溝(當從左數(shù)時)被用來限定另一腔442。 除了腔442具有錐形橫截面這一事實以外，它類似于圖4A和4B中的腔442。薄片411使大腔220與腔442分離。例如由于結(jié)合圖9和10所解釋的原因，薄片411也具有錐形橫截面。在圖12和13所示的實施例中，腔442是周圍溝。當如圖12中的頂視圖從上面觀察時內(nèi)部結(jié)構(gòu)443基本具有平管配置(注意內(nèi)部結(jié)構(gòu)443的前部未在圖12中被顯示)。內(nèi)部結(jié)構(gòu)443和襯底之間的直接連接僅僅設(shè)在內(nèi)部結(jié)構(gòu)443的下端。在上端，內(nèi)部結(jié)構(gòu)443與閉合材料217接觸，僅僅被提供在內(nèi)部結(jié)構(gòu)443的頂端的電連接126 (未在圖12中顯示的電連接)除外。閉合材料217的作用就像內(nèi)部結(jié)構(gòu)443和襯底之間的電絕緣體一樣。為了使在它的下端的內(nèi)部結(jié)構(gòu)443與襯底完全電絕緣，絕緣層632可以接近內(nèi)部結(jié)構(gòu)443和襯底之間的過渡而被提供在內(nèi)部結(jié)構(gòu)443的下端。對于關(guān)于絕緣層632和它的產(chǎn)生的細節(jié)， 參考圖6A至7F和對應(yīng)的描述。圖14示出半導體結(jié)構(gòu)1400如何可以被布置在晶片1401上。在示意性方式中，半導體結(jié)構(gòu)1400包括可以是閉合腔或開口腔的腔1412。腔1412接近芯片分割溝1420定位， 使得僅僅薄片1411使腔1412與芯片分割溝1420分離。臨近制造工藝的結(jié)束，半導體結(jié)構(gòu) 1400將在芯片分割溝1420被分割，如虛線矩形所示。結(jié)果，腔1412將接近半導體結(jié)構(gòu)1400 的邊緣，例如接近芯片邊緣。因此，圍繞半導體結(jié)構(gòu)1400的空間起到例如壓力通道的作用。 在壓力傳感器的情況下不需要起到壓力通道的作用的額外腔。半導體結(jié)構(gòu)1400可以被安裝成使得接近腔1412的芯片邊緣暴露于將測量其壓力的介質(zhì)。腔1412用作參考體積。腔 1412可以通向半導體結(jié)構(gòu)1400的另一側(cè)或表面，使得可以測量差壓。實施例提供低成本并且與邏輯裝置一起集成在單個芯片上的傳感器。使用CMOS 制造工藝整合傳感器的實施例。傳感器腔和感測元件可以被限定用于期望的敏感度和工作范圍。
盡管已在本文中示出和描述了具體實施例，但是本領(lǐng)域普通技術(shù)人員將會認識至IJ，可以用各種各樣的替代和/或等效實施來代替所示和所述的具體實施例而不脫離本發(fā)明的范圍。本申請意圖涵蓋本文中所討論的那些具體實施例的任何適配或變化。
權(quán)利要求
1.一種提供半導體結(jié)構(gòu)的方法，包括通過從襯底的第一主表面蝕刻多個溝而形成犧牲結(jié)構(gòu)； 利用覆蓋材料覆蓋在所述第一主表面的所述多個溝以限定所述襯底內(nèi)的腔； 從與所述第一主表面相對的第二主表面去除所述襯底的一部分達到所述多個溝存在的深度；以及從所述襯底的所述第二主表面蝕刻掉所述犧牲結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的方法，其中，蝕刻所述多個溝包括以犧牲結(jié)構(gòu)的布置來結(jié)構(gòu)化所述襯底，所述布置限定通過從所述第二主表面蝕刻掉所述犧牲結(jié)構(gòu)而形成的腔的尺寸。
3.根據(jù)權(quán)利要求1所述的方法，其中，覆蓋所述多個溝包括使用外延工藝和Venetia 工藝中的至少一種在與所述多個溝相關(guān)聯(lián)的所述第一主表面的至少一部分上形成層。
4.根據(jù)權(quán)利要求1所述的方法，還包括在覆蓋所述多個溝之后在所述第一主表面上產(chǎn)生半導體結(jié)構(gòu)。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述多個溝包括具有比所述多個溝中的其他溝更小的尺寸的至少一個溝，所述方法還包括在形成所述犧牲結(jié)構(gòu)之后選擇性地閉合在所述第一主表面的具有更小的尺寸的所述至少一個溝。
6.根據(jù)權(quán)利要求5所述的方法，其中，所述選擇性閉合在覆蓋所述多個溝之前，所述方法還包括在選擇性地閉合具有更小的尺寸的所述至少一個溝之前，在所述多個溝內(nèi)淀積內(nèi)襯材料；執(zhí)行具有更小的尺寸的所述至少一個溝的選擇性閉合； 從不具有更小的尺寸的所述其他溝去除所述內(nèi)襯材料；其中，在從所述第二主表面蝕刻期間，鄰近其中所述內(nèi)襯材料已被去除的溝的犧牲結(jié)構(gòu)被蝕刻掉，并且由其中所述內(nèi)襯材料被保留的溝界定的結(jié)構(gòu)未被蝕刻掉。
7.根據(jù)權(quán)利要求1所述的方法，其中，通過從所述第二主表面蝕刻掉所述犧牲結(jié)構(gòu)而形成的腔具有錐形橫截面。
8.根據(jù)權(quán)利要求1所述的方法，還包括形成圍繞鄰近所述多個溝的區(qū)域的內(nèi)部結(jié)構(gòu)的周圍溝；以及覆蓋所述周圍溝。
9.根據(jù)權(quán)利要求1所述的方法，還包括在形成所述犧牲結(jié)構(gòu)之前 在所述襯底的主表面上產(chǎn)生電絕緣層；以及在所述電絕緣層上淀積襯底材料的外層，結(jié)果所述外層的暴露表面是所述第一主表面；其中，所述多個溝的蝕刻從所述外層的所述暴露表面進行，并且至少延伸到所述電絕緣層。
10.根據(jù)權(quán)利要求1所述的方法，其中，所述方法提供用于將機械量轉(zhuǎn)換為電量的傳感器結(jié)構(gòu)，所述方法還包括在通過蝕刻掉所述犧牲結(jié)構(gòu)而形成的腔的壁，提供用于將所述機械量轉(zhuǎn)換為所述電量的換能元件。
11.根據(jù)權(quán)利要求1所述的方法，還包括 蝕刻鄰近所述犧牲結(jié)構(gòu)的另一個溝；其中，在所述另一個溝和通過蝕刻所述犧牲結(jié)構(gòu)而限定的至少一個腔之間形成壁。
12.一種用于將機械量轉(zhuǎn)換為電量的微機電傳感器結(jié)構(gòu)，包括 具有主表面的襯底；形成于所述襯底中的第一腔；以及接近所述第一腔形成于所述襯底中并且通過薄片與所述第一腔分離的第二腔； 其中，所述第一腔具有第一腔尺寸并且所述第二腔具有第二腔尺寸，所述第一腔尺寸和所述第二腔尺寸在平行于所述主表面的方向上延伸，其中，所述第一腔尺寸和所述第二腔尺寸之間的比率等于或大于5。
13.根據(jù)權(quán)利要求12所述的微機電傳感器結(jié)構(gòu)，其中，所述第一腔尺寸和所述第二腔尺寸之間的所述比率等于或大于10。
14.根據(jù)權(quán)利要求12所述的微機電傳感器結(jié)構(gòu)，其中，所述第一腔具有1μ m至Imm之間的寬度并且所述第二腔具有IOnm至SOOnm之間的寬度。
15.根據(jù)權(quán)利要求12所述的微機電傳感器結(jié)構(gòu)，其中，所述第一腔是壓力入口并且所述第二腔是閉合壓力參考體積。
16.根據(jù)權(quán)利要求12所述的微機電傳感器結(jié)構(gòu)，其中，所述第一腔通向所述襯底的所述主表面并且具有包括在從40度至140度的范圍內(nèi)的開度角。
17.根據(jù)權(quán)利要求12所述的微機電傳感器結(jié)構(gòu)，其中，所述第二腔用內(nèi)襯材料作襯里。
18.一種半導體結(jié)構(gòu)，包括 半導體襯底；以及在所述半導體襯底內(nèi)并且由底部和側(cè)壁界定的腔，其中，所述底部包括鄰近所述底部和所述側(cè)壁之間的過渡的部分，所述部分包括不同于所述半導體襯底的襯底材料的填充材料。
19.根據(jù)權(quán)利要求18所述的半導體結(jié)構(gòu)，其中，所述填充材料是絕緣體材料、內(nèi)襯材料、氧化硅和氮化硅中的至少一種。
20.根據(jù)權(quán)利要求18所述的半導體結(jié)構(gòu)，其中，所述部分包括內(nèi)襯材料的層和主填充材料的層，這些層在基本垂直于所述腔的所述底部的方向上延伸。
全文摘要
本發(fā)明公開了通過形成犧牲結(jié)構(gòu)而提供半導體結(jié)構(gòu)的方法。一種用于提供半導體結(jié)構(gòu)的方法包括通過從襯底的第一主表面蝕刻多個溝而形成犧牲結(jié)構(gòu)。所述方法還包括利用覆蓋材料覆蓋在所述第一主表面的所述多個溝以限定所述襯底內(nèi)的腔；從與所述第一主表面相對的第二主表面去除所述襯底的一部分達到所述多個溝存在的深度；以及從所述襯底的所述第二主表面蝕刻掉所述犧牲結(jié)構(gòu)。
文檔編號B81C1/00GK102442634SQ20111029546
公開日2012年5月9日 申請日期2011年9月30日 優(yōu)先權(quán)日2010年10月5日
發(fā)明者賓得 B., 菲斯特 B., 米勒 M., 科爾布 S., 考奇 T. 申請人:英飛凌科技股份有限公司