專利名稱：納米線電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包括納米線晶體管和可選的納米線電阻器和電容器的電路
結(jié)構(gòu)。特別是，本發(fā)明涉及具有圍柵(wrapgate)，即稱為WIGFET的納米線晶 體管。
背景技術(shù)：
對特定的半導(dǎo)體技術(shù)而言，功耗和速度有著固有的聯(lián)系。接觸電阻和輸運 性質(zhì)與半導(dǎo)體的帶隙有關(guān)，其影響電流水平和驅(qū)動電壓。為減少功耗并增加某 些關(guān)鍵電路的性能，如無線通信，吸引劍門的是制作不同于Si的材料的那些電 路。
半導(dǎo)體納米線晶體管被認(rèn)為是后CMOS電子時代中的選擇之一。特別是， 垂直納米線結(jié)構(gòu)使有效控制線內(nèi)部的靜電勢的圍柵得以形成，其增強(qiáng)了互導(dǎo)并 降低了亞閾傲斜率。納米線的生長在異質(zhì)結(jié)構(gòu)設(shè)計中提供了新的可能性，因為 徑向應(yīng)變松弛允許制作大范圍的新組合物。例如，InP能夠無缺陷的生長在InAs 上，如和本發(fā)明是同一個申請人的US7335908或US2004/0075464中所述的。 也可使用與線晶格不匹配的基板，其甚至提供了更大的設(shè)計靈活性，并打開一 條在Si上集淑II-V族半導(dǎo)體的路徑。
半導(dǎo)體納米線在這個上下文中被定義為具有小于200nm的直徑和數(shù),的 長度的桿狀結(jié)構(gòu)。半導(dǎo)體納米線的生長可以由多種方法完成，例如由 US2004/0075464A1所述的、使用金屬微粒輔助各向異性生長的氣相外延法 (VPE)。
在FET的納米線幾何結(jié)構(gòu)中，柵極圍繞窄納米線，提供良好的柵極耦合， 并且如WO2006/05020所述異質(zhì)結(jié)構(gòu)可以置于電流通道中，迫使源-漏電流經(jīng)過 異質(zhì)結(jié)構(gòu)的界面。這劍共了艦器件性能的可能性。
圖1示出了現(xiàn)有技術(shù)中InAs納米線圍柵晶體管的數(shù)據(jù)。在具有類似這個的 單個納米線的晶體管內(nèi)的驅(qū)動電流水平一般被限制到低于1(X)^A，這對大多數(shù) 模擬和混合模式電路應(yīng)用來說過低。對數(shù)字應(yīng)用來說該電流水平也是臨界的。
4這個問題可以通過成行或矩陣放置納米線并對所有納米線同時尋址來消除。圖
案化的M被用作WI觸點之一，在其上面，納米線M:受控成核生長，而另
一個淑漏觸點形成在線的頂部。柵極層金屬化形成在基板和頂接觸之間的互連層中。
晶體管對(在CMOS中的NMOS和PMOS，以及在直接耦合場邏輯DCFL 的不同變形的增強(qiáng)模式FET和耗盡模式FET)是數(shù)字、模擬和混合模:r飯用的 基本構(gòu)件。利用納米線電路結(jié)構(gòu)，具有互補(bǔ)功能的晶體管放置于垂直堆積結(jié)構(gòu) 中，與作為輸出節(jié)點的線的中心區(qū)域具有歐姆接觸。在許多應(yīng)用中，例如環(huán)形 振蕩器，這個輸出節(jié)點應(yīng)當(dāng)連接至F 級的兩個柵極，這需要僅僅針對柵極的 三層互連金屬化圖。Mi*—步需要不同互連層之間的連接。
除晶體管之外， 元件，比如電阻器和電容器，必須加入從而允許設(shè)計 更寬范圍的電路，包括取樣保持電路和比較器。這增加了電路的互連的復(fù)雜性。 電阻器、電容器和晶休管的集成實現(xiàn)了包括取樣保持電路和比較器的電路的廣

發(fā)明內(nèi)容
顯然，關(guān)于能夠提供帝隨在納職電路結(jié)構(gòu)中的基本電路，現(xiàn)有技術(shù)具有 缺點。
本發(fā)明的目的是克服現(xiàn)有技術(shù)的缺點。^M過在獨立權(quán)利要求中限定的納 米線電路來實現(xiàn)。
依照本發(fā)明的納米線電路至少包括第一垂直納米線晶體管，該晶體管包括 從基板上突出的第一納米線。該納米線具有配置成環(huán)繞其長度的一部分的第一 圍柵電極。只使用了兩層互連，其中一個是位于基板上的第一互連層，提供連 接至第一納米線的一端的電極。而且，在該兩個互連層的一個中提供有第一納 微的第一圍柵電極。
該納米線電路可以包括第二納米線晶體管，該晶體管包括具有第二圍柵電 極的第二納米線，該第二圍柵電極配置為環(huán)繞該納米線的長度的一部分，其中 第一和第二納米線具有相同的電荷載流子類型。通過具有不同的閾值電壓，互 補(bǔ)增強(qiáng)模式和耗^i式WIGFET可以被組合。
在一個實施例中，本發(fā)明的納米線電路包括電阻器，其是非,納米線。
在另夕卜一個實施例中，本發(fā)明的納米線電路包括納^^戔結(jié)構(gòu)的電容器，其中納米線的尺寸和數(shù)量用于設(shè)定電容值。
本發(fā)明可形成僅利用兩互連層的簡單結(jié)構(gòu)的納米線電路，其中在該兩個互 連層的一個中提供有圍柵電極，這簡化了制造，改進(jìn)了可靠性，并改善了基本 電路的性能。寄生電容也能夠被減小。
本發(fā)明的另一個優(yōu)點是，基于具有僅兩層互連的、包括圍柵晶體管和可選 的納米線電阻器和/或納米線電容器的納米線電路結(jié)構(gòu)，提供了包括反相器、環(huán) 形振蕩器、取樣保持電路和比較器的基本電路。這些是模擬到數(shù)字轉(zhuǎn)換器的結(jié) 構(gòu)的關(guān)鍵分支電路，但是還發(fā)現(xiàn)在其它應(yīng)用中的更廣闊的使用。依照本發(fā)明的 基本電路的好處是，例如，增加了振蕩器的時鐘頻率，禾贈加了取樣保持電路 的力，率。


本發(fā)明的雌實施例現(xiàn)在將參照附圖描述，其中
圖1是現(xiàn)有技術(shù)納米線圍柵晶體管WIGFET的測得的IV特性圖， 圖2a和b是依照本發(fā)明的反相器的示意圖，
圖3是依照本發(fā)明的利用互補(bǔ)納米線晶體管的環(huán)形振蕩器的示意圖， 圖4是依照本發(fā)明的利用增強(qiáng)模式和耗i^i式納米線晶體管的環(huán)形振蕩器 的示意圖，
圖5是依照本發(fā)明的取樣保持電路的示意圖，以及 圖6是依照本發(fā)明的比較器的示意圖。
具體實施例方式
本發(fā)明基于從對反上突出的納米線，其通常被稱為垂直納米線。垂直納米 線用作納雜電路中的構(gòu)件，以形成例如納米線圍柵晶體管WIGFET。
本發(fā)明的納米線可以包J舌選自Si、 Ge、 SiGe、 III-V族(例如AlAs、 GaAs、 InP、 GaP、 InAs、 InSb或其合金)、或^M化物(例如GaN、 InN、 A1N或其合 金)的組中的材料。然而，本領(lǐng)域技術(shù)人員了解還有更多的可能材料的例子。 納米線可以進(jìn)一步包括沿其長度分布和MMI寸狀排列的異質(zhì)結(jié)構(gòu)。
依照本發(fā)明的納米線晶體管基于矩陣式的垂直納米線(典型的是1-500)， 其中金屬電極被包裹在納米線周圍，從而形成柵電極。這樣的納米線晶體管的 布局和加工先前在文獻(xiàn)(Bryllert等人的IEEE Electron Device Lett.vol.27， no.5 ， p.323， 2006)和國際專利申請(Wemereson等人的WO2006135336)中已經(jīng)描艦。
該電路結(jié)構(gòu)會嫩被簡化，由于除有源元件(晶體管)之外的納雜可以用 于形成無源元件，如電阻器和電容器。
依照本發(fā)明的納米線電阻器使用與該納米線晶體管相同的幾何結(jié)構(gòu)，但是 區(qū)別在于缺少至納米線的柵極。電阻可以由該納米線的幾何結(jié)構(gòu)、電導(dǎo)率及其 長度設(shè)定。也可以調(diào)節(jié)線的數(shù)量以設(shè)計該電阻。該納米線電阻器因此由具有
5-200nm直徑的、平行放置以形成電阻器的垂直納米線(典型的是1-500)構(gòu)成。 也可以禾,納米線的串聯(lián)連接增加該元件的電阻。納米線晶體管本身在替換實 施方式中也可以用作電阻器。該納米線方法的一個好處是，這個結(jié)構(gòu)中的電阻 器基本上是無柵極的晶體管，并且該電阻器可以以與晶體管相同的方式制造。
依照本發(fā)明的納米線電容器由對以于晶體管幾何結(jié)構(gòu)的垂直幾何結(jié)構(gòu)的許 多納米線(典型的是1-500)構(gòu)成。形皿繞金屬，并且該金屬用作一個電容器 電極，且該納米線用作另一個電容器電極。基本上該納米線電容器當(dāng)作具有延 長的柵極長度的納米線晶體管制造。納米線可以從S^反側(cè)或從頂側(cè)或從兩側(cè)被 接觸。在替換實施方式中，該金屬覆蓋納米線的頂部，且該納米線僅僅從一側(cè) 被接觸。該電容器的電容由該電容器中的線的數(shù)量、納米線的直徑、巻繞柵極 的長度(10-3000nm)和介電層的厚度及介電常數(shù)設(shè)定。該介電層可以是例如 A103、 HfD2、 Ti02、 SiNx、 Si02或其組合的任何高k材料。
依照本發(fā)明的納米線電路包括上述納米線元件的選擇。依照本發(fā)明，晶體 管幾何結(jié)構(gòu)是這樣的，柵電極與源電極或漏電極形成在相同的互連層上，且任 何分支電路都可以利用僅僅兩層互連形成。術(shù)語"互連"在本申請中解釋為電路 中的電連接，例如連接至U納微的端子、兩個納職之間的連接、輸入端等等。
"互連層"^:包括分布在橫向?qū)由系亩鄠€電連接。
本發(fā)明將進(jìn)一步以不同電路的例子圖示，代表本發(fā)明的不同實施例。電路 視為非限制例。本發(fā)明概念也能夠用在其它電路中，這是本領(lǐng)域技術(shù)人員在給 出當(dāng)前描述下能夠設(shè)計出的。在所有這些實施例中，使用兩層互連，且在該兩
層互連的一個中提供柵tM^各(gateaccess)。
參照圖2a和b，依照本發(fā)明的納米線電路至少包括第一納米線晶體管8， 該晶體管包括從基板4突出的第一納米線5。該第一納米線5具有圍繞其長度的 一部分配置的第一圍柵電極23。兩個互連層1、 2用于實現(xiàn)納米線晶體管8的源極接觸和漏極接觸和圍柵電極23。該互連層的一個是位于^^及4上的第一互連 層1，該互連層提供連接至該第一納米線8的底端的電極16。該第一納米線8 的該第一圍柵電極23衞共在兩個互連層1、 2的一個中。
圖2a和b進(jìn)一步示意性的圖示出了形成反相器電路的本發(fā)明的一個實施 例。該反相器包括從基板4上突出的并排的第一和第二納米線5、 6。輸入電極 16和輸出電極15形成在位于基板4上的第一互連層1中。第一和第二納米線5、 6置于輸出電極15上。單個電極19、 20形成在每個納米線5、 6的頂部。第一 和第二納米線5、 6具有分別沿其長度的一部分配置的第一和第二圍柵電極23、 54。第一圍柵電極23連接至輸入電極16，且第二圍柵電極24連接至輸出電極 15。兩個圍柵電極23、 24都JIJ共在第一互連層1內(nèi)，但不限于此。第一和第二 納米線5、 6的配置分別形成了互補(bǔ)增強(qiáng)模式和f^^莫式WIGFET8、 9。依照本 發(fā)明，納米線5、 6具有相同的電荷載流子類型，例如，納^i戔5、 6都是n型 或p型，雖然具有不同的閾值電平。因此該納米線晶體管能夠視為單極晶體管。 但是，該納米線晶體管能夠形成為不具有招可如MOSFET中的pnp區(qū)域或npn 區(qū)域。
在本發(fā)明的一個實施例中，位于基板上的第一互連層1的電極15、 16連接 至巻繞結(jié)構(gòu)的納米線5、 6。
圖3示意性的圖示出了依照本發(fā)明的CMOS環(huán)形振蕩器的側(cè)視圖和頂視 圖，該振蕩器基于n型8和p型9納米線晶體管兩者的使用?；竟δ苁蔷哂?相同輸入到柵極23、 24的每種類型的一個晶體管8、 9的串聯(lián)連接的反相器， 且其中輸出15是來自兩個晶體管8、 9之間的節(jié)點。對晶體管8、 9應(yīng)用固定電 位，且ffi31將一個反相器中的輸出15連接至奇數(shù)晶體管對中的下一個的輸入16 來形成環(huán)形振蕩器。在垂直納米線技術(shù)中，反相器對可以通過平行放置兩種類 型納米線晶體管8、 9和通過SI反電極15和頂部電極19、 20的圖案化來形成。 基板電極15形成該反相器的輸出節(jié)點，且兩個晶體管8、 9置于該電極15上， 但是它們具有^^蟲的頂部電極(分別是接地(GRD) 19和驅(qū)動電壓(Vdd) 20)。 該晶體，接至相同的柵電極23、 24 (輸入)，其又連接至振蕩器的前一級的輸 出電極15 (基板電極)。Mil將該串聯(lián)中的末級的輸出15連接至第一級，比如 通過基板電極的圖案化，形成該振蕩器。該圖案化可以給出沿該基板電極的P 阱和N阱區(qū)域的交替。該P阱和N阱區(qū)域可以通過位于N/P阱區(qū)域頂部的
8接觸M接。在替換實施方式中，基板15和頂部電極19、 20具有相反的幾何 結(jié)構(gòu)。該技術(shù)的一個好處是1觀兩個互連層1、 2形成該振蕩器。
圖4圖示出了依照本發(fā)明的DCFL環(huán)形振蕩器的側(cè)視圖和頂視圖，其基于 具有不同閾值電壓的晶體管8、 9的使用?；竟δ苁蔷哂忻糠N類型的一個晶體 管的串聯(lián)連接的反相器，且其中輸入提供給該一個晶體管(另一個作為其柵極 連接至輸出的負(fù)載)，而且其中輸出15來自兩個晶體管8、 9之間的節(jié)點。對晶 體管對應(yīng)用固定電位，且通過將一個反相器中的輸出連接至奇數(shù)晶體管對的下 一個的輸入來形成環(huán)形振蕩器。在垂直納米線技術(shù)中，反相器對可以通過平行 放置兩種類型納米線晶體管8、 9和M基板電極15和頂部電極19、 20的圖案 化來形成?；咫姌O15形成該反相器的輸出節(jié)點，且兩個晶體管8、 9置于該 電極15上，但是晶體管8、 9具有單獨的頂部電極(分別是接地(GRD) 19和 驅(qū)動電壓(V^)20)。驅(qū)動晶體管連接至柵電極23 (輸入)，該柵電極23皿接 至該振蕩器中前一級的輸出電極15 (基板電極)。 ￡將該串聯(lián)中的末級的輸出 連接至第一級，比如通過基板電極的圖案化，形成該振蕩器。在替換實施方式 中，基板和頂部電極具有相反的幾何結(jié)構(gòu)。該技術(shù)的主要好處是僅用兩個互連 層形成該振蕩器。
圖5圖示出了依照本發(fā)明的取樣保持電路。該取樣保持電路的基本構(gòu)件由 一個納米線晶體管8和一個納，電容器12的串聯(lián)連接構(gòu)成。晶體管8和電容 器12連接至第二互連層2的頂部電極上，其也形成了該電路的輸出。另一個電 容器電極接地，而輸入提供給另一個晶體管歐姆電極。該柵極用于給晶體管8 計時，并用于形成取樣保持功能。該取樣保持電路的布局可以僅僅由兩層電極， 也就是兩個互連層l、 2實現(xiàn)。輸入、柵極偏壓和地電平可以由基板上的圖案化 電極提供，而輸出可以由第二集成層上的圖案化電極提供。這兩層中的圖案可 以形成為具有角度以減小覆蓋電容。該實施方式的主要好處是僅用兩個互連層。 幾個取樣保持電路可以并列形成，從而制成模擬到數(shù)字轉(zhuǎn)換器。該取樣保持電 路也可以與納雜電阻階梯(ladder)結(jié)合，其為連續(xù)比較器衛(wèi)共參考電壓。在 電阻階梯的情況下，納米線電阻器ll可以成對形成，這樣電流從保持^tf爾性的 兩個互連層之間經(jīng)過，其連接至該取樣保持電路的輸出。
圖6圖示出了依照本發(fā)明的比較器電路，通過以不同方式結(jié)合納米線晶體 管8和納米線電阻器11形成該電路。時鐘差動比較器可以由兩個電阻器11和七個晶體管8構(gòu)成，其中利用兩個 互連層，即兩層電極完成該集成。兩個電阻器/晶體管對用于形成差動放大器， 并且其它晶體管用于給比較器計時，并緩沖輸出。上述比較器的主要好處是能 夠僅用兩個互連層形成，并且這些可以形成一定角度以降低寄生電容并在該電 路內(nèi)傳遞信號。也可以利用兩個不同的方向訪問該電路，并且該兩個不同的方 向可以掛共輸入和時鐘信號。
雖然以從基板突出的納米線的方式描述了實施例，但是本領(lǐng)域技術(shù)人員了 解該S^反可以被掛M在納米線和^fet間的中間層。
一般，權(quán)利要求中所用的全部術(shù)語都依照它們在該技術(shù)領(lǐng)域中的通常含義 解釋，除非這里另外明確定義。
雖然本發(fā)明連同目前被認(rèn)為是最實用和優(yōu)選的實施例已經(jīng)被描述，但是可 以理解本發(fā)明不局限于所公開的實施例，相反地，本發(fā)明旨在覆蓋所附權(quán)利要
求內(nèi)的各種改變和等效配置。
10
權(quán)利要求
1.一種納米線電路，至少包括第一納米線晶體管(8)，其中該第一納米線晶體管包括從基板(4)突出的第一納米線(5)，該第一納米線(5)具有圍繞其長度的一部分配置的第一圍柵電極(23)，其特征在于，利用兩個互連層(1、2)，其中一個是位于該基板(4)上的第一互連層(1)，提供連接至該第一納米線(5)的一端的電極(15)，并且該第一納米線(5)的該第一圍柵電極(23)被提供在該兩個互連層(1、2)中的一個中。
2. 根據(jù)權(quán)利要求1的納米線電路，其中該納米線電路包括第二垂直納M 晶體管(9)，該第二垂直納米線晶體管(9)包括從基板(8)突出的第二納米 線(6);該第二納米線(6)具有圍繞其長度的一部分配置的第二圍柵電極(24); 并且該第一和第二納米線(5、 6)具有相同的電荷載流子類型。
3. 根據(jù)權(quán)利要求1或2的納米線電路，其中戶鵬內(nèi)米線(5、 6)酉己置在該 第一互連層(1)的電極(15)上。
4. 根據(jù)權(quán)利要求2或3的納米線電路，其中第一和第二納雜(5、 6)的 每一個的一端連接至該兩個互連層(1、 2)的一個的公共源/漏電極，并且第一 和第二納米線(5、 6)的每一個的另一端連接至該兩個互連層(1、 2)的另一 個中的單個電極，形成晶體管對。
5. 根據(jù)權(quán)禾腰求4的納米線電路，其中第一和第二納米線(5、 6)的每一 個的一端連接至該第一互連層(1)中的公共源y漏電極(15)，并且第一和第二 納米線(5、 6)的每一個的另一纟M接至該第二互連層(2)中的單個電極(19、 20)。
6. 根據(jù)權(quán)利要求24中的任一個的納米線電路，其中該第一圍柵電極(23) 連接至電壓輸入端，并且該第二圍柵電極連接至該公共源/漏電極(15)。
7. 根據(jù)戰(zhàn)任一個權(quán)利要求的納米線電路，其中該納米線電g鮑括納機(jī) 電阻器(11)。
8. 根據(jù)戰(zhàn)任一個權(quán)利要求的納米線電路，其中該納米線電路包括納職 電容器(12)，該納米線電容器(12)具有圍繞其長度的一部分配置的第三圍柵 電極，i織三圍柵電極被掛共在該兩個互連層(1、 2)的一個中。
9. 根據(jù)權(quán)利要求4-8中的任一個的納米線電路，其中多個晶體管對串聯(lián)連接，每個晶體管對都具有輸入和輸出，并且一個晶體管對的輸出連接至另一個 晶體管對的輸入，以形成環(huán)形振蕩器。
10. 根據(jù)權(quán)禾腰求9的納雜電路，其中該第一和第二納米線(5、 6)具 有不同的電荷載流子類型，并且來自所述一個晶體管對的第一和第二垂直納米 線晶體管之間的節(jié)點的輸出被連接至所述另一個晶體管對的第一和第二圍柵電 極(23、 24)。
11. 根據(jù)權(quán)利要求9的納米線電路，其中第一和第二垂直納米線晶體管(8、 9)具有不同的閾值電壓，并M自所述一個晶體管對的第一和第二垂直納米線 晶體管之間的節(jié)點的輸出被連接至所述另一個晶體管對的第一圍柵電極(23)， 第二圍柵電極(24)連接至該輸出。
12. 根據(jù)，任一個權(quán)利要求的納米線電路，其中該電路適合于取樣保持 應(yīng)用或用作比較器。
13. 根據(jù)戰(zhàn)任一個權(quán)利要求的納職電路，其中戶腿納織用III-V族半 導(dǎo)體材料制成。
14. 根據(jù)戰(zhàn)任一個權(quán)利要求的納職電路，其中該對反用III-V族半導(dǎo)體 材料制成。
15. 根據(jù)權(quán)禾腰求1或2的納米線電路，其中第一互連層(1)的電極(15) 以巻繞結(jié)構(gòu)形式連接至所述納米線。
全文摘要
提出一種納米線電路結(jié)構(gòu)。該技術(shù)包括納米線晶體管(8，9)，和可選的納米線電容器(12)和納米線電阻器(11)，這些僅僅使用兩層互連(1，2)來集成。環(huán)形振蕩器、取樣保持電路和比較電路的實施都可以在該納米線電路結(jié)構(gòu)中實現(xiàn)。電路輸入和電路輸出以及每個電路內(nèi)的晶體管連接都以兩層互連(1，2)提供。
文檔編號B82B1/00GK101687631SQ200880010061
公開日2010年3月31日 申請日期2008年3月28日 優(yōu)先權(quán)日2007年3月28日
發(fā)明者L·-E·沃納森 申請人:昆南諾股份有限公司