本發(fā)明涉及顯示技術(shù)領(lǐng)域，更具體地，涉及一種陣列基板、此陣列基板的制造方法和具有此陣列基板的顯示裝置。

背景技術(shù)：

液晶顯示裝置(liquidcrystaldisplay，lcd)，由于其具有機(jī)身輕薄、耗能少、工作電壓低且無(wú)輻射等優(yōu)點(diǎn)，在計(jì)算機(jī)屏幕、電視機(jī)屏幕、移動(dòng)數(shù)字電話(huà)等領(lǐng)域得到了廣泛的應(yīng)用。

隨著液晶顯示技術(shù)的不斷發(fā)展，人們?yōu)榱俗非蟾玫囊曈X(jué)體驗(yàn)，對(duì)顯示裝置的超窄邊框要求越來(lái)越高。超窄邊框也就是通過(guò)進(jìn)一步壓縮邊框區(qū)域的寬度以實(shí)現(xiàn)有效顯示區(qū)域(activearea，aa)面積進(jìn)一步擴(kuò)大。超窄邊框的要求對(duì)lcd裝置的設(shè)計(jì)和制造提出了更高的挑戰(zhàn)。

在lcd裝置的設(shè)計(jì)中，要在lcd裝置的陣列基板的周邊邊框區(qū)域設(shè)置柵極驅(qū)動(dòng)電路，通過(guò)柵極驅(qū)動(dòng)電路產(chǎn)生的掃描信號(hào)使得lcd裝置實(shí)現(xiàn)顯示掃描。而柵極驅(qū)動(dòng)電路需要多個(gè)信號(hào)的驅(qū)動(dòng)才能產(chǎn)生掃描信號(hào)，所以相應(yīng)地在邊框區(qū)域需要配套設(shè)置多條信號(hào)線(xiàn)來(lái)提供用于驅(qū)動(dòng)的信號(hào)，同時(shí)，在邊框區(qū)域還需要提供電壓線(xiàn)(包括vgh和vgl)以及com線(xiàn)，因此，需要較大的邊框區(qū)域的面積來(lái)設(shè)置柵極驅(qū)動(dòng)電路，這就使得lcd裝置很難實(shí)現(xiàn)超窄邊框。

現(xiàn)有顯示裝置的設(shè)計(jì)中，如圖1所示，柵極驅(qū)動(dòng)電路的柵極線(xiàn)101一般采用第一層金屬布線(xiàn)，柵極驅(qū)動(dòng)電路的信號(hào)線(xiàn)102、vgh線(xiàn)103、vgl線(xiàn)104及com線(xiàn)105一般采用第二層金屬布線(xiàn)，并且信號(hào)線(xiàn)102、vgh線(xiàn)103、vgl線(xiàn)104及com線(xiàn)105均與柵極驅(qū)動(dòng)電路中的tft器件106并排分布。圖2為現(xiàn)有顯示裝置中電路排布截面圖，11為顯示區(qū)，12為非顯示區(qū)?？紤]到loading問(wèn)題，單根信號(hào)線(xiàn)102的線(xiàn)寬至少大于5μm，同時(shí)信號(hào)線(xiàn)102之間的空隙也需要大于4μm，所以在布線(xiàn)時(shí)，包括多根信號(hào)線(xiàn)102的信號(hào)線(xiàn)區(qū)的寬度一般會(huì)大于50μm。另外，考慮到電阻問(wèn)題，vgh線(xiàn)和vgl線(xiàn)的線(xiàn)寬一般會(huì)大于20μm，com線(xiàn)的線(xiàn)寬一般大于會(huì)40μm。而按照超窄邊框的邊框?qū)挾戎炼酁?00μm的要求，再考慮到切割精度±50μm，那么就要求柵極驅(qū)動(dòng)電路的寬度則不能超過(guò)50μm。按照上述顯示裝置設(shè)計(jì)方式，lcd裝置是不可能實(shí)現(xiàn)超窄邊框的。

為了盡可能地減小lcd裝置的邊框?qū)挾龋F(xiàn)有技術(shù)中提出一種改進(jìn)型的顯示裝置設(shè)計(jì)方式，其中，將陣列基板的aa區(qū)中的部分像素單元的寬度減小，由此節(jié)省出一定的空間來(lái)，增大兩個(gè)像素單元之間的暗區(qū)，在兩個(gè)像素單元之間的形成用于設(shè)置至少一條柵極驅(qū)動(dòng)電路信號(hào)線(xiàn)的布線(xiàn)區(qū)域，從而將至少一條信號(hào)線(xiàn)由邊框區(qū)域移至aa區(qū)的該布線(xiàn)區(qū)域，實(shí)現(xiàn)邊框區(qū)域面積的減小。

但是，在上述改進(jìn)型的顯示裝置設(shè)計(jì)方式中，aa區(qū)中各個(gè)像素單元的寬度不一致，該不一致會(huì)影響到整個(gè)顯示裝置顯示的均一性，使lcd裝置的顯示效果變差。此外，對(duì)于兩個(gè)像素單元之間的暗區(qū)還設(shè)置數(shù)據(jù)線(xiàn)的高分辨率lcd裝置而言，無(wú)法同時(shí)在一個(gè)暗區(qū)并行設(shè)置數(shù)據(jù)線(xiàn)和信號(hào)線(xiàn)兩條線(xiàn)，因而上述改進(jìn)型的顯示裝置設(shè)計(jì)方式對(duì)于高分辨率lcd裝置也不適用。

綜上，提供一種陣列基板及其制造方法和顯示裝置，是本領(lǐng)域亟待解決的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供了一種陣列基板及其制造方法和顯示裝置，解決了現(xiàn)有技術(shù)中在減小顯示裝置邊框?qū)挾葧r(shí)使顯示裝置的顯示效果變差的技術(shù)問(wèn)題。

為了解決上述技術(shù)問(wèn)題，本發(fā)明提出一種陣列基板，該陣列基板的顯示區(qū)域設(shè)置有像素陣列，所述像素陣列包括多個(gè)以矩陣方式排布的像素單元，相鄰兩個(gè)所述像素單元之間的區(qū)域?yàn)榘祬^(qū)；所述陣列基板包括柵極驅(qū)動(dòng)電路和源級(jí)驅(qū)動(dòng)電路，所述源級(jí)驅(qū)動(dòng)電路包括數(shù)據(jù)線(xiàn)，所述柵極驅(qū)動(dòng)電路包括柵極線(xiàn)、信號(hào)線(xiàn)、電壓線(xiàn)和com線(xiàn)，所述數(shù)據(jù)線(xiàn)與所述柵極線(xiàn)均設(shè)置于所述暗區(qū)，其特征在于，所述com線(xiàn)包括至少一條線(xiàn)，所述com線(xiàn)、所述信號(hào)線(xiàn)、和所述電壓線(xiàn)三類(lèi)線(xiàn)中至少有一條線(xiàn)設(shè)置于所述暗區(qū)，且所述三類(lèi)線(xiàn)中設(shè)置于所述暗區(qū)的線(xiàn)與所述柵極線(xiàn)、與所述數(shù)據(jù)線(xiàn)均處于不同金屬薄膜層。

進(jìn)一步地，所述信號(hào)線(xiàn)設(shè)置于所述陣列基板的邊框區(qū)域，所述邊框區(qū)域包圍所述顯示區(qū)域，所述com線(xiàn)的全部線(xiàn)或部分線(xiàn)和/或所述電壓線(xiàn)設(shè)置于所述暗區(qū)。

進(jìn)一步地，所述陣列基板由下到上依次包括第一金屬薄膜層、第一絕緣層、第二金屬薄膜層、第二絕緣層和第三金屬薄膜層；所述柵極線(xiàn)位于所述第一金屬薄膜層，所述信號(hào)線(xiàn)和所述數(shù)據(jù)線(xiàn)位于所述第二金屬薄膜層，設(shè)置于所述暗區(qū)的所述com線(xiàn)和設(shè)置于所述暗區(qū)的所述電壓線(xiàn)均位于所述第三金屬薄膜層。

進(jìn)一步地，所述柵極驅(qū)動(dòng)電路包括位于所述邊框區(qū)域的薄膜晶體管，所述薄膜晶體管的第一電極位于所述第一金屬薄膜層，所述薄膜晶體管的第二電極位于所述第二金屬薄膜層；當(dāng)所述電壓線(xiàn)設(shè)置于所述暗區(qū)時(shí)，所述第一金屬薄膜層還設(shè)置有用于連接所述電壓線(xiàn)與所述第二電極的連接線(xiàn)，所述電壓線(xiàn)通過(guò)第一過(guò)孔與所述連接線(xiàn)電連接，所述連接線(xiàn)通過(guò)第二過(guò)孔與所述第二電極電連接。

進(jìn)一步地，所述com線(xiàn)包括第一子com線(xiàn)和第二子com線(xiàn)，所述第一子com線(xiàn)設(shè)置于所述陣列基板的邊框區(qū)域且位于所述第二金屬薄膜層，所述第二子com線(xiàn)設(shè)置于所述暗區(qū)，同時(shí)，所述第二子com線(xiàn)由所述暗區(qū)延伸至所述第一子com線(xiàn)的上方且在所述延伸的方向上不超過(guò)所述第一子com線(xiàn)的寬度，所述第一子com線(xiàn)通過(guò)第三過(guò)孔與所述第二子com線(xiàn)電連接。

進(jìn)一步地，所述陣列基板還包括像素電極和公共電極，所述com線(xiàn)全部設(shè)置于所述暗區(qū)，所述com線(xiàn)通過(guò)第四過(guò)孔與所述公共電極電連接。

進(jìn)一步地，設(shè)置于所述暗區(qū)的每條所述com線(xiàn)、設(shè)置于所述暗區(qū)的每條所述信號(hào)線(xiàn)和設(shè)置于所述暗區(qū)的每條所述電壓線(xiàn)覆蓋一列或多列所述像素單元周?chē)陌祬^(qū)。

為了解決上述技術(shù)問(wèn)題，本發(fā)明還提出一種陣列基板的制造方法，該制造方法包括：在所述陣列基板的顯示區(qū)域確定包括多個(gè)以矩陣方式排布的像素單元以得到像素陣列，其中，相鄰兩個(gè)所述像素單元之間的區(qū)域?yàn)榘祬^(qū)；在所述陣列基板上布置柵極驅(qū)動(dòng)電路的電子器件電路部分和源級(jí)驅(qū)動(dòng)電路的電子器件電路部分，其中，所述源級(jí)驅(qū)動(dòng)電路包括數(shù)據(jù)線(xiàn)，所述柵極驅(qū)動(dòng)電路包括柵極線(xiàn)、信號(hào)線(xiàn)、電壓線(xiàn)和com線(xiàn)，所述com線(xiàn)包括至少一條線(xiàn)；將所述數(shù)據(jù)線(xiàn)和所述柵極線(xiàn)設(shè)置于所述暗區(qū)；以及將所述com線(xiàn)、所述信號(hào)線(xiàn)和所述電壓線(xiàn)三類(lèi)線(xiàn)中至少一條線(xiàn)設(shè)置于所述暗區(qū)，且所述com線(xiàn)、所述信號(hào)線(xiàn)和所述電壓線(xiàn)三類(lèi)線(xiàn)中設(shè)置于所述暗區(qū)的線(xiàn)與所述柵極線(xiàn)、與所述數(shù)據(jù)線(xiàn)均處于不同金屬薄膜層。

進(jìn)一步地，將所述com線(xiàn)、所述信號(hào)線(xiàn)和所述電壓線(xiàn)三類(lèi)線(xiàn)中至少一條線(xiàn)設(shè)置于所述暗區(qū)的步驟具體為：將所述com線(xiàn)的全部線(xiàn)或部分線(xiàn)和/或所述電壓線(xiàn)設(shè)置于所述暗區(qū)；所述方法還包括：將所述信號(hào)線(xiàn)設(shè)置于所述陣列基板的邊框區(qū)域，所述邊框區(qū)域包圍所述顯示區(qū)域。

進(jìn)一步地，所述陣列基板由下到上依次包括第一金屬薄膜層、第一絕緣層、第二金屬薄膜層、第二絕緣層和第三金屬薄膜層；在所述暗區(qū)設(shè)置所述數(shù)據(jù)線(xiàn)和所述柵極線(xiàn)的步驟具體為：將所述柵極線(xiàn)設(shè)置于所述暗區(qū)內(nèi)的所述第一金屬薄膜層，將所述數(shù)據(jù)線(xiàn)設(shè)置于所述暗區(qū)內(nèi)的所述第二金屬薄膜層；將所述com線(xiàn)的全部線(xiàn)或部分線(xiàn)和/或所述電壓線(xiàn)設(shè)置于所述暗區(qū)的步驟具體為：將所述com線(xiàn)的全部線(xiàn)或部分線(xiàn)和/或所述電壓線(xiàn)設(shè)置于所述暗區(qū)內(nèi)的所述第三金屬薄膜層；將所述信號(hào)線(xiàn)設(shè)置于所述邊框區(qū)域的步驟具體為：將所述信號(hào)線(xiàn)設(shè)置于所述邊框區(qū)域內(nèi)的所述第二金屬薄膜層。

進(jìn)一步地，所述柵極驅(qū)動(dòng)電路包括位于所述邊框區(qū)域的薄膜晶體管，所述方法還包括：將所述薄膜晶體管的第一電極設(shè)置于所述邊框區(qū)域內(nèi)的所述第一金屬薄膜層，將所述薄膜晶體管的第二電極設(shè)置于所述邊框區(qū)域內(nèi)的所述第二金屬薄膜層；當(dāng)所述電壓線(xiàn)設(shè)置于所述暗區(qū)時(shí)，所述方法還包括：在所述暗區(qū)內(nèi)的所述第一金屬薄膜層形成用于連接所述電壓線(xiàn)與所述第二電極的連接線(xiàn)；通過(guò)第一過(guò)孔使所述電壓線(xiàn)與所述連接線(xiàn)電連接；通過(guò)第二過(guò)孔使所述連接線(xiàn)與所述第二電極電連接。

進(jìn)一步地，所述com線(xiàn)包括第一子com線(xiàn)和第二子com線(xiàn)；所述方法還包括：將所述第一子com線(xiàn)設(shè)置于所述邊框區(qū)域內(nèi)的所述第二金屬薄膜層；將所述com線(xiàn)的部分線(xiàn)設(shè)置于所述暗區(qū)內(nèi)的所述第三金屬薄膜層的步驟具體為：將所述第二子com線(xiàn)設(shè)置于所述暗區(qū)且由所述暗區(qū)延伸至所述第一子com線(xiàn)的上方的所述第三金屬薄膜層，其中，在所述延伸的方向上，所述第二子com線(xiàn)不超過(guò)所述第一子com線(xiàn)的寬度；所述方法還包括：通過(guò)第三過(guò)孔使所述第二子com線(xiàn)所述第一子com線(xiàn)電連接。

進(jìn)一步地，所述陣列基板還包括像素電極和公共電極，所述com線(xiàn)設(shè)置于所述暗區(qū)，所述方法還包括：通過(guò)第四過(guò)孔使所述com線(xiàn)與所述公共電極電連接。

進(jìn)一步地，設(shè)置于所述暗區(qū)的所述信號(hào)線(xiàn)、所述電壓線(xiàn)和所述com線(xiàn)中的每條線(xiàn)覆蓋一列或多列所述像素單元周?chē)陌祬^(qū)。

為了解決上述技術(shù)問(wèn)題，本發(fā)明還提供了一種包括上述陣列基板的顯示裝置。

與現(xiàn)有技術(shù)相比，本發(fā)明的陣列基板及其制造方法和顯示裝置，實(shí)現(xiàn)了如下的有益效果：

(1)將柵極驅(qū)動(dòng)電路中的com線(xiàn)、信號(hào)線(xiàn)和電壓線(xiàn)三類(lèi)線(xiàn)中的至少一條線(xiàn)設(shè)置于顯示區(qū)域內(nèi)像素單元之間的暗區(qū)，與現(xiàn)有技術(shù)中將上述三類(lèi)線(xiàn)均設(shè)置于邊框相比，減小了邊框的寬度，同時(shí)設(shè)置于暗區(qū)的線(xiàn)與暗區(qū)內(nèi)原有的柵極線(xiàn)、與暗區(qū)內(nèi)原有的數(shù)據(jù)線(xiàn)均處于不同金屬薄膜層，設(shè)置于暗區(qū)的線(xiàn)不會(huì)與柵極線(xiàn)、數(shù)據(jù)線(xiàn)的走線(xiàn)位置發(fā)生沖突，無(wú)需更改暗區(qū)寬度，因此，不會(huì)影響顯示裝置的顯示效果，因而，也能夠適用于高分別率的lcd裝置。

(2)進(jìn)一步地，將信號(hào)線(xiàn)設(shè)置于邊框區(qū)域，將com線(xiàn)的全部線(xiàn)或部分線(xiàn)和/或電壓線(xiàn)設(shè)置于暗區(qū)，與現(xiàn)有技術(shù)中將上述三類(lèi)線(xiàn)均設(shè)置于邊框相比，即能夠減小邊框?qū)挾龋夷軌虮苊鈱鬏斆}沖信號(hào)的信號(hào)線(xiàn)設(shè)置于暗區(qū)時(shí)，出現(xiàn)對(duì)其他線(xiàn)路產(chǎn)生干擾的問(wèn)題。

(3)進(jìn)一步地，與現(xiàn)有技術(shù)相比，在兩層金屬薄膜層結(jié)構(gòu)的陣列基板中，增設(shè)第三金屬薄膜層，當(dāng)com線(xiàn)或電壓線(xiàn)設(shè)置于暗區(qū)時(shí)，通過(guò)第三金屬薄膜層完成走線(xiàn)，對(duì)其他層的柵極線(xiàn)、信號(hào)線(xiàn)和數(shù)據(jù)線(xiàn)均無(wú)影響，制造工藝簡(jiǎn)單。

(4)進(jìn)一步地，在電壓線(xiàn)設(shè)置于暗區(qū)時(shí)，為了實(shí)現(xiàn)電壓線(xiàn)與薄膜晶體管的第二電極之間的連接，在第一金屬薄膜層設(shè)置連接線(xiàn)，通過(guò)過(guò)孔的方式使連接線(xiàn)與電壓線(xiàn)和薄膜晶體管的第二電極分別電連接，從而實(shí)現(xiàn)電壓線(xiàn)與薄膜晶體管的第二電極之間的連接。這樣的設(shè)置減小了邊框的同時(shí)，保證對(duì)暗區(qū)的其他結(jié)構(gòu)無(wú)影響。

(5)進(jìn)一步地，與現(xiàn)有技術(shù)相比，首先將邊框區(qū)域的com線(xiàn)變短，也即第一子com線(xiàn)，然后在暗區(qū)設(shè)置第二子com線(xiàn)，并將兩部分子com線(xiàn)通過(guò)過(guò)孔的方式電連接，從而既能夠減小邊框，又能夠保證com線(xiàn)的電阻要求，同時(shí)，在第三金屬薄膜層增設(shè)的第二子com線(xiàn)后，對(duì)暗區(qū)的其他結(jié)構(gòu)無(wú)影響，工藝簡(jiǎn)單。

(6)進(jìn)一步地，將全部com線(xiàn)都設(shè)置于暗區(qū)，并使com線(xiàn)與公共電極連接，對(duì)于com線(xiàn)來(lái)講，最大程度的減小邊框。

(7)進(jìn)一步，設(shè)置于暗區(qū)的com線(xiàn)、信號(hào)線(xiàn)和電壓線(xiàn)覆蓋一列或幾列像素，可靈活設(shè)置。

當(dāng)然，實(shí)施本發(fā)明的任一產(chǎn)品不必特定需要同時(shí)達(dá)到以上所述的所有技術(shù)效果。

通過(guò)以下參照附圖對(duì)本發(fā)明的示例性實(shí)施例的詳細(xì)描述，本發(fā)明的其它特征及其優(yōu)點(diǎn)將會(huì)變得清楚。

附圖說(shuō)明

被結(jié)合在說(shuō)明書(shū)中并構(gòu)成說(shuō)明書(shū)的一部分的附圖示出了本發(fā)明的實(shí)施例，并且連同其說(shuō)明一起用于解釋本發(fā)明的原理。

圖1為現(xiàn)有顯示裝置中電路排布平面示意圖；

圖2為現(xiàn)有顯示裝置中陣列基板截面圖；

圖3為本發(fā)明實(shí)施例提供的陣列基板平面示意圖；

圖4為本發(fā)明實(shí)施例提供的陣列基板的一個(gè)實(shí)施方式的截面示意圖；

圖5為本發(fā)明實(shí)施例提供的陣列基板的另一個(gè)實(shí)施方式的截面示意圖；

圖6為本發(fā)明實(shí)施例提供的陣列基板的又一個(gè)實(shí)施方式的截面示意圖；

圖7為本發(fā)明實(shí)施例所提供的陣列基板的制作方法流程示意圖；

圖8為本發(fā)明實(shí)施例所提供的陣列基板膜層制作流程圖。

具體實(shí)施方式

現(xiàn)在將參照附圖來(lái)詳細(xì)描述本發(fā)明的各種示例性實(shí)施例。應(yīng)注意到：除非另外具體說(shuō)明，否則在這些實(shí)施例中闡述的部件和步驟的相對(duì)布置、數(shù)字表達(dá)式和數(shù)值不限制本發(fā)明的范圍。

以下對(duì)至少一個(gè)示例性實(shí)施例的描述實(shí)際上僅僅是說(shuō)明性的，決不作為對(duì)本發(fā)明及其應(yīng)用或使用的任何限制。

對(duì)于相關(guān)領(lǐng)域普通技術(shù)人員已知的技術(shù)、方法和設(shè)備可能不作詳細(xì)討論，但在適當(dāng)情況下，所述技術(shù)、方法和設(shè)備應(yīng)當(dāng)被視為說(shuō)明書(shū)的一部分。

在這里示出和討論的所有例子中，任何具體值應(yīng)被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實(shí)施例的其它例子可以具有不同的值。

應(yīng)注意到：相似的標(biāo)號(hào)和字母在下面的附圖中表示類(lèi)似項(xiàng)，因此，一旦某一項(xiàng)在一個(gè)附圖中被定義，則在隨后的附圖中不需要對(duì)其進(jìn)行進(jìn)一步討論。

本實(shí)施例提供一種陣列基板，圖3是本實(shí)施例提供的陣列基板平面示意圖，陣列基板200的顯示區(qū)域設(shè)置有像素陣列，像素陣列包括多個(gè)以矩陣方式排布的像素單元2001，相鄰兩個(gè)所述像素單元2001之間的區(qū)域?yàn)榘祬^(qū)2002(為了示意只標(biāo)出陣列基板的部分像素單元和暗區(qū))；陣列基板包括柵極驅(qū)動(dòng)電路和源級(jí)驅(qū)動(dòng)電路，源級(jí)驅(qū)動(dòng)電路包括數(shù)據(jù)線(xiàn)，柵極驅(qū)動(dòng)電路包括柵極線(xiàn)、信號(hào)線(xiàn)、電壓線(xiàn)和com線(xiàn)，數(shù)據(jù)線(xiàn)與柵極線(xiàn)均設(shè)置于暗區(qū)，本實(shí)施例提供的陣列基板的com線(xiàn)包括至少一條線(xiàn)，com線(xiàn)、信號(hào)線(xiàn)、電壓線(xiàn)三類(lèi)線(xiàn)中至少有一條線(xiàn)設(shè)置于暗區(qū)，且三類(lèi)線(xiàn)中設(shè)置于暗區(qū)的線(xiàn)與柵極線(xiàn)、與數(shù)據(jù)線(xiàn)均處于不同金屬薄膜層。本實(shí)施例中，將com線(xiàn)、信號(hào)線(xiàn)、電壓線(xiàn)三類(lèi)線(xiàn)中至少有一條線(xiàn)設(shè)置于暗區(qū)，能夠?qū)崿F(xiàn)邊框區(qū)域減小的效果，同時(shí)，增設(shè)于暗區(qū)的線(xiàn)與柵極線(xiàn)和數(shù)據(jù)線(xiàn)均處于不同層，不會(huì)與柵極線(xiàn)、數(shù)據(jù)線(xiàn)的走線(xiàn)位置發(fā)生沖突，無(wú)需更改暗區(qū)寬度，因此，不會(huì)影響顯示裝置的顯示效果，因而，也能夠適用于高分別率的lcd裝置。

在一些可選的實(shí)施方式中，信號(hào)線(xiàn)設(shè)置于陣列基板的邊框區(qū)域，該邊框區(qū)域包圍顯示區(qū)域，com線(xiàn)的全部線(xiàn)或部分線(xiàn)和/或電壓線(xiàn)設(shè)置于暗區(qū)。由于信號(hào)線(xiàn)提供的脈沖信號(hào)產(chǎn)生的電場(chǎng)可能會(huì)對(duì)已經(jīng)設(shè)置于暗區(qū)的柵極線(xiàn)和數(shù)據(jù)線(xiàn)產(chǎn)生干擾，而com線(xiàn)和電壓線(xiàn)不會(huì)對(duì)已經(jīng)設(shè)置于暗區(qū)的柵極線(xiàn)和數(shù)據(jù)線(xiàn)產(chǎn)生干擾，所以將信號(hào)線(xiàn)固定設(shè)置于陣列基板的邊框區(qū)域，com線(xiàn)的全部線(xiàn)或部分線(xiàn)和/或電壓線(xiàn)設(shè)置于暗區(qū)，能夠在不產(chǎn)生互相干擾的同時(shí)減小邊框?qū)挾取?/p>

進(jìn)一步地，在一些可選的實(shí)施方式中，陣列基板由下到上依次包括第一金屬薄膜層、第一絕緣層、第二金屬薄膜層、第二絕緣層和第三金屬薄膜層；柵極線(xiàn)位于第一金屬薄膜層，信號(hào)線(xiàn)和數(shù)據(jù)線(xiàn)位于第二金屬薄膜層，設(shè)置于暗區(qū)的com線(xiàn)和設(shè)置于暗區(qū)的電壓線(xiàn)均位于第三金屬薄膜層。com線(xiàn)和電壓線(xiàn)通過(guò)第三金屬薄膜層完成走線(xiàn)，對(duì)其他層的柵極線(xiàn)、數(shù)據(jù)線(xiàn)和信號(hào)線(xiàn)均無(wú)影響，膜層制作工藝簡(jiǎn)單。

具體地，圖4是本發(fā)明提供的陣列基板的一個(gè)可選的實(shí)施方式的截面示意圖。陣列基板具有顯示區(qū)域21和非顯示區(qū)域22。柵極驅(qū)動(dòng)電路包括位于邊框區(qū)域的薄膜晶體管206，薄膜晶體管206的第一電極2061位于第一金屬薄膜層，該第一電極可為柵極；薄膜晶體管206的第二電極2062位于第二金屬薄膜層，該第二電極相應(yīng)為源級(jí)或漏極。該實(shí)施例中信號(hào)線(xiàn)202設(shè)置于邊框區(qū)位于第二金屬薄膜層，電壓線(xiàn)207可以為vgh和/或vhl，電壓線(xiàn)207設(shè)置于暗區(qū)位于第三金屬薄膜層，第一金屬薄膜層還設(shè)置有用于連接電壓線(xiàn)207與第二電極2062的連接線(xiàn)208，電壓線(xiàn)207通過(guò)第一過(guò)孔209與連接線(xiàn)208電連接，連接線(xiàn)208通過(guò)第二過(guò)孔210與第二電極2062電連接。

圖5為本發(fā)明實(shí)施例提供的陣列基板的另一個(gè)可選實(shí)施方式截面示意圖。陣列基板具有顯示區(qū)域21和非顯示區(qū)域22。信號(hào)線(xiàn)202設(shè)置于邊框區(qū)位于第二金屬薄膜層，com線(xiàn)包括第一子com線(xiàn)2051和第二子com線(xiàn)2052，第一子com線(xiàn)2051設(shè)置于陣列基板的邊框區(qū)域且位于第二金屬薄膜層，第二子com線(xiàn)2052設(shè)置于暗區(qū)，位于第三金屬薄膜層，同時(shí)，第二子com線(xiàn)2052由暗區(qū)延伸至第一子com線(xiàn)2051的上方且在延伸的方向上不超過(guò)第一子com線(xiàn)2051的寬度，第一子com線(xiàn)2051通過(guò)第三過(guò)孔211與第二子com線(xiàn)電連接。

在另一種可選實(shí)施方式中，將電壓線(xiàn)設(shè)置于暗區(qū)位于第三金屬薄膜層，同時(shí)，將第一子com線(xiàn)設(shè)置于陣列基板的邊框區(qū)域且位于第二金屬薄膜層，第二子com線(xiàn)設(shè)置于暗區(qū)位于第三金屬薄膜層。兩部分子com線(xiàn)通過(guò)過(guò)孔的方式電連接，減小邊框?qū)挾鹊耐瑫r(shí)滿(mǎn)足com線(xiàn)的電阻要求，設(shè)置在第三金屬膜層的第二子com線(xiàn)對(duì)暗區(qū)的其他結(jié)構(gòu)無(wú)影響，工藝簡(jiǎn)單。

圖6為本發(fā)明實(shí)施例提供的陣列基板的另一個(gè)實(shí)施方式的截面示意圖。陣列基板還包括像素電極213和公共電極214，com線(xiàn)205全部設(shè)置于暗區(qū)位于第三金屬薄膜層，com線(xiàn)205通過(guò)第四過(guò)孔215與公共電極214電連接。

在另一種可選實(shí)施方式中，將電壓線(xiàn)設(shè)置于暗區(qū)位于第三金屬薄膜層，同時(shí)，將com線(xiàn)設(shè)置于暗區(qū)位于第三金屬薄膜層，且com線(xiàn)與公共電極電連接。將全部com線(xiàn)設(shè)置于暗區(qū)，對(duì)于com線(xiàn)來(lái)講，最大程度的減小邊框。

需要說(shuō)明的是，在一些可選的實(shí)施方式中，設(shè)置于暗區(qū)的每條com線(xiàn)、設(shè)置于暗區(qū)的每條信號(hào)線(xiàn)和設(shè)置于暗區(qū)的每條電壓線(xiàn)覆蓋一列或多列像素單元周?chē)陌祬^(qū)。

在一些可選的實(shí)施方式中，設(shè)置于暗區(qū)的每條com線(xiàn)、設(shè)置于暗區(qū)的每條信號(hào)線(xiàn)和設(shè)置于暗區(qū)的每條電壓線(xiàn)可設(shè)置于靠近邊框位置的暗區(qū)，也可設(shè)置于其他位置的暗區(qū)，本申請(qǐng)對(duì)設(shè)置上述三類(lèi)線(xiàn)的暗區(qū)位置不做限定?，F(xiàn)有液晶顯示面板的種類(lèi)有tn型、va型、ips型等，需要說(shuō)明的是，本發(fā)明各實(shí)施例的圖中所示陣列基板截面圖是以ips型為例，但本發(fā)明實(shí)施例的實(shí)施方式不限于ips型液晶顯示面板。

以上為本發(fā)明提供的陣列基板的實(shí)施例說(shuō)明，以下就上述陣列基板的制作方法進(jìn)行介紹，本領(lǐng)域技術(shù)人員在理解本發(fā)明技術(shù)方案時(shí)，關(guān)于陣列基板的實(shí)施例和關(guān)于陣列基板的制作方法的實(shí)施例，可相互參考。

本發(fā)明實(shí)施例還提供一種陣列基板的制作方法，圖7為本實(shí)施例所提供的陣列基板的制作方法流程示意圖。本實(shí)施例所述的制作方法用于制備上述實(shí)施例中所述的陣列基板。該制作方法包括如下步驟：

步驟1101、在陣列基板的顯示區(qū)域確定包括多個(gè)以矩陣方式排布的像素單元以得到像素陣列，其中，相鄰兩個(gè)所述像素單元之間的區(qū)域?yàn)榘祬^(qū)；

步驟1102、在陣列基板上布置柵極驅(qū)動(dòng)電路的電子器件電路部分和源級(jí)驅(qū)動(dòng)電路的電子器件電路部分，其中，源級(jí)驅(qū)動(dòng)電路包括數(shù)據(jù)線(xiàn)，柵極驅(qū)動(dòng)電路包括柵極線(xiàn)、信號(hào)線(xiàn)、電壓線(xiàn)和com線(xiàn)，com線(xiàn)包括至少一條線(xiàn)；將數(shù)據(jù)線(xiàn)和柵極線(xiàn)設(shè)置于所述暗區(qū)；將com線(xiàn)、信號(hào)線(xiàn)和電壓線(xiàn)三類(lèi)線(xiàn)中至少一條線(xiàn)設(shè)置于暗區(qū)，且com線(xiàn)、信號(hào)線(xiàn)和電壓線(xiàn)三類(lèi)線(xiàn)中設(shè)置于暗區(qū)的線(xiàn)與柵極線(xiàn)、與數(shù)據(jù)線(xiàn)均處于不同金屬薄膜層。

在一些可選的實(shí)施方式中，步驟1102中設(shè)置于暗區(qū)的信號(hào)線(xiàn)、電壓線(xiàn)和com線(xiàn)中的每條線(xiàn)覆蓋一列或多列像素單元周?chē)陌祬^(qū)。

在一些可選的實(shí)施方式中，步驟1102中設(shè)置于暗區(qū)的信號(hào)線(xiàn)、電壓線(xiàn)和com線(xiàn)中的每條線(xiàn)位于靠近邊框區(qū)域位置的暗區(qū)。

在一些可選的實(shí)施方式中，步驟1102包括：將com線(xiàn)的全部線(xiàn)或部分線(xiàn)和/或電壓線(xiàn)設(shè)置于暗區(qū)；將信號(hào)線(xiàn)設(shè)置于邊框區(qū)域。由于信號(hào)線(xiàn)提供的脈沖信號(hào)產(chǎn)生的電場(chǎng)可能會(huì)對(duì)已經(jīng)設(shè)置于暗區(qū)的柵極線(xiàn)和數(shù)據(jù)線(xiàn)產(chǎn)生干擾，而com線(xiàn)和電壓線(xiàn)不會(huì)對(duì)已經(jīng)設(shè)置于暗區(qū)的柵極線(xiàn)和數(shù)據(jù)線(xiàn)產(chǎn)生干擾，所以將信號(hào)線(xiàn)固定設(shè)置于陣列基板的邊框區(qū)域，com線(xiàn)的全部線(xiàn)或部分線(xiàn)和/或電壓線(xiàn)設(shè)置于暗區(qū)，能夠在不產(chǎn)生互相干擾的同時(shí)減小邊框?qū)挾取?/p>

在一些可選的實(shí)施方式中，在陣列基板由下到上依次設(shè)置第一金屬薄膜層、第一絕緣層、第二金屬薄膜層、第二絕緣層和第三金屬薄膜層時(shí)，該陣列基板膜層制作流程圖如圖8所示，其中，在制作第一金屬薄膜層時(shí)，將柵極線(xiàn)設(shè)置于暗區(qū)內(nèi)的第一金屬薄膜層；在制作第二金屬薄膜層時(shí)，將數(shù)據(jù)線(xiàn)設(shè)置于暗區(qū)內(nèi)的第二金屬薄膜層，將信號(hào)線(xiàn)設(shè)置于邊框區(qū)域內(nèi)的第二金屬薄膜層；在制作第三金屬薄膜層時(shí)，將com線(xiàn)的全部線(xiàn)或部分線(xiàn)和/或電壓線(xiàn)設(shè)置于暗區(qū)內(nèi)的第三金屬薄膜層。

進(jìn)一步地，在第一種可選的實(shí)施例中，制作第三金屬薄膜層時(shí)，僅將電壓線(xiàn)設(shè)置于暗區(qū)內(nèi)的第三金屬薄膜層，將com線(xiàn)仍然設(shè)置于邊框區(qū)域。具體，對(duì)于柵極驅(qū)動(dòng)電路包括薄膜晶體管的情況，在制作第一金屬薄膜層時(shí)，將薄膜晶體管的第一電極設(shè)置于邊框區(qū)域內(nèi)的第一金屬薄膜層，在制作第二金屬薄膜層時(shí)，將薄膜晶體管的第二電極設(shè)置于邊框區(qū)域內(nèi)的第二金屬薄膜層；同時(shí)，在制作第一金屬薄膜層時(shí)，在暗區(qū)內(nèi)的第一金屬薄膜層形成用于連接電壓線(xiàn)與第二電極的連接線(xiàn)；通過(guò)第一過(guò)孔使電壓線(xiàn)與連接線(xiàn)電連接；通過(guò)第二過(guò)孔使連接線(xiàn)與第二電極電連接。

在第二種可選的實(shí)施例中，制作第三金屬薄膜層時(shí)，僅將com線(xiàn)的部分線(xiàn)設(shè)置于暗區(qū)內(nèi)的第三金屬薄膜層，將電壓線(xiàn)仍然設(shè)置于邊框區(qū)域。

具體，com線(xiàn)包括第一子com線(xiàn)和第二子com線(xiàn)，在制作第二金屬薄膜層時(shí)，將第一子com線(xiàn)設(shè)置于邊框區(qū)域內(nèi)的第二金屬薄膜層；在制作第三金屬薄膜層時(shí)，將第二子com線(xiàn)設(shè)置于暗區(qū)內(nèi)的第三金屬薄膜層，具體為：將第二子com線(xiàn)設(shè)置于暗區(qū)且由暗區(qū)延伸至第一子com線(xiàn)的上方的第三金屬薄膜層，其中，在延伸的方向上，第二子com線(xiàn)不超過(guò)第一子com線(xiàn)的寬度；通過(guò)第三過(guò)孔使第二子com線(xiàn)與第一子com線(xiàn)電連接。

在第三種可選的實(shí)施例中，制作第三金屬薄膜層時(shí)，僅將com線(xiàn)設(shè)置于暗區(qū)內(nèi)的第三金屬薄膜層，將電壓線(xiàn)仍然設(shè)置于邊框區(qū)域。

具體，在制作第三金屬薄膜層時(shí)，將com線(xiàn)設(shè)置于暗區(qū)位于第三金屬薄膜層，同時(shí)，在陣列基板上設(shè)置像素電極和公共電極，并通過(guò)第四過(guò)孔使com線(xiàn)與公共電極電連接。

在第四種可選的實(shí)施例中，制作第三金屬薄膜層時(shí)，將電壓線(xiàn)和com線(xiàn)的部分線(xiàn)設(shè)置于暗區(qū)內(nèi)的第三金屬薄膜層。具體各膜層的成型和各線(xiàn)的走線(xiàn)方式，參見(jiàn)上述第一種和第二種可選的實(shí)施例，此處不再贅述。

在第五種可選的實(shí)施例中，制作第三金屬薄膜層時(shí)，將電壓線(xiàn)和全部com線(xiàn)設(shè)置于暗區(qū)內(nèi)的第三金屬薄膜層。具體各膜層的成型和各線(xiàn)的走線(xiàn)方式，參見(jiàn)上述第一種和第三種可選的實(shí)施例，此處不再贅述。

本發(fā)明實(shí)施例還提供了一種顯示裝置，該顯示裝置包括上述各實(shí)施方式中提供的任意一種陣列基板。或者，該顯示裝置中包括的陣列基板采用上述任意一種陣列基板的制作方法制成。

通過(guò)上述實(shí)施例可知，本發(fā)明的陣列基板及其制造方法和顯示裝置，達(dá)到了如下的有益效果：

(1)將柵極驅(qū)動(dòng)電路中的com線(xiàn)、信號(hào)線(xiàn)和電壓線(xiàn)三類(lèi)線(xiàn)中的至少一條線(xiàn)設(shè)置于顯示區(qū)域內(nèi)像素單元之間的暗區(qū)，與現(xiàn)有技術(shù)中將上述三類(lèi)線(xiàn)均設(shè)置于邊框相比，減小了邊框的寬度，同時(shí)設(shè)置于暗區(qū)的線(xiàn)與暗區(qū)內(nèi)原有的柵極線(xiàn)、與暗區(qū)內(nèi)原有的數(shù)據(jù)線(xiàn)均處于不同金屬薄膜層，設(shè)置于暗區(qū)的線(xiàn)不會(huì)與柵極線(xiàn)、數(shù)據(jù)線(xiàn)的走線(xiàn)位置發(fā)生沖突，無(wú)需更改暗區(qū)寬度，因此，不會(huì)影響顯示裝置的顯示效果，因而，也能夠適用于高分別率的lcd裝置。

(2)進(jìn)一步地，將信號(hào)線(xiàn)設(shè)置于邊框區(qū)域，將com線(xiàn)的全部線(xiàn)或部分線(xiàn)和/或電壓線(xiàn)設(shè)置于暗區(qū)，與現(xiàn)有技術(shù)中將上述三類(lèi)線(xiàn)均設(shè)置于邊框相比，即能夠減小邊框?qū)挾?，而且能夠避免將傳輸脈沖信號(hào)的信號(hào)線(xiàn)設(shè)置于暗區(qū)時(shí)，出現(xiàn)對(duì)其他線(xiàn)路產(chǎn)生干擾的問(wèn)題。

(3)進(jìn)一步地，與現(xiàn)有技術(shù)相比，在兩層金屬薄膜層結(jié)構(gòu)的陣列基板中，增設(shè)第三金屬薄膜層，當(dāng)com線(xiàn)或電壓線(xiàn)設(shè)置于暗區(qū)時(shí)，通過(guò)第三金屬薄膜層完成走線(xiàn)，對(duì)其他層的柵極線(xiàn)、信號(hào)線(xiàn)和數(shù)據(jù)線(xiàn)均無(wú)影響，制造工藝簡(jiǎn)單。

(4)進(jìn)一步地，在電壓線(xiàn)設(shè)置于暗區(qū)時(shí)，為了實(shí)現(xiàn)電壓線(xiàn)與薄膜晶體管的第二電極之間的連接，在第一金屬薄膜層設(shè)置連接線(xiàn)，通過(guò)過(guò)孔的方式使連接線(xiàn)與電壓線(xiàn)和薄膜晶體管的第二電極分別電連接，從而實(shí)現(xiàn)電壓線(xiàn)與薄膜晶體管的第二電極之間的連接。這樣的設(shè)置減小了邊框的同時(shí)，保證對(duì)暗區(qū)的其他結(jié)構(gòu)無(wú)影響。

(5)進(jìn)一步地，與現(xiàn)有技術(shù)相比，首先將邊框區(qū)域的com線(xiàn)變短，也即第一子com線(xiàn)，然后在暗區(qū)設(shè)置第二子com線(xiàn)，并將兩部分子com線(xiàn)通過(guò)過(guò)孔的方式電連接，從而既能夠減小邊框，又能夠保證com線(xiàn)的電阻要求，同時(shí)，在第三金屬薄膜層增設(shè)的第二子com線(xiàn)后，對(duì)暗區(qū)的其他結(jié)構(gòu)無(wú)影響，工藝簡(jiǎn)單。

(6)進(jìn)一步地，將全部com線(xiàn)都設(shè)置于暗區(qū)，并使com線(xiàn)與公共電極連接，對(duì)于com線(xiàn)來(lái)講，最大程度的減小邊框。

(7)進(jìn)一步，設(shè)置于暗區(qū)的com線(xiàn)、信號(hào)線(xiàn)和電壓線(xiàn)覆蓋一列或幾列像素，可靈活設(shè)置。

本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)明白，本發(fā)明的實(shí)施例可提供為方法、裝置、或計(jì)算機(jī)程序產(chǎn)品。因此，本發(fā)明可采用完全硬件實(shí)施例、完全軟件實(shí)施例、或結(jié)合軟件和硬件方面的實(shí)施例的形式。而且，本發(fā)明可采用在一個(gè)或多個(gè)其中包含有計(jì)算機(jī)可用程序代碼的計(jì)算機(jī)可用存儲(chǔ)介質(zhì)(包括但不限于磁盤(pán)存儲(chǔ)器、cd-rom、光學(xué)存儲(chǔ)器等)上實(shí)施的計(jì)算機(jī)程序產(chǎn)品的形式。

雖然已經(jīng)通過(guò)例子對(duì)本發(fā)明的一些特定實(shí)施例進(jìn)行了詳細(xì)說(shuō)明，但是本領(lǐng)域的技術(shù)人員應(yīng)該理解，以上例子僅是為了進(jìn)行說(shuō)明，而不是為了限制本發(fā)明的范圍。本領(lǐng)域的技術(shù)人員應(yīng)該理解，可在不脫離本發(fā)明的范圍和精神的情況

下，對(duì)以上實(shí)施例進(jìn)行修改。本發(fā)明的范圍由所附權(quán)利要求來(lái)限定。