專利名稱：Lcd顯示器的選擇驅(qū)動器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及有選擇地驅(qū)動LCD顯示器中象素行的電路，更具體地說涉及行選擇驅(qū)動器電路，該電路采用淀積在液晶顯示器的襯底上的薄膜晶體管。
采用液晶顯示器(LCD)或類似器件的顯示器包括淀積在一塊玻璃襯底上的薄膜MOS晶體管。目前，幾乎所有的商業(yè)化的動態(tài)矩陣液晶顯示器(AMLCD)都是非掃描的。
非掃描的AMLCD的每一列和行都需要一根外部引線。例如，對一臺黑白的768×1024XGA計算機顯示器來說，一個直接線路接口驅(qū)動器需要1792根引線。這種對顯示驅(qū)動器中大量引線的需要是一個主要的問題，隨著顯示器分辨率和復(fù)雜程度的提高，這一問題顯得更為嚴重。解決這一問題的兩個主要目的是為了減少所需輸入引線的數(shù)量以及將驅(qū)動器電路如移位寄存器和鎖存器直接集成到顯示器襯底上。
美國專利No.5，034，735公開了一種每一象素行采用兩個晶體管的驅(qū)動裝置，用以產(chǎn)生選擇和非選擇信號，并且通過晶體管控制門順序地將它們編址。這些晶體管可以是淀積在玻璃襯底上的薄膜晶體管，與開關(guān)電路43、開關(guān)信號產(chǎn)生單元41、掃描選擇信號總線411和掃描非選擇總線412一起形成。
美國專利No.5，157，386公開了一種通過K位視頻數(shù)字數(shù)據(jù)驅(qū)動具有M行和N列的動態(tài)矩陣液晶顯示器的電路。能夠處于接通和斷開狀態(tài)的模擬開關(guān)接收視頻電壓和控制信號，并根據(jù)控制信號有選擇地向每一列輸出視頻電壓。這不是有選擇地驅(qū)動顯示器行的電路。
美國專利No.5，113，181公開了一種包括許多排列成行和列的象素的顯示裝置，其中公開了一種數(shù)據(jù)驅(qū)動多路分解器。
上述美國專利是本發(fā)明人所知的最相關(guān)的先有技術(shù)。幾乎所有的其它商業(yè)化的動態(tài)矩陣液晶顯示器都是非掃描的。
本發(fā)明通過采用集成的行選擇驅(qū)動器電路來解決上述問題。新穎的行選擇驅(qū)動器電路的功能類似于移位寄存器。
本發(fā)明提供了一種用于LCD顯示器的電路，其中LCD顯示器具有第一組象素列和第二組象素行，它們?nèi)慷嫉矸e在如玻璃那樣的襯底上。該電路包括對應(yīng)于象素行數(shù)的多個行選擇驅(qū)動器電路，它們向象素行供電。行選擇驅(qū)動器電路與象素列和行一起淀積在玻璃襯底上。每個行選擇驅(qū)動器電路的輸出連到相應(yīng)的象素行上，并與下一個行選擇驅(qū)動器電路相連，作為觸發(fā)輸入。LCD顯示器外部的開關(guān)裝置具有與行選擇驅(qū)動器電路電連接的引線，其中引線的數(shù)目遠遠小于象素行數(shù)。在一個實例中，引線數(shù)目從240減少到10。
因此，本發(fā)明的一個目的是通過不需要將集成電路安裝在一片單獨的襯底上來降低制造成本并提高性能的可靠性。
本發(fā)明的另一個目的是為了形成一種新的選擇驅(qū)動器電路的驅(qū)動線路，它可以直接集成在顯示器襯底上。這消除了非掃描AMLCD所需的外圍集成電路和混合裝配的費用。
本發(fā)明的這些目的和其它目的通過以下結(jié)合附圖所作的詳細的描述將變得更易于理解，附圖中

圖1是電路框圖，其中采用可以本發(fā)明的行選擇驅(qū)動器電路;
圖2是根據(jù)本發(fā)明的示意圖;
圖3是圖2電路的輸入和輸出的時序圖;
圖4是當所有的偶數(shù)級中的VSSx被附加的偽接地端VSSy取代時圖2電路的輸入和輸出的另一時序圖;以及圖5是本發(fā)明的另一實施例的示意圖，其中所有的偶數(shù)級中的VSSx被VSSy取代。
本發(fā)明僅以384×240象素的彩色手提便攜式電視機為例來說明。共同未決申請No.971，721中詳細地公開了圖1所示的電路，該申請于1992年11月3日遞交，題目為“LCD顯示器的數(shù)據(jù)驅(qū)動電路”，這里全部引用以作參考。標以行選擇驅(qū)動器的框14代表本發(fā)明，圖中只畫出了與象素晶體管10和電容12的前兩行和最后一行相連的情況。如上面引用的共同未決申請中所說明的那樣，行選擇驅(qū)動器電路14與截止顯示控制電路8中的開關(guān)元件或控制邏輯電路相連。引線9將開關(guān)元件或控制邏輯電路與顯示器上的行選擇驅(qū)動器電路14相連。本發(fā)明的行選擇驅(qū)動器電路的細節(jié)如圖2所示。
應(yīng)注意的是，雖然圖1中只在玻璃顯示器的一側(cè)畫出了行選擇驅(qū)動器電路14，但是還可以包括一個與象素行相連的相同的第二行選擇驅(qū)動器電路，它位于玻璃顯示器另一側(cè)。當需要進行修理時，第二行選擇驅(qū)動器電路將提供重復(fù)的電路模式，便于尋找電路故障。
在行選擇驅(qū)動器電路14中有240個相同的電路級。每個電路級用矩形虛線框表示，并標以第1級、第2級、第3級一直到第240級。包括從第3級到第240級的所有級都是相同的。行選擇驅(qū)動器電路14最好用LCD顯示器襯底上的薄膜晶體管構(gòu)成，以便產(chǎn)生顯示用的掃描信號，使象素晶體管10的被選到的一行導(dǎo)通或截止。
本發(fā)明特別集中在減少與行驅(qū)動器電路相連的外部引線的數(shù)目這一點上，在本例中引線的數(shù)目從240減到10。本電路解決了采用性能較差的薄膜晶體管所帶來的問題，如遷移率較低、閾值電壓的不一致性和閾值電壓漂移，并且它還能直接淀積在玻璃襯底上。
如圖2所示，行選擇驅(qū)動器電路14分成奇數(shù)級和偶數(shù)級。每級最好包括七個晶體管。第1級的輸出接到第2級的輸入以及象素晶體管10的第一行。第2級的輸出接到第3級的輸入以及象素的第二行，這樣一直到第240級。所有的級都接收一個共同的或第一時鐘信號φ2，所有的奇數(shù)級都分別接收第二和第四時鐘控制信號φ1，o和φ3，o，所有的偶數(shù)級都分別接收第三和第五時鐘控制信號φ1，e和φ3，e。所有的級都與共同的電源端VCC、共同的接地端VSS和共同的偽接地端VSSx和VSS1相連。第六或SDIN移入時鐘信號與行選擇驅(qū)動器電路14的第一級相連。這樣，控制電路8中的開關(guān)元件或控制邏輯電路的輸入引線9包括SDIN、φ1，o、φ1，e、φ2、φ3，o、φ3，e、VCC、VSS、VSSx和VSS1。正如下面將要說明的那樣，可以看到控制240個行選擇驅(qū)動器電路只需要10條控制引線。
控制時鐘信號的波形如圖3所示。時鐘信號φ2的周期，即從一個φ2脈沖開始到下一個φ2脈沖開始之間的間隔在本例中是相同的，因為NTSC系統(tǒng)的電視行掃描時間大約為63微秒。其它的時鐘信號，即φ1，o、φ3，o、φ1，e和φ3，e的周期為φ2周期的兩倍。每一級的輸出即第1行、第2行、第3行……第240行與一行顯示器的象素門電路相連，如圖1所示。
視頻信息以每次一行的方式輸送至圖1的系統(tǒng)。如本領(lǐng)域的一般技術(shù)人員所知道的那樣，圖2的薄膜晶體管的較低的遷移率有可能使圖1的系統(tǒng)在一行期間(本例中為63μs)未能達到行選擇時間。因此，為了獲得較長的行選擇時間來對象素電容12充放電，在前一行停止作用之前，實際上就對接下來的一行觸發(fā)了。然而，每次只提供一行信息，因為在任何給定的行時間周期只有一行即象素行被鎖定。這一過程稱為“行預(yù)選”。此處公開的新型行選擇驅(qū)動器電路的優(yōu)點是減少了外部引線連接的數(shù)目。在本例中，引線連接的數(shù)目從240減到10。引線的減少又極大地簡化了LCD的組裝和封裝，因為外部引線連接的數(shù)目大大地減少了。雖然新穎的電路每級需要七個晶體管，但是晶體管當然是極小的，并且很容易在玻璃襯底上制造。結(jié)果，由于顯著地減少了與玻璃襯底的引線連接，所以這種新型的行選擇驅(qū)動器電路降低了制造成本。
如圖2和圖3的時序圖所示，在運行開始時，時鐘信號φ1，o和φ1，e在t0發(fā)出初始化脈沖。φ1，o和φ1，e具有初始化時鐘脈沖，它們使所有級中的晶體管16導(dǎo)通，由此使所有的節(jié)點a1、a2、……a240被充電到大約等于VCC-Vt的電壓值(邏輯“1”)，其中Vt是晶體管16的閾值電壓。這時所有的節(jié)點a1至a240使所有級中的全部晶體管18導(dǎo)通，這導(dǎo)致第1行至第240行的所有掃描行放電，達到公共接地端的電位(邏輯“0”)。應(yīng)注意的是，t1時出現(xiàn)并從t1延續(xù)至t2的時鐘信號φ1，o不會對行選擇驅(qū)動器電路14產(chǎn)生影響，因為它在初始化信號脈沖和行全部都處于地電位(邏輯“0”)之后到來。
在t2時刻，SDIN信號變?yōu)楦唠娢?，它使?級的晶體管19導(dǎo)通，從而使第1級的節(jié)點a1放電至VSS1的電位，即邏輯“0”。然后在t3時刻，φ2變?yōu)楦唠娢?邏輯“1”)，使所有級中的晶體管20導(dǎo)通，將節(jié)點b1拉到邏輯“1”電位。
節(jié)點b2至b240將處于接近VSSx的電位，因為在t3時刻由于SDIN脈沖的作用只有節(jié)點a1是處在邏輯“0”電位，而節(jié)點a2至a240仍保持在邏輯“1”電位。這使得第2級至第240級的晶體管20和22導(dǎo)通，并且由于晶體管22設(shè)計得比晶體管20大許多，最好是10∶1，所以節(jié)點b2至b240將被向下拉到接近VSSx的電位。晶體管20和22的大小差很多，因為晶體管22的較大的實際尺寸確保晶體管22上的電壓降比起晶體管20來要小，因此確保電路各級的工作狀況更穩(wěn)定。φ2脈沖回到邏輯“0”之后，僅有節(jié)點b1保持在邏輯“1”，因為節(jié)點a1處于邏輯“0”，它使第1級中的晶體管22和18截止，但不影響任何其它級。
在t4時刻，φ3，o上升到VCC的電位，這使節(jié)點c1被充電到邏輯“1”電位，因為處于邏輯“1”的節(jié)點b1僅使第1級中的晶體管24導(dǎo)通。一旦φ3變?yōu)檫壿嫛?”電位，只有第1級中的晶體管26被導(dǎo)通，從而將第1行充電到邏輯“1”電位。在第1行處于邏輯“1”的一端時間，圖1的第1行中的全部象素晶體管10被導(dǎo)通。
從t1時刻算起經(jīng)過63μs后，在t5時刻，φ1，e輸入線的脈沖為高電位，從而使所有奇數(shù)級的晶體管16導(dǎo)通，并將節(jié)點a2、a4、a6……a240充電到邏輯“1”電位。這時，第1行處于邏輯“1”電位，使第2級中的晶體管19導(dǎo)通，因此φ1，e一回到邏輯“0”之后，節(jié)點a2就回到邏輯“0”。在t6時刻，φ2輸入線的脈沖為高電位，使所有級中的晶體管20導(dǎo)通，從而將節(jié)點b1和b2的電位拉到邏輯“1”，而b3至b240將接近VSSx的電壓。這時節(jié)點a1和a2為邏輯“0”，節(jié)點a3至a240為邏輯“1”，因此在φ2返回邏輯“0”之后內(nèi)節(jié)點b1和b2保持在邏輯“1”。在t7時刻，φ3，e輸入線升高到VCC的電位，由此節(jié)點c2被充電到邏輯“1”，因為節(jié)點b2處于邏輯“1”，使第2級的晶體管24導(dǎo)通。然后，節(jié)點c2使第2級的晶體管26導(dǎo)通，并且將第2行充電到邏輯“1”，于是使第2行中的所有象素晶體管10都導(dǎo)通。
在t9時刻，即t1時刻后經(jīng)過了126μs，φ1，o輸入線成為高電位，于是使除第3級以外的所有奇數(shù)級中的晶體管16都導(dǎo)通，并使除節(jié)點a3以外的所有節(jié)點a1至a239都被充電到邏輯“1”。節(jié)點a3將處于VCC和VSS1之間的一個中間電位。這是因為在t9時刻，通過φ1，o和第2行信號的作用，晶體管16和19都導(dǎo)通的緣故。φ1，o一回到邏輯“0”電位之后，節(jié)點a3就將返回到VSS1。一旦節(jié)點a1處于邏輯“1”電位，第1級的晶體管18就導(dǎo)通，這樣第1行放電到邏輯“0”電位，因此這時不選第1行。
剩余幀時間周期期間的控制和時鐘信號將使掃描行的第3行至第240行以上述同樣的方式被選擇和不被選擇。
應(yīng)注意的是，如本領(lǐng)域的一般技術(shù)人員將會理解的那樣，在正常工作狀態(tài)下，t0至t1之間的初始脈沖是不必要的，因為顯示信息的第一幀是忽略的。這是因為顯示信息的第一幀波動非?？?，不會對顯示輸出產(chǎn)生不利的影響。
以上述方式連接的電源VCC、偽接地線電壓VSS1和VSSx以及接地線VSS最好都根據(jù)數(shù)據(jù)驅(qū)動方案來調(diào)整。所有的接地線電壓最好都相互分開，以便減少由電路引入的噪聲。例如，如果采用列倒象方案，則應(yīng)在15至25伏之間選擇VCC，并且接地線電壓應(yīng)在-10至-0伏之間。
如本領(lǐng)域的一般技術(shù)人員將會理解的那樣，上述所有的控制和時鐘信號的脈寬是根據(jù)預(yù)先安排的時間來決定的。對薄膜晶體管的尺寸的也進行最佳選擇以滿足性能的需要。
以上結(jié)合NTSC電視系統(tǒng)380×240象素顯示器的63μs的行掃描間隔，對本發(fā)明的行選擇驅(qū)動器電路的工作情況進行了說明。應(yīng)懂得，這只是本發(fā)明的一個實施例，在不偏離本發(fā)明的前提下也可以采用其它實施例和時序方案。例如，不是用于電視機的LCD顯示器或具有更高分辨率的顯示器都可以包括在本發(fā)明的范圍內(nèi)。假如控制信號所有的關(guān)鍵時序和電壓值都來源于玻璃集成電路，那么該電路為顯示系統(tǒng)的最優(yōu)化提供了便利和靈活性。此外，由于電路操作簡單，所以在生產(chǎn)中能提高產(chǎn)量。
這樣，圖1和2所示的電路適用于LCD顯示器，其中LCD顯示器在襯底上包括第一組象素列和第二組象素行。電路包括許多行選擇驅(qū)動器電路14，從第1級到第240級，對應(yīng)于象素行數(shù)。它們有選擇地給象素行供電。行選擇驅(qū)動器電路淀積在LCD顯示器襯底上，每個電路產(chǎn)生一個輸出，該輸出有選擇地與相應(yīng)的行相連，并連接到下一個行選擇驅(qū)動器電路作為觸發(fā)輸入。LCD顯示器外部的控制電路8中的開關(guān)裝置或控制邏輯電路具有引線9，它們與行選擇驅(qū)動器電路14電連接，用于向所有的行選擇驅(qū)動器電路14提供第一時鐘信號(φ2)，僅向所有的奇數(shù)行選擇驅(qū)動器電路提供第二時鐘信號(φ1，o)，僅向所有的偶數(shù)行選擇驅(qū)動器電路提供第三時鐘信號(φ1，e)，僅向所有的奇數(shù)行選擇驅(qū)動器電路提供第四時鐘信號(φ3，o)，僅向所有的偶數(shù)行選擇驅(qū)動器電路提供第五時鐘信號(φ3，e)，以及僅向第一行選擇驅(qū)動器電路提供第六時鐘信號(SDIN)作為移位信號，這六個時鐘信號使每個行選擇驅(qū)動器電路輸出一個輸出信號，因此每個象素行被順序供電?？梢钥吹?，從控制電路8中的開關(guān)裝置或控制邏輯電路得到的外部引線的數(shù)目小于象素行數(shù)。如前所述，包括接地線和偽接地線，從開關(guān)裝置只引出10條控制線來控制所有的240個行驅(qū)動器電路。
每個行選擇驅(qū)動器電路包括多個在玻璃襯底上形成的相互連接的薄膜晶體管，以便順序觸發(fā)每個象素行。
如前所述，第一級行選擇驅(qū)動器電路在第一預(yù)定周期觸發(fā)第一象素行。在第一預(yù)定周期結(jié)束之前，相鄰的第二級行選擇驅(qū)動器電路在第二預(yù)定周期觸發(fā)下一象素行，以便為每行提供更長的行選擇時間，使相應(yīng)象素行的象素充電或放電。
還可以看到，每個行選擇驅(qū)動器電路的輸出信號不僅向它本身的相應(yīng)的象素行供電，而且還作為位移信號到達緊接的下一個行選擇驅(qū)動器電路。每個行選擇驅(qū)動器電路包括第一組相互連接的晶體管16和18，用來接收第二和第三時鐘信號(φ1，o、φ1，e)其中的一個信號，使相應(yīng)的象素行成為邏輯“0”，并使第一內(nèi)節(jié)點a1、a2……a240成為邏輯“1”。第二組相互連接的晶體管19、20和22接收移位信號(SDIN或來自前一個行選擇驅(qū)動器電路的行信號)以及第一時鐘信號φ2，使被選擇的第一內(nèi)節(jié)點a成為邏輯“0”，被選擇的第二內(nèi)節(jié)點b成為邏輯“1”。第三組相互連接的晶體管24和26與第一和第二組晶體管相連，用來接收第二節(jié)點b1的邏輯“1”電平和第四、第五時鐘信號(φ3，o、φ3，e)其中的一個信號，使僅對應(yīng)于在第一內(nèi)節(jié)點a1為邏輯“0”的行選擇驅(qū)動器電路的象素行成為邏輯“1”。由于每個行選擇驅(qū)動器電路向它相應(yīng)的行的輸出為邏輯“0”，并且該信號還作為下一級的輸入，所以當移位信號最初出現(xiàn)時，只有第1級在第一內(nèi)節(jié)點a1為邏輯“0”。
每個隨后的行選擇驅(qū)動器電路都以類似的方式運行，前一級的輸出提供與輸入到第一級的輸入信號SDIN類似的等效“移位”信號。所有接下來的級在它們接收到前一級的輸出之前，都保持截止狀態(tài)，這時剛剛討論過的循環(huán)自行重復(fù)。
這一新穎的電路使第一象素行在第一預(yù)定周期被觸發(fā)，在第一預(yù)定周期結(jié)束之前，下一象素行在第二預(yù)定周期被觸發(fā)，以便為每行提供更長的行選擇時間，使相應(yīng)象素行的象素充電或放電。如從圖3的時序圖中可以看到的那樣，U2、VSSx和U3，o是時鐘信號，因此當前一行還在被供電的時候就選擇了下一行。于是雖然兩個φ2脈沖之間的持續(xù)時間為63μs，但是行供電的周期是圖3中所看到的兩倍。
圖2的行驅(qū)動器電路14也可以看作襯底上的M個行驅(qū)動單元，每個產(chǎn)生一個輸出信號。每個輸出信號電連到相應(yīng)的象素行上，并與下一個行驅(qū)動單元相連。顯示器外部的控制單元8中的開關(guān)元件或控制邏輯電路僅向第一行驅(qū)動電路提供初始化時鐘信號(SDIN)連接。它也向所有的行驅(qū)動電路提供共同的時鐘信號(φ1，o、φ1，e、φ2、φ3，o和φ3，e)連接。每個驅(qū)動單元1至M-1的輸出信號作為初始化時鐘信號送至下一個驅(qū)動電路，因此開關(guān)元件和顯示器之間的總的連接數(shù)量等于向第一行驅(qū)動電路提供的共同時鐘信號和初始化時鐘信號的連接數(shù)量。
至此已經(jīng)公開了一種新穎的LCD顯示器的行驅(qū)動器電路，它采用可以與顯示器本身一起淀積在玻璃襯底上的薄膜MOS晶體管，并且減少了包括控制引線和電壓引線的輸入引線的數(shù)目，在本例中從某一預(yù)定的數(shù)目如240減少到10。于是所公開的驅(qū)動器電路的優(yōu)點在于它極大地減少了外部引線的連接數(shù)量，并由于限制了連接部分的間隔顯著地解決了薄膜晶體管液晶顯示器組裝和封裝方面的問題。
此外，因為顯示系統(tǒng)是以每次一行的方式得到其視頻信息的，并且由于薄膜晶體管的較低的遷移率，所以行選擇時間(本例中為63μs)可能不夠。因此，為了獲得較長的行選擇時間來對象素電容充放電，本發(fā)明選擇每次兩行但在一行期間只鎖定一行信息。這一過程稱為“行預(yù)選”。
上述實施例設(shè)計用普通的TFT器件，它們當處在截止狀態(tài)時漏電流非常小(每一微米的溝道寬度大約為0.1微微安培)。通過將圖2的電路修改成圖5的電路便可以允許更大的漏電流。然而，由于t8時刻之后第1級的晶體管24在幀的其余時間將截止，所以節(jié)點c1從晶體管24的漏電流中積累起足夠的電荷，使晶體管26傳導(dǎo)一些電流。這會在第1行的輸出信號中引起不希望的效果，如噪聲。同樣地，節(jié)點c1……c240上積累的電荷也會在其它行輸出信號上產(chǎn)生不希望的效果。
為了改善內(nèi)節(jié)點c1……c240的漏電控制，并且極大地消除節(jié)點c1……c240上積累的電荷所引起的不希望的效果，可以對圖2的電路進行修改，如圖5所示那樣在所有的偶數(shù)級中將VSSx用附加的分開的偽接地端VSSy來代替。此外，圖4的時序圖結(jié)合圖5所示的附加的偽接地端VSSy一起來使用，以便在每個φ2脈沖出現(xiàn)時使VSSx和VSSy交替地變成高電位，它對節(jié)點c1……c240每隔一個φ2脈沖即每隔一行的時間放電。這樣，節(jié)點c便不會被充電到使晶體管26導(dǎo)通的電位。
雖然以上結(jié)合一個最佳實施例和另一個實施例對本發(fā)明進行了說明，但這并不是為了將本發(fā)明的范圍限制在所公開的具體形式內(nèi)，恰恰相反，其目的是為了復(fù)蓋可能包括在本發(fā)明的精神和范圍內(nèi)的那些可替換、經(jīng)修改的等效物。
權(quán)利要求
1.一種用于顯示器的電路，其中所述顯示器具有在襯底上的第一組象素列和第二組象素行，該電路包括對應(yīng)于象素行數(shù)的多個行選擇驅(qū)動器電路(1-240級)，它們向象素行供電，行選擇驅(qū)動器電路淀積在LCD顯示器襯底上，其中每個行選擇驅(qū)動器電路的輸出電連到相應(yīng)的象素行上，并與下一個行選擇驅(qū)動器電路相連，作為觸發(fā)輸入；以及LCD顯示器外部的開關(guān)裝置(8)具有與行選擇驅(qū)動器電路電連接的引線(9)，用于向所有的行選擇驅(qū)動器電路提供第一時鐘信號(Φ2)，僅向所有的奇數(shù)行選擇驅(qū)動器電路提供第二時鐘信號(Φ1，o)，僅向所有的偶數(shù)行選擇驅(qū)動器電路提供第三時鐘信號(Φ1，e)，僅向所有的奇數(shù)行選擇驅(qū)動器電路提供第四時鐘信號(Φ3，o)，僅向所有的偶數(shù)行選擇驅(qū)動器電路提供第五時鐘信號(Φ3，e)，以及僅向第一行選擇驅(qū)動器電路提供第六時鐘信號作為移位信號，這六個時鐘信號使每個行選擇驅(qū)動器電路輸出一個輸出信號，因此每個象素行被順序供電。
2.權(quán)利要求1的電路，其中從開關(guān)裝置(8)得到的外部引線的數(shù)目小于象素行數(shù)。
3.權(quán)利要求1的電路，其中每個行選擇驅(qū)動器電路(1-240級)包括多個相互連接的薄膜晶體管(16、18、19、20、22和26)，以便順序觸發(fā)每個象素行。
4.權(quán)利要求3的電路還包括第一級行選擇驅(qū)動器電路，它在第一預(yù)定周期觸發(fā)第一象素行;相鄰的第二級行選擇驅(qū)動器電路，它在第一預(yù)定周期結(jié)束之前，在第二預(yù)定周期觸發(fā)下一象素行，以便為每行提供更長的行選擇時間，使相應(yīng)象素行的象素充電或放電。
5.以上任何的權(quán)利要求的電路還包括顯示器外部的并與每一個奇數(shù)行選擇驅(qū)動器電路有電連接的第一偽接地裝置;顯示器外部的并與每一個偶數(shù)行選擇驅(qū)動器電路有電連接的第二偽接地裝置;以及其中第一和第二偽接地裝置在每個第一時鐘信號出現(xiàn)時交替地變?yōu)楦唠娢?，用以減小由行選擇驅(qū)動器電路產(chǎn)生的噪聲。
6.以上任何的權(quán)利要求的電路，其中每個行選擇驅(qū)動器電路的輸出信號對其相應(yīng)的象素行供電，并且作為移位信號供給下一個行選擇驅(qū)動器電路。
7.權(quán)利要求6的電路，其中每個行選擇驅(qū)動器電路包括第一組相互連接的晶體管(16和18)，用來接收第二和第三時鐘信號(φ1，o、φ1，e)其中的一個信號，使相應(yīng)的象素行成為邏輯“0”，并使第一內(nèi)節(jié)點(a1、a2……a240)成為邏輯“1”;第二組相互連接的晶體管(19、20和22)接收移位信號(SDIN或行信號)以及第一時鐘信號(φ2)，使被選擇的第一內(nèi)節(jié)點(a)成為邏輯“0”，被選擇的第二內(nèi)節(jié)點(b)成為邏輯“1”;以及第三組相互連接的晶體管(24和26)與第一和第二組晶體管相連，用來接收第二節(jié)點的邏輯“1”電平和第四、第五時鐘信號其中的一個時鐘信號，使僅對應(yīng)于在第一內(nèi)節(jié)點為邏輯“0”的行選擇驅(qū)動器電路的象素行成為邏輯“1”。
8.如權(quán)利要求1的電路，其中襯底是玻璃。
9.襯底上具有N列和M行象素的顯示器的行驅(qū)動電路，該行驅(qū)動電路包括襯底上的M個行驅(qū)動單元，每個產(chǎn)生一個輸出信號，每個輸出信號連到相應(yīng)的象素行上，并與下一個行選擇驅(qū)動電路相連;以及顯示器外部的開關(guān)元件僅向第一行驅(qū)動電路提供初始化時鐘信號連接，向所有的行驅(qū)動電路提供共同的時鐘信號連接，每個驅(qū)動電路1至M-1的輸出信號作為初始化時鐘信號送至下一個驅(qū)動電路，因此開關(guān)元件和顯示器之間的總的連接數(shù)量等于向第一行驅(qū)動電路提供的共同時鐘信號和初始化時鐘信號的連接數(shù)量。
10.根據(jù)以上任何權(quán)利要求的電路，其中顯示器是LCD顯示器。
全文摘要
一種用于顯示器的電路，其中顯示器具有襯底上的第一組象素列和第二組象素行，該電路包括對應(yīng)于象素行數(shù)的多個給象素行供電的行選擇驅(qū)動器電路。行選擇驅(qū)動器電路淀積在LCD顯示器襯底上。每個行選擇驅(qū)動器電路的輸出連到相應(yīng)的象素行上，并與下一個行選擇驅(qū)動器電路相連，作為觸發(fā)輸入。LCD顯示器外部的開關(guān)裝置具有與行選擇驅(qū)動器電路連接的引線，用來切換行選擇驅(qū)動器電路，因此每個象素行被順序供電。
文檔編號G09G3/36GK1090652SQ9311278
公開日1994年8月10日 申請日期1993年12月23日 優(yōu)先權(quán)日1992年12月24日
發(fā)明者李學能 申請人:永豐余香港有限公司