1.一種移位寄存器單元，其特征在于，所述移位寄存器單元包括：
輸入模塊、復(fù)位模塊、第一降噪模塊、第二降噪模塊和輸出模塊；
所述輸入模塊分別與輸入信號端和上拉節(jié)點(diǎn)連接，用于在來自所述輸入信號端的輸入信號的控制下，控制所述上拉節(jié)點(diǎn)的電位；
所述復(fù)位模塊分別與復(fù)位信號端、電源信號端、所述上拉節(jié)點(diǎn)和輸出端連接，用于在來自所述復(fù)位信號端的復(fù)位信號的控制下，對所述上拉節(jié)點(diǎn)和所述輸出端進(jìn)行復(fù)位；
所述第一降噪模塊分別與第一時(shí)鐘信號端、所述電源信號端、所述上拉節(jié)點(diǎn)和所述輸出端連接，用于在來自所述第一時(shí)鐘信號端的第一時(shí)鐘信號的控制下，對所述上拉節(jié)點(diǎn)和所述輸出端進(jìn)行降噪；
所述第二降噪模塊分別與所述輸入信號端、第二時(shí)鐘信號端、所述電源信號端、所述上拉節(jié)點(diǎn)和所述輸出端連接，用于在來自所述第二時(shí)鐘信號端的第二時(shí)鐘信號的控制下，對所述上拉節(jié)點(diǎn)和所述輸出端進(jìn)行降噪；
所述輸出模塊分別與所述第一時(shí)鐘信號端、所述上拉節(jié)點(diǎn)和所述輸出端連接，用于在所述上拉節(jié)點(diǎn)的控制下，向所述輸出端輸出所述第一時(shí)鐘信號。
2.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述第一降噪模塊，包括：第一控制子模塊和第一降噪子模塊；
所述第一控制子模塊分別與所述第一時(shí)鐘信號端、所述電源信號端和第一下拉節(jié)點(diǎn)連接，用于在所述第一時(shí)鐘信號和所述電源信號的控制下，控制所述第一下拉節(jié)點(diǎn)的電位；
所述第一降噪子模塊分別與所述電源信號端、所述第一下拉節(jié)點(diǎn)、所述上拉節(jié)點(diǎn)和所述輸出端連接，用于在所述第一下拉節(jié)點(diǎn)的控制下，分別向所述上拉節(jié)點(diǎn)和所述輸出端輸出所述電源信號，以對所述上拉節(jié)點(diǎn)和所述輸出端降噪。
3.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述第二降噪模塊，包括：第二控制子模塊和第二降噪子模塊；
所述第二控制子模塊分別與所述第二時(shí)鐘信號端、所述電源信號端和第二下拉節(jié)點(diǎn)連接，用于在所述第二時(shí)鐘信號和所述電源信號的控制下，控制所述第二下拉節(jié)點(diǎn)的電位；
所述第二降噪子模塊分別與所述電源信號端、所述第二下拉節(jié)點(diǎn)、所述上拉節(jié)點(diǎn)和所述輸出端連接，用于在所述第二下拉節(jié)點(diǎn)的控制下，分別向所述上拉節(jié)點(diǎn)和所述輸出端輸出所述電源信號，以對所述上拉節(jié)點(diǎn)和所述輸出端降噪。
4.根據(jù)權(quán)利要求2所述的移位寄存器單元，其特征在于，所述第一控制子模塊包括：第一晶體管、第二晶體管、第三晶體管和第四晶體管；所述第一降噪子模塊包括：第五晶體管和第六晶體管；
所述第一晶體管的柵極和第一極與所述第一時(shí)鐘信號端連接，所述第一晶體管的第二極與所述第二晶體管的柵極連接；
所述第二晶體管的第一極與所述第一時(shí)鐘信號端連接，所述第二晶體管的第二極與所述第一下拉節(jié)點(diǎn)連接；
所述第三晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第三晶體管的第一極與所述電源信號端連接，所述第三晶體管的第二極與所述第二晶體管的柵極連接；
所述第四晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第四晶體管的第一極與所述電源信號端連接，所述第四晶體管的第二極與所述第一下拉節(jié)點(diǎn)連接；
所述第五晶體管的柵極與所述第一下拉節(jié)點(diǎn)連接，所述第五晶體管的第一極與所述電源信號端連接，所述第五晶體管的第二極與所述上拉節(jié)點(diǎn)連接；
所述第六晶體管的柵極與所述第一下拉節(jié)點(diǎn)連接，所述第六晶體管的第一極與所述電源信號端連接，所述第六晶體管的第二極與所述輸出端連接。
5.根據(jù)權(quán)利要求3所述的移位寄存器單元，其特征在于，所述第二控制子模塊包括：第七晶體管、第八晶體管、第九晶體管和第十晶體管；所述第二降噪子模塊包括：第十一晶體管和第十二晶體管；
所述第七晶體管的柵極和第一極與所述第二時(shí)鐘信號端連接，所述第七晶體管的第二極與所述第八晶體管的柵極連接；
所述第八晶體管的第一極與所述第二時(shí)鐘信號端連接，所述第八晶體管的第二極與所述第二下拉節(jié)點(diǎn)連接；
所述第九晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第九晶體管的第一極與所述電源信號端連接，所述第九晶體管的第二極與所述第八晶體管的柵極連接；
所述第十晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第十晶體管的第一極與所述電源信號端連接，所述第十晶體管的第二極與所述第二下拉節(jié)點(diǎn)連接；
所述第十一晶體管的柵極與所述第二下拉節(jié)點(diǎn)連接，所述第十一晶體管的第一極與所述電源信號端連接，所述第十一晶體管的第二極與所述上拉節(jié)點(diǎn)連接；
所述第十二晶體管的柵極與所述第二下拉節(jié)點(diǎn)連接，所述第十二晶體管的第一極與所述電源信號端連接，所述第十二晶體管的第二極與所述輸出端連接。
6.根據(jù)權(quán)利要求5所述的移位寄存器單元，其特征在于，所述第二降噪子模塊還與所述輸入信號端和所述第二時(shí)鐘信號端連接，所述第二降噪子模塊還包括：第十三晶體管和第十四晶體管；
所述第十三晶體管的柵極與所述第二時(shí)鐘信號端連接，所述第十三晶體管的第一極與所述輸入信號端連接，所述第十三晶體管的第二極與所述上拉節(jié)點(diǎn)連接；
所述第十四晶體管的柵極與所述第二時(shí)鐘信號端連接，所述第十四晶體管的第一極與所述電源信號端連接，所述第十四晶體管的第二極與所述輸出端連接。
7.根據(jù)權(quán)利要求1至5任一所述的移位寄存器單元，其特征在于，所述輸入模塊包括：第十五晶體管；所述復(fù)位模塊包括：第十六晶體管和第十七晶體管；所述輸出模塊包括：第十八晶體管和電容器；
所述第十五晶體管的柵極和第一極與所輸入信號端連接，所述第十五晶體管的第二極與所述上拉節(jié)點(diǎn)連接；
所述第十六晶體管的柵極與所述復(fù)位信號端連接，所述第十六晶體管的第一極與所述電源信號端連接，所述第十六晶體管的第二極與所述上拉節(jié)點(diǎn)連接；
所述第十七晶體管的柵極與所述復(fù)位信號端連接，所述第十七晶體管的第一極與所述電源信號端連接，所述第十七晶體管的第二極與所述輸出端連接；
所述第十八晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第十八晶體管的第一極與所述第一時(shí)鐘信號端連接，所述第十八晶體管的第二極與所述輸出端連接；所述電容器的一端與所述上拉節(jié)點(diǎn)連接，另一端與所述輸出端連接。
8.根據(jù)權(quán)利要求1至5任一所述的移位寄存器單元，其特征在于，所述移位寄存器單元還包括：幀前降噪模塊；
所述幀前降噪模塊包括：第十九晶體管和第二十晶體管；
所述第十九晶體管的柵極與幀前信號端連接，所述第十九晶體管的第一極與所述電源信號端連接，所述第十九晶體管的第二極與所述上拉節(jié)點(diǎn)連接；
所述第二十晶體管的柵極與所述幀前信號端連接，所述第二十晶體管的第一極與所述電源信號端連接，所述第二十晶體管的第二極與所述輸出端連接。
9.一種移位寄存器單元的驅(qū)動方法，其特征在于，所述移位寄存器單元包括：輸入模塊、復(fù)位模塊、第一降噪模塊、第二降噪模塊和輸出模塊；所述方法包括：
輸入階段，輸入信號端輸入的輸入信號為第一電位，所述輸入模塊控制上拉節(jié)點(diǎn)的電位為第一電位；
輸出階段，第一時(shí)鐘信號端輸入的第一時(shí)鐘信號為第一電位，所述上拉節(jié)點(diǎn)保持第一電位，所述輸出模塊在所述上拉節(jié)點(diǎn)的控制下，向所述輸出端輸出所述第一時(shí)鐘信號；
復(fù)位階段，復(fù)位信號端輸入的復(fù)位信號為第一電位，所述復(fù)位模塊分別對所述上拉節(jié)點(diǎn)和所述輸出端進(jìn)行復(fù)位；
第一降噪階段，所述第一時(shí)鐘信號為第一電位，所述第一降噪模塊在所述第一時(shí)鐘信號的控制下，分別對所述上拉節(jié)點(diǎn)和所述輸出端進(jìn)行降噪；
第二降噪階段，第二時(shí)鐘信號端輸入的第二時(shí)鐘信號為第一電位，所述第二降噪模塊在所述第二時(shí)鐘信號的控制下，分別對所述上拉節(jié)點(diǎn)和所述輸出端進(jìn)行降噪。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述第一降噪模塊，包括：第一控制子模塊和第一降噪子模塊；
所述第一降噪階段中，所述第一時(shí)鐘信號為第一電位，所述第一控制子模塊向第一下拉節(jié)點(diǎn)輸出所述第一時(shí)鐘信號；
所述第一降噪子模塊在所述第一下拉節(jié)點(diǎn)的控制下，分別向所述上拉節(jié)點(diǎn)和所述輸出端輸出來自電源信號端的電源信號。
11.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述第二降噪模塊，包括：第二控制子模塊和第二降噪子模塊；
所述第二降噪階段中，所述第二時(shí)鐘信號為第一電位，所述第二控制子模塊向第二下拉節(jié)點(diǎn)輸出所述第二時(shí)鐘信號；
所述第二降噪子模塊在所述第二下拉節(jié)點(diǎn)的控制下，分別向所述上拉節(jié)點(diǎn)和所述輸出端輸出來自電源信號端的電源信號。
12.根據(jù)權(quán)利要求9至11任一所述的方法，其特征在于，
所述第一時(shí)鐘信號和所述第二時(shí)鐘信號的占空比均為二分之一，且所述第一時(shí)鐘信號和所述第二時(shí)鐘信號的頻率相同，相位相反。
13.一種柵極驅(qū)動電路，其特征在于，所述柵極驅(qū)動電路包括：
至少兩個(gè)級聯(lián)的如權(quán)利要求1至8任一所述的移位寄存器單元。
14.一種顯示裝置，其特征在于，所述顯示裝置包括：如權(quán)利要求13所述的柵極驅(qū)動電路。