本發(fā)明涉及液晶顯示器技術(shù)領(lǐng)域，尤其涉及一種goa電路及液晶顯示裝置。

背景技術(shù)：

液晶顯示器以其高顯示品質(zhì)、價(jià)格低廉、攜帶方便等優(yōu)點(diǎn)，成為在移動(dòng)通訊設(shè)備、電腦、電視等的顯示終端。目前普遍采用的電視液晶顯示器的面板驅(qū)動(dòng)技術(shù)逐漸趨向于采用陣列基板行驅(qū)動(dòng)(gatedriveronarray，簡(jiǎn)稱goa)技術(shù)，其運(yùn)用平板顯示面板的原有制程，將面板水平掃描線的驅(qū)動(dòng)電路制作在顯示區(qū)周圍的基板上，goa技術(shù)能簡(jiǎn)化平板顯示面板的制作工序，省去水平掃描線方向的綁定(bonding)工藝，可提升產(chǎn)能并降低產(chǎn)品成本，同時(shí)可以提升顯示面板的集成度使之更適合制作窄邊框或無(wú)邊框顯示產(chǎn)品，滿足現(xiàn)代人們的視覺追求。

在液晶顯示器中，每個(gè)像素具有一個(gè)薄膜晶體管(thinfilmtransistor，簡(jiǎn)稱tft)，其柵極連接至掃描線，漏極連接至數(shù)據(jù)線，源極則連接至像素電極。在掃描線上施加足夠的電壓，會(huì)使得該條線上的所有薄膜晶體管打開，此時(shí)數(shù)據(jù)線上的顯示信號(hào)電壓寫入像素，以控制不同液晶的透光度進(jìn)而達(dá)到控制色彩的效果。

現(xiàn)有的goa電路通常包括級(jí)聯(lián)的多個(gè)goa單元，每一級(jí)goa單元對(duì)應(yīng)驅(qū)動(dòng)一級(jí)水平掃描線。goa單元主要包括有上拉電路(pull-uppart)、上拉控制電路(pull-upcontrolpart)，下傳電路(transferpart)、下拉電路(keypull-downpart)和下拉維持電路(pull-downholdingpart)，以及負(fù)責(zé)電位抬升的自舉(boast)電容。其中，上拉電路主要負(fù)責(zé)將時(shí)鐘信號(hào)(clock)輸出為柵極(gate)信號(hào)；上拉控制電路負(fù)責(zé)控制上拉電路的打開時(shí)間，一般連接前面級(jí)goa單元傳遞過(guò)來(lái)的下傳信號(hào)或者gate信號(hào)；下拉電路負(fù)責(zé)在第一時(shí)間將gate信號(hào)拉低為低電位，即關(guān)閉gate信號(hào)；下拉維持電路則負(fù)責(zé)將gate輸出信號(hào)和上拉電路的gate信號(hào)維持在關(guān)閉狀態(tài)，通常有兩個(gè)下拉維持模塊交替作用；自舉電容(cboast)則負(fù)責(zé)q點(diǎn)的二次抬升，這樣有利于上拉電路的g(n)輸出。

如圖1所示，在現(xiàn)有技術(shù)中，用于平板顯示的goa電路的一種多級(jí)連接方法，其中，第一低頻時(shí)鐘信號(hào)lc1、第二低頻時(shí)鐘信號(hào)lc2、直流低電壓vss、及4個(gè)高頻時(shí)鐘信號(hào)ck1～ck4的金屬線放置于面板左右兩側(cè)各級(jí)goa電路的外圍。數(shù)個(gè)提供數(shù)據(jù)信號(hào)的數(shù)據(jù)線，數(shù)個(gè)提供掃描信號(hào)的掃描線，數(shù)個(gè)像素p陣列排布，每一像素p電性連接于一條數(shù)據(jù)線及一條掃描線；數(shù)個(gè)移位寄存器依序排列s(n-3)(圖中未示出)、s(n-2)(圖中未示出)、s(n-1)(圖中未示出)、s(n)(圖中未示出)，每一移位寄存器分別輸出一柵極信號(hào)，以掃描顯示裝置中對(duì)應(yīng)的掃描線(gateline)，各移位寄存器分別電性連接第一低頻時(shí)鐘信號(hào)lc1、第二低頻時(shí)鐘信號(hào)lc2、直流低電壓vss以及四個(gè)高頻時(shí)鐘信號(hào)ck1～ck4中的一個(gè)高頻時(shí)鐘信號(hào)。具體地，第n級(jí)goa電路分別接受第一低頻時(shí)鐘信號(hào)lc1、第二低頻時(shí)鐘信號(hào)lc2、直流低電壓vss、高頻時(shí)鐘信號(hào)ck1～ck4中的1個(gè)高頻時(shí)鐘信號(hào)、第n-2級(jí)goa電路產(chǎn)生的g(n-2)信號(hào)和啟動(dòng)信號(hào)st(n-2)、第n+2級(jí)goa電路產(chǎn)生的g(n+2)信號(hào)，并產(chǎn)生g(n)、st(n)和q(n)信號(hào)。

圖2所示為外界條件惡化時(shí)的q點(diǎn)電壓，從圖2可知，q點(diǎn)電壓不能維持(如圖2中a處所示)，進(jìn)而會(huì)影響到goa電路的驅(qū)動(dòng)性能。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種goa電路及液晶顯示裝置，用以解決現(xiàn)有技術(shù)中的goa電路的q點(diǎn)電壓不能維持，從而影響goa電路的驅(qū)動(dòng)性能的技術(shù)問(wèn)題。

本發(fā)明一方面提供一種goa電路，包括多個(gè)級(jí)聯(lián)的goa子電路，每個(gè)goa子電路包括上拉控制單元、上拉單元、下傳單元、下拉單元、下拉維持單元和自舉單元；

其中，上拉控制單元與第一信號(hào)輸入端、第二信號(hào)輸入端及第一節(jié)點(diǎn)連接，用于在第一信號(hào)輸入端的控制下將第二信號(hào)輸入端的電壓信號(hào)輸出至第一節(jié)點(diǎn)上；

上拉單元與高頻時(shí)鐘信號(hào)輸入端、第一信號(hào)輸出端及第一節(jié)點(diǎn)連接，用于將高頻時(shí)鐘信號(hào)輸入端的時(shí)鐘信號(hào)輸入至第一信號(hào)輸出端；

下傳單元與高頻時(shí)鐘信號(hào)輸入端、第一節(jié)點(diǎn)及第二信號(hào)輸出端相連，用于為另一級(jí)goa子電路的第二信號(hào)輸入端提供電壓信號(hào)；

下拉維持單元與第一節(jié)點(diǎn)、直流低電壓輸入端、第一低頻時(shí)鐘信號(hào)輸入端、第二低頻時(shí)鐘信號(hào)輸入端及第一信號(hào)輸出端相連，用于將第一信號(hào)輸出端的輸出信號(hào)維持在低電位狀態(tài)；

自舉單元與第一節(jié)點(diǎn)及第一信號(hào)輸出端相連，用于抬升第一節(jié)點(diǎn)處的電壓；

下拉單元包括第一薄膜晶體管、第二薄膜晶體管和第三薄膜晶體管，其中，第一薄膜晶體管的第一極、第二極和柵極分別與第一節(jié)點(diǎn)、第二薄膜晶體管的第一極及第三信號(hào)輸入端一一對(duì)應(yīng)連接；第二薄膜晶體管的第二極、柵極分別與直流低電壓輸入端、第三信號(hào)輸入端一一對(duì)應(yīng)連接；第三薄膜晶體管的第一極、第二極和柵極分別與第一信號(hào)輸出端、直流低電壓輸入端及第三信號(hào)輸入端一一對(duì)應(yīng)連接。

進(jìn)一步的，上拉控制單元包括第四薄膜晶體管和第五薄膜晶體管；

其中，第四薄膜晶體管的第一極、第二極和柵極分別與第一信號(hào)輸入端、第五薄膜晶體管的第一極和第二信號(hào)輸入端一一對(duì)應(yīng)連接；

第五薄膜晶體管的第二極和柵極分別與第一節(jié)點(diǎn)和第二信號(hào)輸入端一一對(duì)應(yīng)連接。

進(jìn)一步的，下拉維持單元包括第一下拉維持電路和第二下拉維持電路；

其中，第一下拉維持電路與第一節(jié)點(diǎn)、直流低電壓輸入端、第一低頻時(shí)鐘信號(hào)輸入端及第一信號(hào)輸出端相連，用于將第一信號(hào)輸出端的輸出信號(hào)維持在低電位狀態(tài)；

第二下拉維持電路與第一節(jié)點(diǎn)、直流低電壓輸入端、第二低頻時(shí)鐘信號(hào)輸入端及第一信號(hào)輸出端相連，用于將第一信號(hào)輸出端的輸出信號(hào)維持在低電位狀態(tài)。

進(jìn)一步的，第一下拉維持電路包括第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管、第十一薄膜晶體管及第十二薄膜晶體管；

其中，第六薄膜晶體管的第一極、第二極和柵極分別與第一節(jié)點(diǎn)、第七薄膜晶體管的第一極和第十一薄膜晶體管的第一極一一對(duì)應(yīng)連接；

第七薄膜晶體管的第二極和柵極分別與直流低電壓輸入端和第十一薄膜晶體管的第一極一一對(duì)應(yīng)連接；

第八薄膜晶體管的第一極、第二極和柵極分別與第一信號(hào)輸出端、直流低電壓輸入端和第十一薄膜晶體管的第一極一一對(duì)應(yīng)連接；

第九薄膜晶體管的第一極和柵極均與第一低頻時(shí)鐘信號(hào)輸入端連接，第九薄膜晶體管的第二極與第十二薄膜晶體管的第一極連接；

第十薄膜晶體管的第一極、第二極和柵極分別與第一低頻時(shí)鐘信號(hào)輸入端、第十一薄膜晶體管的第一極和第十二薄膜晶體管的第一極一一對(duì)應(yīng)連接；

第十一薄膜晶體管的第二極和柵極分別與直流低電壓輸入端和第一節(jié)點(diǎn)一一對(duì)應(yīng)連接；

第十二薄膜晶體管的第二極和柵極分別與直流低電壓輸入端和第一節(jié)點(diǎn)一一對(duì)應(yīng)連接。

進(jìn)一步的，第二下拉維持電路包括第十三薄膜晶體管、第十四薄膜晶體管、第十五薄膜晶體管、第十六薄膜晶體管、第十七薄膜晶體管、第十八薄膜晶體管及第十九薄膜晶體管；

其中，第十三薄膜晶體管的第一極、第二極和柵極分別與第一節(jié)點(diǎn)、第十四薄膜晶體管的第一極和第十八薄膜晶體管的第一極一一對(duì)應(yīng)連接；

第十四薄膜晶體管的第二極和柵極分別與直流低電壓輸入端和第十八薄膜晶體管的第一極一一對(duì)應(yīng)連接；

第十五薄膜晶體管的第一極、第二極和柵極分別與第一信號(hào)輸出端、直流低電壓輸入端和第十八薄膜晶體管的第一極一一對(duì)應(yīng)連接；

第十六薄膜晶體管的第一極和柵極均與第二低頻時(shí)鐘信號(hào)輸入端連接，第十六薄膜晶體管的第二極與第十九薄膜晶體管的第一極連接；

第十七薄膜晶體管的第一極、第二極和柵極分別與第二低頻時(shí)鐘信號(hào)輸入端、第十八薄膜晶體管的第一極和第十九薄膜晶體管的第一極一一對(duì)應(yīng)連接；

第十八薄膜晶體管的第二極和柵極分別與直流低電壓輸入端和第一節(jié)點(diǎn)一一對(duì)應(yīng)連接；

第十九薄膜晶體管的第二極和柵極分別與直流低電壓輸入端和第一節(jié)點(diǎn)一一對(duì)應(yīng)連接。

進(jìn)一步的，下傳單元包括第二十薄膜晶體管，第二十薄膜晶體管的第一極、第二極和柵極分別與高頻時(shí)鐘信號(hào)輸入端、第二信號(hào)輸出端和第一節(jié)點(diǎn)一一對(duì)應(yīng)連接。

進(jìn)一步的，上拉單元包括第二十一薄膜晶體管，第二十一薄膜晶體管的第一極、第二極和柵極分別與高頻時(shí)鐘信號(hào)輸入端、第一信號(hào)輸出端和第一節(jié)點(diǎn)一一對(duì)應(yīng)連接。

進(jìn)一步的，自舉單元包括電容，電容的第一端與第一節(jié)點(diǎn)相連，電容的第二端與第一信號(hào)輸出端相連。

進(jìn)一步的，第一極為漏極，第二極為源極。

本發(fā)明另一方面提供一種液晶顯示裝置，包括上述的goa電路。

在本發(fā)明提供的goa電路及液晶顯示裝置中，下拉單元中采用第一薄膜晶體管與第二薄膜晶體管串聯(lián)的方式，這種方式降低了goa電路中q點(diǎn)處(即第一節(jié)點(diǎn)m處)的漏電流，并且由于第一薄膜晶體管與第二薄膜晶體管串聯(lián)，使得第一薄膜晶體管或第二薄膜晶體管上承載的電壓減小，在一定程度上減弱了第一薄膜晶體管或第二薄膜晶體管的惡化速度，提高了其使用壽命，從而提升了惡劣環(huán)境下goa電路的穩(wěn)定性，也增強(qiáng)了液晶面板的可靠性。

附圖說(shuō)明

在下文中將基于實(shí)施例并參考附圖來(lái)對(duì)本發(fā)明進(jìn)行更詳細(xì)的描述。其中：

圖1為現(xiàn)有技術(shù)中的goa多級(jí)驅(qū)動(dòng)架構(gòu)示意圖；

圖2為現(xiàn)有技術(shù)中的goa電路q點(diǎn)處的電壓波形圖；

圖3為本發(fā)明實(shí)施例提供的goa子電路的結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例提供的各信號(hào)時(shí)序圖；

圖5為本發(fā)明實(shí)施例提供的goa電路q點(diǎn)處的電壓波形圖。

在附圖中，相同的部件使用相同的附圖標(biāo)記。附圖并未按照實(shí)際的比例繪制。

具體實(shí)施方式

下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說(shuō)明。

圖3為本發(fā)明實(shí)施例提供的goa子電路的結(jié)構(gòu)示意圖，如圖3所示，本發(fā)明實(shí)施例提供一種goa電路，包括多個(gè)級(jí)聯(lián)的goa子電路，每個(gè)goa子電路包括上拉控制單元1、上拉單元2、下傳單元3、下拉單元4、下拉維持單元5和自舉單元6。

一般的，goa電路包括有啟動(dòng)信號(hào)stv，第一低頻時(shí)鐘信號(hào)lc1、第二低頻時(shí)鐘信號(hào)lc2、直流低電壓vss、及4個(gè)高頻時(shí)鐘信號(hào)ck1～ck4。啟動(dòng)信號(hào)用于啟動(dòng)goa的前2級(jí)的t11，以及下拉最后兩級(jí)的t31和t41，低頻信號(hào)lc1和lc2交替的進(jìn)行g(shù)oa電路的下拉維持，goa電路主要為在gate信號(hào)處于關(guān)閉狀態(tài)時(shí)，保持gn處于穩(wěn)定的低電位，同時(shí)掃描線所需的gn信號(hào)主要通過(guò)四個(gè)高頻信號(hào)中的一個(gè)輸出高電平，使顯示面板的柵極信號(hào)可以很好地打開，以控制數(shù)據(jù)(data)信號(hào)輸入像素中的薄膜晶體管中，從而使像素可以正常充放電。

在本實(shí)施例中，設(shè)置有4個(gè)高頻時(shí)鐘信號(hào)，分別用ck1-ck4表示，當(dāng)然高頻時(shí)鐘信號(hào)也可以設(shè)置為其他個(gè)數(shù)，在此不做限定。因此，第n級(jí)goa子電路分別接受第一低頻時(shí)鐘信號(hào)lc1、第二低頻時(shí)鐘信號(hào)lc2、直流低電壓信號(hào)vss、高頻時(shí)鐘信號(hào)ck1-ck4中的一個(gè)、第n-2級(jí)goa子電路產(chǎn)生的第n-2級(jí)柵極信號(hào)g(n-2)(由第n-2級(jí)goa子電路的第一信號(hào)輸出端o1輸出)和第n-2級(jí)啟動(dòng)信號(hào)st(n-2)(由第n-2級(jí)goa子電路的第二信號(hào)輸出端o2輸出)及第n+2級(jí)goa子電路產(chǎn)生的第n+2級(jí)柵極信號(hào)g(n+2)(由第n+2級(jí)goa子電路的第一信號(hào)輸出端o1輸出)，并產(chǎn)生第n級(jí)柵極信號(hào)g(n)、第n級(jí)下傳信號(hào)st(n)(即第n+2級(jí)goa子電路的啟動(dòng)信號(hào)st(n))和第一節(jié)點(diǎn)m處的第n級(jí)第一節(jié)點(diǎn)輸出信號(hào)q(n)。

在本實(shí)施例中，以第n級(jí)goa子電路為例進(jìn)行說(shuō)明，其中，第一信號(hào)輸入端i1提供的信號(hào)為第n-2級(jí)goa子電路產(chǎn)生的第n-2級(jí)柵極信號(hào)g(n-2)；第二信號(hào)輸入端i2提供的信號(hào)為第n-2級(jí)goa子電路產(chǎn)生的第n-2級(jí)下傳信號(hào)st(n-2)；第三信號(hào)輸入端i3提供的信號(hào)為第n+2級(jí)goa子電路產(chǎn)生的第n+2級(jí)柵極信號(hào)g(n+2)。第一信號(hào)輸出端o1輸出的信號(hào)為第n級(jí)goa子電路產(chǎn)生的第n級(jí)柵極信號(hào)g(n)，第一信號(hào)輸出端o1與掃描線連接，以將第n級(jí)柵極信號(hào)g(n)提供給第n級(jí)掃描線；第二信號(hào)輸出端o2輸出的信號(hào)為第n級(jí)goa子電路產(chǎn)生的第n級(jí)下傳信號(hào)st(n)；第一節(jié)點(diǎn)m輸出的信號(hào)為第n級(jí)goa子電路產(chǎn)生的第n級(jí)第一節(jié)點(diǎn)輸出信號(hào)q(n)。第一低頻時(shí)鐘信號(hào)輸入端i7提供第一低頻時(shí)鐘信號(hào)lc1；第二低頻時(shí)鐘信號(hào)輸入端i8提供第二低頻時(shí)鐘信號(hào)lc2；直流低電壓輸入端i9提供直流低電壓信號(hào)vss；高頻時(shí)鐘信號(hào)輸入端i5提供高頻時(shí)鐘信號(hào)ck1-ck4中的一個(gè)。在本實(shí)施例中，對(duì)于前2級(jí)的goa子電路的第一信號(hào)輸入端i1和最后2級(jí)的goa子電路的第三信號(hào)輸入端i3，對(duì)其提供外部啟動(dòng)信號(hào)stv。圖4為上述的各信號(hào)時(shí)序圖，圖4中ck(1)、ck(2)、ck(3)和ck(4)分別表示ck1信號(hào)、ck2信號(hào)、ck3信號(hào)和ck4信號(hào)。

其中，上拉控制單元1與第一信號(hào)輸入端i1、第二信號(hào)輸入端i2及第一節(jié)點(diǎn)m連接，用于在第一信號(hào)輸入端i1的控制下將第二信號(hào)輸入端i2的電壓信號(hào)輸出至第一節(jié)點(diǎn)m上。上拉單元2與高頻時(shí)鐘信號(hào)輸入端i4、第一信號(hào)輸出端o1及第一節(jié)點(diǎn)m連接，用于將高頻時(shí)鐘信號(hào)輸入端i4的時(shí)鐘信號(hào)輸入至第一信號(hào)輸出端o1。

下傳單元3與高頻時(shí)鐘信號(hào)輸入端i4、第一節(jié)點(diǎn)m及第二信號(hào)輸出端o2相連，用于為另一級(jí)goa子電路的第二信號(hào)輸入端i2提供電壓信號(hào)。

下拉維持單元5與第一節(jié)點(diǎn)m、直流低電壓輸入端i9、第一低頻時(shí)鐘信號(hào)輸入端i7、第二低頻時(shí)鐘信號(hào)輸入端i8及第一信號(hào)輸出端o1相連，用于將第一信號(hào)輸出端o1的輸出信號(hào)維持在低電位狀態(tài)。

自舉單元6與第一節(jié)點(diǎn)m及第一信號(hào)輸出端o1相連，用于抬升第一節(jié)點(diǎn)m處的電壓。

下拉單元4包括第一薄膜晶體管t41’、第二薄膜晶體管t41和第三薄膜晶體管t31，其中，第一薄膜晶體管t41’的第一極、第二極和柵極分別與第一節(jié)點(diǎn)m、第二薄膜晶體管t41的第一極及第三信號(hào)輸入端i3一一對(duì)應(yīng)連接；第二薄膜晶體管t41的第二極、柵極分別與直流低電壓輸入端i9、第三信號(hào)輸入端i3一一對(duì)應(yīng)連接；第三薄膜晶體管t31的第一極、第二極和柵極分別與第一信號(hào)輸出端o1、直流低電壓輸入端i9及第三信號(hào)輸入端i3一一對(duì)應(yīng)連接。下拉單元4用于將第n級(jí)柵極信號(hào)g(n)拉低為低電位，即關(guān)閉第n級(jí)柵極信號(hào)g(n)。

在本實(shí)施例提供的goa電路中，下拉單元4中采用第一薄膜晶體管t41’與第二薄膜晶體管t41串聯(lián)的方式，即第一薄膜晶體管t41’的第一極、第二極和柵極分別與第一節(jié)點(diǎn)m、第二薄膜晶體管t41的第一極及第三信號(hào)輸入端i3一一對(duì)應(yīng)連接，第二薄膜晶體管t41的第二極、柵極分別與直流低電壓輸入端i9、第三信號(hào)輸入端i3一一對(duì)應(yīng)連接，這種方式降低了goa電路中q點(diǎn)處(即第一節(jié)點(diǎn)m處)的漏電流，并且由于第一薄膜晶體管t41’與第二薄膜晶體管t41串聯(lián)，使得第一薄膜晶體管t41’或第二薄膜晶體管t41上承載的電壓減小，在一定程度上減弱了第一薄膜晶體管t41’或第二薄膜晶體管t41的惡化速度，提高了其使用壽命，從而提升了惡劣環(huán)境下goa電路的穩(wěn)定性，增強(qiáng)了液晶面板的可靠性。

在本發(fā)明一個(gè)具體實(shí)施例中，上拉控制單元1包括第四薄膜晶體管t11和第五薄膜晶體管t11’；其中，第四薄膜晶體管t11的第一極、第二極和柵極分別與第一信號(hào)輸入端i1、第五薄膜晶體管t11’的第一極和第二信號(hào)輸入端i2一一對(duì)應(yīng)連接；第五薄膜晶體管t11’的第二極和柵極分別與第一節(jié)點(diǎn)m和第二信號(hào)輸入端i2一一對(duì)應(yīng)連接。

上述上拉控制單元1中第四薄膜晶體管t11和第五薄膜晶體管t11’也采用串聯(lián)方式進(jìn)行連接，從而進(jìn)一步降低了goa電路中q點(diǎn)處的漏電流，并且由于第四薄膜晶體管t11和第五薄膜晶體管t11’串聯(lián)，使得第四薄膜晶體管t11或第五薄膜晶體管t11’上承載的電壓減小，在一定程度上減弱了第四薄膜晶體管t11或第五薄膜晶體管t11’的惡化速度，提高了其使用壽命，從而提升了惡劣環(huán)境下goa電路的穩(wěn)定性，增強(qiáng)了液晶面板的可靠性。

在本發(fā)明一個(gè)具體實(shí)施例中，下拉維持單元5包括第一下拉維持電路51和第二下拉維持電路52；其中，第一下拉維持電路51與第一節(jié)點(diǎn)m、直流低電壓輸入端i9、第一低頻時(shí)鐘信號(hào)輸入端i7及第一信號(hào)輸出端o1相連，用于將第一信號(hào)輸出端o1的輸出信號(hào)維持在低電位狀態(tài)；第二下拉維持電路52與第一節(jié)點(diǎn)m、直流低電壓輸入端i9、第二低頻時(shí)鐘信號(hào)輸入端i8及第一信號(hào)輸出端o1相連，用于將第一信號(hào)輸出端o1的輸出信號(hào)維持在低電位狀態(tài)。第一低頻時(shí)鐘信號(hào)輸入端i7提供的第一低頻時(shí)鐘信號(hào)lc1和第二低頻時(shí)鐘信號(hào)輸入端i8提供的第二低頻時(shí)鐘信號(hào)lc2交替的進(jìn)行g(shù)oa子電路的下拉維持，以將柵極信號(hào)和上拉單元2的輸出信號(hào)維持在關(guān)閉狀態(tài)。

在本發(fā)明另一個(gè)具體實(shí)施例中，第一下拉維持電路51包括第六薄膜晶體管t42’、第七薄膜晶體管t42、第八薄膜晶體管t32、第九薄膜晶體管t51、第十薄膜晶體管t53、第十一薄膜晶體管t54及第十二薄膜晶體管t52；其中，第六薄膜晶體管t42’的第一極、第二極和柵極分別與第一節(jié)點(diǎn)m、第七薄膜晶體管t42的第一極和第十一薄膜晶體管t54的第一極一一對(duì)應(yīng)連接；第七薄膜晶體管t42的第二極和柵極分別與直流低電壓輸入端i9和第十一薄膜晶體管t54的第一極一一對(duì)應(yīng)連接；第八薄膜晶體管t32的第一極、第二極和柵極分別與第一信號(hào)輸出端o1、直流低電壓輸入端i9和第十一薄膜晶體管t54的第一極一一對(duì)應(yīng)連接；第九薄膜晶體管t51的第一極和柵極均與第一低頻時(shí)鐘信號(hào)輸入端i7連接，第九薄膜晶體管t51的第二極與第十二薄膜晶體管t52的第一極連接；第十薄膜晶體管t53的第一極、第二極和柵極分別與第一低頻時(shí)鐘信號(hào)輸入端i7、第十一薄膜晶體管t54的第一極和第十二薄膜晶體管t52的第一極一一對(duì)應(yīng)連接；第十一薄膜晶體管t54的第二極和柵極分別與直流低電壓輸入端i9和第一節(jié)點(diǎn)m一一對(duì)應(yīng)連接；第十二薄膜晶體管t52的第二極和柵極分別與直流低電壓輸入端i9和第一節(jié)點(diǎn)m一一對(duì)應(yīng)連接。

在上述第一下拉維持電路中，第六薄膜晶體管t42’與第七薄膜晶體管t42串聯(lián)，進(jìn)一步降低了goa電路中q點(diǎn)處的漏電流，并且由于第六薄膜晶體管t42’與第七薄膜晶體管t42串聯(lián)，使得第六薄膜晶體管t42’或第七薄膜晶體管t42上承載的電壓減小，在一定程度上減弱了第六薄膜晶體管t42’或第七薄膜晶體管t42的惡化速度，提高了其使用壽命，從而提升了惡劣環(huán)境下goa電路的穩(wěn)定性，增強(qiáng)了液晶面板的可靠性。

在本發(fā)明又一個(gè)具體實(shí)施例中，第二下拉維持電路52包括第十三薄膜晶體管t43’、第十四薄膜晶體管t43、第十五薄膜晶體管t33、第十六薄膜晶體管t61、第十七薄膜晶體管t63、第十八薄膜晶體管t64及第十九薄膜晶體管t62；其中，第十三薄膜晶體管t43’的第一極、第二極和柵極分別與第一節(jié)點(diǎn)m、第十四薄膜晶體管t43的第一極和第十八薄膜晶體管t64的第一極一一對(duì)應(yīng)連接；第十四薄膜晶體管t43的第二極和柵極分別與直流低電壓輸入端i9和第十八薄膜晶體管t64的第一極一一對(duì)應(yīng)連接；第十五薄膜晶體管t33的第一極、第二極和柵極分別與第一信號(hào)輸出端o1、直流低電壓輸入端i9和第十八薄膜晶體管t64的第一極一一對(duì)應(yīng)連接；第十六薄膜晶體管t61的第一極和柵極均與第二低頻時(shí)鐘信號(hào)輸入端i8連接，第十六薄膜晶體管t61的第二極與第十九薄膜晶體管t62的第一極連接；第十七薄膜晶體管t63的第一極、第二極和柵極分別與第二低頻時(shí)鐘信號(hào)輸入端i8、第十八薄膜晶體管t64的第一極和第十九薄膜晶體管t62的第一極一一對(duì)應(yīng)連接；第十八薄膜晶體管t64的第二極和柵極分別與直流低電壓輸入端i9和第一節(jié)點(diǎn)m一一對(duì)應(yīng)連接；第十九薄膜晶體管t62的第二極和柵極分別與直流低電壓輸入端i9和第一節(jié)點(diǎn)m一一對(duì)應(yīng)連接。

在上述第二下拉維持電路中，第十三薄膜晶體管t43’與第十四薄膜晶體管t43串聯(lián)，進(jìn)一步降低了goa電路中q點(diǎn)處的漏電流，并且由于第十三薄膜晶體管t43’與第十四薄膜晶體管t43串聯(lián)，使得第十三薄膜晶體管t43’或第十四薄膜晶體管t43上承載的電壓減小，在一定程度上減弱了第十三薄膜晶體管t43’或第十四薄膜晶體管t43的惡化速度，提高了其使用壽命，從而提升了惡劣環(huán)境下goa電路的穩(wěn)定性，增強(qiáng)了液晶面板的可靠性。如圖5所示的goa電路中q點(diǎn)處波形圖，從圖5中可知，本實(shí)施例中提供的goa電路實(shí)現(xiàn)了q點(diǎn)電壓維持，如圖5中b處所示。

在本發(fā)明一個(gè)具體實(shí)施例中，下傳單元3包括第二十薄膜晶體管t22，第二十薄膜晶體管t22的第一極、第二極和柵極分別與高頻時(shí)鐘信號(hào)輸入端i4、第二信號(hào)輸出端o2和第一節(jié)點(diǎn)m一一對(duì)應(yīng)連接。下傳單元3用于為另一級(jí)goa子電路的第二信號(hào)輸入端i2提供電壓信號(hào)，即從下傳單元3的第二信號(hào)輸出端o2輸出的信號(hào)作為另一級(jí)goa子電路的啟動(dòng)信號(hào)。

在本發(fā)明一個(gè)具體實(shí)施例中，上拉單元2包括第二十一薄膜晶體管t21，第二十一薄膜晶體管t21的第一極、第二極和柵極分別與高頻時(shí)鐘信號(hào)輸入端i4、第一信號(hào)輸出端o1和第一節(jié)點(diǎn)m一一對(duì)應(yīng)連接。上拉單元2主要負(fù)責(zé)將高頻時(shí)鐘信號(hào)輸入端i4輸入的高頻時(shí)鐘信號(hào)ck(為ck1-ck4中的一個(gè))輸出為第n級(jí)柵極信號(hào)g(n)。

在本發(fā)明一個(gè)具體實(shí)施例中，自舉單元6包括電容cb，電容cb的第一端與第一節(jié)點(diǎn)m相連，電容cb的第二端與第一信號(hào)輸出端o1相連。

上述各薄膜晶體管中的第一極為漏極，第二極為源極。

本發(fā)明實(shí)施例還提供一種液晶顯示裝置，包括上述實(shí)施例中的goa電路。

雖然已經(jīng)參考優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但在不脫離本發(fā)明的范圍的情況下，可以對(duì)其進(jìn)行各種改進(jìn)并且可以用等效物替換其中的部件。尤其是，只要不存在結(jié)構(gòu)沖突，各個(gè)實(shí)施例中所提到的各項(xiàng)技術(shù)特征均可以任意方式組合起來(lái)。本發(fā)明并不局限于文中公開的特定實(shí)施例，而是包括落入權(quán)利要求的范圍內(nèi)的所有技術(shù)方案。