本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別涉及一種移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置。

背景技術(shù)：

顯示裝置在顯示圖像時(shí)，需要利用移位寄存器(即柵極驅(qū)動(dòng)電路)對(duì)像素單元進(jìn)行掃描，移位寄存器包括多個(gè)級(jí)聯(lián)的移位寄存器單元，每個(gè)移位寄存器單元對(duì)應(yīng)一行像素單元，由該多個(gè)級(jí)聯(lián)的移位寄存器單元實(shí)現(xiàn)對(duì)顯示裝置中各行像素單元的逐行掃描驅(qū)動(dòng)，以顯示圖像。

相關(guān)技術(shù)中有一種移位寄存器單元，該移位寄存器單元主要包括輸入模塊、輸出模塊和降噪模塊。其中，輸入模塊用于將上一行移位寄存器單元輸出端的電壓輸入至該移位寄存器單元，將該移位寄存器單中上拉節(jié)點(diǎn)的電平上拉至高電平，輸出模塊用于在上拉節(jié)點(diǎn)的控制下，向輸出端輸出驅(qū)動(dòng)信號(hào)，降噪模塊用于在時(shí)鐘信號(hào)的控制下，將上拉節(jié)點(diǎn)和輸出端的電平下拉至低電平，從而實(shí)現(xiàn)對(duì)該上拉節(jié)點(diǎn)和輸出端的降噪。

但是，由于降噪模塊是由時(shí)鐘信號(hào)控制的，當(dāng)該時(shí)鐘信號(hào)處于低電平時(shí)，該降噪模塊中的晶體管無法有效開啟，此時(shí)該降噪模塊無法將上拉節(jié)點(diǎn)和輸出端的電平有效下拉至低電平，該降噪模塊的降噪性能較差。

技術(shù)實(shí)現(xiàn)要素：

為了解決相關(guān)技術(shù)中移位寄存器單元的降噪性能較差的問題，本發(fā)明實(shí)施例提供了一種移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置。所述技術(shù)方案如下：

第一方面，提供了一種移位寄存器單元，所述移位寄存器單元包括：

輸入模塊、復(fù)位模塊、第一降噪模塊、第二降噪模塊和輸出模塊；

所述輸入模塊分別與輸入信號(hào)端和上拉節(jié)點(diǎn)連接，用于在來自所述輸入信號(hào)端的輸入信號(hào)的控制下，控制所述上拉節(jié)點(diǎn)的電位；

所述復(fù)位模塊分別與復(fù)位信號(hào)端、電源信號(hào)端、所述上拉節(jié)點(diǎn)和輸出端連接，用于在來自所述復(fù)位信號(hào)端的復(fù)位信號(hào)的控制下，對(duì)所述上拉節(jié)點(diǎn)和所述輸出端進(jìn)行復(fù)位；

所述第一降噪模塊分別與第一時(shí)鐘信號(hào)端、所述電源信號(hào)端、所述上拉節(jié)點(diǎn)和所述輸出端連接，用于在來自所述第一時(shí)鐘信號(hào)端的第一時(shí)鐘信號(hào)的控制下，對(duì)所述上拉節(jié)點(diǎn)和所述輸出端進(jìn)行降噪；

所述第二降噪模塊分別與所述輸入信號(hào)端、第二時(shí)鐘信號(hào)端、所述電源信號(hào)端、所述上拉節(jié)點(diǎn)和所述輸出端連接，用于在來自所述第二時(shí)鐘信號(hào)端的第二時(shí)鐘信號(hào)的控制下，對(duì)所述上拉節(jié)點(diǎn)和所述輸出端進(jìn)行降噪；

所述輸出模塊分別與所述第一時(shí)鐘信號(hào)端、所述上拉節(jié)點(diǎn)和所述輸出端連接，用于在所述上拉節(jié)點(diǎn)的控制下，向所述輸出端輸出所述第一時(shí)鐘信號(hào)。

可選的，所述第一降噪模塊，包括：第一控制子模塊和第一降噪子模塊；

所述第一控制子模塊分別與所述第一時(shí)鐘信號(hào)端、所述電源信號(hào)端和第一下拉節(jié)點(diǎn)連接，用于在所述第一時(shí)鐘信號(hào)和所述電源信號(hào)的控制下，控制所述第一下拉節(jié)點(diǎn)的電位；

所述第一降噪子模塊分別與所述電源信號(hào)端、所述第一下拉節(jié)點(diǎn)、所述上拉節(jié)點(diǎn)和所述輸出端連接，用于在所述第一下拉節(jié)點(diǎn)的控制下，分別向所述上拉節(jié)點(diǎn)和所述輸出端輸出所述電源信號(hào)，以對(duì)所述上拉節(jié)點(diǎn)和所述輸出端降噪。

可選的，所述第二降噪模塊，包括：第二控制子模塊和第二降噪子模塊；

所述第二控制子模塊分別與所述第二時(shí)鐘信號(hào)端、所述電源信號(hào)端和第二下拉節(jié)點(diǎn)連接，用于在所述第二時(shí)鐘信號(hào)和所述電源信號(hào)的控制下，控制所述第二下拉節(jié)點(diǎn)的電位；

所述第二降噪子模塊分別與所述電源信號(hào)端、所述第二下拉節(jié)點(diǎn)、所述上拉節(jié)點(diǎn)和所述輸出端連接，用于在所述第二下拉節(jié)點(diǎn)的控制下，分別向所述上拉節(jié)點(diǎn)和所述輸出端輸出所述電源信號(hào)，以對(duì)所述上拉節(jié)點(diǎn)和所述輸出端降噪。

可選的，所述第一控制子模塊包括：第一晶體管、第二晶體管、第三晶體管和第四晶體管；所述第一降噪子模塊包括：第五晶體管和第六晶體管；

所述第一晶體管的柵極和第一極與所述第一時(shí)鐘信號(hào)端連接，所述第一晶體管的第二極與所述第二晶體管的柵極連接；

所述第二晶體管的第一極與所述第一時(shí)鐘信號(hào)端連接，所述第二晶體管的第二極與所述第一下拉節(jié)點(diǎn)連接；

所述第三晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第三晶體管的第一極與所述電源信號(hào)端連接，所述第三晶體管的第二極與所述第二晶體管的柵極連接；

所述第四晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第四晶體管的第一極與所述電源信號(hào)端連接，所述第四晶體管的第二極與所述第一下拉節(jié)點(diǎn)連接；

所述第五晶體管的柵極與所述第一下拉節(jié)點(diǎn)連接，所述第五晶體管的第一極與所述電源信號(hào)端連接，所述第五晶體管的第二極與所述上拉節(jié)點(diǎn)連接；

所述第六晶體管的柵極與所述第一下拉節(jié)點(diǎn)連接，所述第六晶體管的第一極與所述電源信號(hào)端連接，所述第六晶體管的第二極與所述輸出端連接。

可選的，所述第二控制子模塊包括：第七晶體管、第八晶體管、第九晶體管和第十晶體管；所述第二降噪子模塊包括：第十一晶體管和第十二晶體管；

所述第七晶體管的柵極和第一極與所述第二時(shí)鐘信號(hào)端連接，所述第七晶體管的第二極與所述第八晶體管的柵極連接；

所述第八晶體管的第一極與所述第二時(shí)鐘信號(hào)端連接，所述第八晶體管的第二極與所述第二下拉節(jié)點(diǎn)連接；

所述第九晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第九晶體管的第一極與所述電源信號(hào)端連接，所述第九晶體管的第二極與所述第八晶體管的柵極連接；

所述第十晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第十晶體管的第一極與所述電源信號(hào)端連接，所述第十晶體管的第二極與所述第二下拉節(jié)點(diǎn)連接；

所述第十一晶體管的柵極與所述第二下拉節(jié)點(diǎn)連接，所述第十一晶體管的第一極與所述電源信號(hào)端連接，所述第十一晶體管的第二極與所述上拉節(jié)點(diǎn)連接；

所述第十二晶體管的柵極與所述第二下拉節(jié)點(diǎn)連接，所述第十二晶體管的第一極與所述電源信號(hào)端連接，所述第十二晶體管的第二極與所述輸出端連接。

可選的，所述第二降噪子模塊還與所述輸入信號(hào)端和所述第二時(shí)鐘信號(hào)端連接，所述第二降噪子模塊還包括：第十三晶體管和第十四晶體管；

所述第十三晶體管的柵極與所述第二時(shí)鐘信號(hào)端連接，所述第十三晶體管的第一極與所述輸入信號(hào)端連接，所述第十三晶體管的第二極與所述上拉節(jié)點(diǎn)連接；

所述第十四晶體管的柵極與所述第二時(shí)鐘信號(hào)端連接，所述第十四晶體管的第一極與所述電源信號(hào)端連接，所述第十四晶體管的第二極與所述輸出端連接。

可選的，所述輸入模塊包括：第十五晶體管；所述復(fù)位模塊包括：第十六晶體管和第十七晶體管；所述輸出模塊包括：第十八晶體管和電容器；

所述第十五晶體管的柵極和第一極與所輸入信號(hào)端連接，所述第十五晶體管的第二極與所述上拉節(jié)點(diǎn)連接；

所述第十六晶體管的柵極與所述復(fù)位信號(hào)端連接，所述第十六晶體管的第一極與所述電源信號(hào)端連接，所述第十六晶體管的第二極與所述上拉節(jié)點(diǎn)連接；

所述第十七晶體管的柵極與所述復(fù)位信號(hào)端連接，所述第十七晶體管的第一極與所述電源信號(hào)端連接，所述第十七晶體管的第二極與所述輸出端連接；

所述第十八晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第十八晶體管的第一極與所述第一時(shí)鐘信號(hào)端連接，所述第十八晶體管的第二極與所述輸出端連接；

所述電容器的一端與所述上拉節(jié)點(diǎn)連接，另一端與所述輸出端連接。

可選的，所述移位寄存器單元還包括：幀前降噪模塊；

所述幀前降噪模塊包括：第十九晶體管和第二十晶體管；

所述第十九晶體管的柵極與幀前信號(hào)端連接，所述第十九晶體管的第一極與所述電源信號(hào)端連接，所述第十九晶體管的第二極與所述上拉節(jié)點(diǎn)連接；

所述第二十晶體管的柵極與所述幀前信號(hào)端連接，所述第二十晶體管的第一極與所述電源信號(hào)端連接，所述第二十晶體管的第二極與所述輸出端連接。

第二方面，提供了一種移位寄存器單元的驅(qū)動(dòng)方法，所述移位寄存器單元包括：輸入模塊、復(fù)位模塊、第一降噪模塊、第二降噪模塊和輸出模塊；所述方法包括：

輸入階段，輸入信號(hào)端輸入的輸入信號(hào)為第一電位，所述輸入模塊控制上拉節(jié)點(diǎn)的電位為第一電位；

輸出階段，第一時(shí)鐘信號(hào)端輸入的第一時(shí)鐘信號(hào)為第一電位，所述上拉節(jié)點(diǎn)保持第一電位，所述輸出模塊在所述上拉節(jié)點(diǎn)的控制下，向所述輸出端輸出所述第一時(shí)鐘信號(hào)；

復(fù)位階段，復(fù)位信號(hào)端輸入的復(fù)位信號(hào)為第一電位，所述復(fù)位模塊分別對(duì)所述上拉節(jié)點(diǎn)和所述輸出端進(jìn)行復(fù)位；

第一降噪階段，所述第一時(shí)鐘信號(hào)為第一電位，所述第一降噪模塊在所述第一時(shí)鐘信號(hào)的控制下，分別對(duì)所述上拉節(jié)點(diǎn)和所述輸出端進(jìn)行降噪；

第二降噪階段，第二時(shí)鐘信號(hào)端輸入的第二時(shí)鐘信號(hào)為第一電位，所述第二降噪模塊在所述第二時(shí)鐘信號(hào)的控制下，分別對(duì)所述上拉節(jié)點(diǎn)和所述輸出端進(jìn)行降噪。

可選的，所述第一降噪模塊，包括：第一控制子模塊和第一降噪子模塊；

所述第一降噪階段中，所述第一時(shí)鐘信號(hào)為第一電位，所述第一控制子模塊向第一下拉節(jié)點(diǎn)輸出所述第一時(shí)鐘信號(hào)；

所述第一降噪子模塊在所述第一下拉節(jié)點(diǎn)的控制下，分別向所述上拉節(jié)點(diǎn)和所述輸出端輸出來自電源信號(hào)端的電源信號(hào)。

可選的，所述第二降噪模塊，包括：第二控制子模塊和第二降噪子模塊；

所述第二降噪階段中，所述第二時(shí)鐘信號(hào)為第一電位，所述第二控制子模塊向第二下拉節(jié)點(diǎn)輸出所述第二時(shí)鐘信號(hào)；

所述第二降噪子模塊在所述第二下拉節(jié)點(diǎn)的控制下，分別向所述上拉節(jié)點(diǎn)和所述輸出端輸出來自電源信號(hào)端的電源信號(hào)。

可選的，所述第一時(shí)鐘信號(hào)和所述第二時(shí)鐘信號(hào)的占空比均為二分之一，且所述第一時(shí)鐘信號(hào)和所述第二時(shí)鐘信號(hào)的頻率相同，相位相反。

第三方面，提供了一種柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路包括：至少兩個(gè)級(jí)聯(lián)的如第一方面所述的移位寄存器單元。

第四方面，提供了一種顯示裝置，所述顯示裝置包括：如第三方面所述的柵極驅(qū)動(dòng)電路。

本發(fā)明實(shí)施例提供的技術(shù)方案帶來的有益效果是：

本發(fā)明提供了一種移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置，該移位寄存器單元中設(shè)置了兩個(gè)降噪模塊，當(dāng)?shù)谝粫r(shí)鐘信號(hào)處于第一電位時(shí)，第一降噪模塊能夠?qū)ι侠?jié)點(diǎn)和輸出端進(jìn)行降噪；當(dāng)該第一時(shí)鐘信號(hào)處于第二電位時(shí)，第二時(shí)鐘信號(hào)處于第一電位，此時(shí)該第二降噪模塊能夠?qū)ι侠?jié)點(diǎn)和輸出端進(jìn)行降噪，因此通過該兩個(gè)降噪模塊可以有效消除該上拉節(jié)點(diǎn)和輸出端的噪聲，使得該移位寄存器單元中的上拉節(jié)點(diǎn)和輸出端在非輸出階段始終保持在第二電位，該移位寄存器單元的降噪性能較好。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本發(fā)明實(shí)施例提供的一種移位寄存器單元的結(jié)構(gòu)示意圖；

圖2是本發(fā)明實(shí)施例提供的另一種移位寄存器單元的結(jié)構(gòu)示意圖；

圖3是本發(fā)明實(shí)施例提供的又一種移位寄存器單元的結(jié)構(gòu)示意圖；

圖4是本發(fā)明實(shí)施例提供的一種移位寄存器單元的驅(qū)動(dòng)方法的流程圖；

圖5是本發(fā)明實(shí)施例提供的一種移位寄存器單元的驅(qū)動(dòng)過程的時(shí)序圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。

本發(fā)明所有實(shí)施例中采用的晶體管均可以為薄膜晶體管或場(chǎng)效應(yīng)管或其他特性相同的器件，根據(jù)在電路中的作用本發(fā)明的實(shí)施例所采用的晶體管主要為開關(guān)晶體管。由于這里采用的開關(guān)晶體管的源極、漏極是對(duì)稱的，所以其源極、漏極是可以互換的。在本發(fā)明實(shí)施例中，將其中源極稱為第一級(jí)，漏極稱為第二級(jí)，柵極稱為第三極。按附圖中的形態(tài)規(guī)定晶體管的中間端為柵極、信號(hào)輸入端為源極、信號(hào)輸出端為漏極。此外，本發(fā)明實(shí)施例所采用的開關(guān)晶體管可以包括P型開關(guān)晶體管和N型開關(guān)晶體管中的任一種，其中，P型開關(guān)晶體管在柵極為低電平時(shí)導(dǎo)通，在柵極為高電平時(shí)截止，N型開關(guān)晶體管在柵極為高電平時(shí)導(dǎo)通，在柵極為低電平時(shí)截止。此外，本發(fā)明各個(gè)實(shí)施例中的多個(gè)信號(hào)都對(duì)應(yīng)有第一電位和第二電位。第一電位和第二電位僅代表該信號(hào)的電位有2個(gè)狀態(tài)量，不代表全文中第一電位或第二電位具有特定的數(shù)值。

圖1是本發(fā)明實(shí)施例提供的一種移位寄存器單元的結(jié)構(gòu)示意圖，如圖1所示，該移位寄存器單元可以包括：輸入模塊10、復(fù)位模塊20、第一降噪模塊30、第二降噪模塊40和輸出模塊50。

其中，該輸入模塊10分別與輸入信號(hào)端IN和上拉節(jié)點(diǎn)PU連接，用于在來自該輸入信號(hào)端IN的輸入信號(hào)的控制下，控制該上拉節(jié)點(diǎn)PU的電位。

該復(fù)位模塊20分別與復(fù)位信號(hào)端RST、電源信號(hào)端VSS、該上拉節(jié)點(diǎn)PU和輸出端OUT連接，用于在來自該復(fù)位信號(hào)端RST的復(fù)位信號(hào)的控制下，對(duì)該上拉節(jié)點(diǎn)PU和該輸出端OUT進(jìn)行復(fù)位。

該第一降噪模塊30分別與第一時(shí)鐘信號(hào)端CLK、該電源信號(hào)端VSS、該上拉節(jié)點(diǎn)PU和該輸出端OUT連接，用于在來自該第一時(shí)鐘信號(hào)端CLK的第一時(shí)鐘信號(hào)的控制下，對(duì)該上拉節(jié)點(diǎn)PU和該輸出端OUT進(jìn)行降噪。

該第二降噪模塊40分別與該輸入信號(hào)端IN、第二時(shí)鐘信號(hào)端CLKB、該電源信號(hào)端VSS、該上拉節(jié)點(diǎn)PU和該輸出端OUT連接，用于在來自該第二時(shí)鐘信號(hào)端CLKB的第二時(shí)鐘信號(hào)的控制下，對(duì)該上拉節(jié)點(diǎn)PU和該輸出端OUT進(jìn)行降噪。

該輸出模塊50分別與該第一時(shí)鐘信號(hào)端CLK、該上拉節(jié)點(diǎn)PU和該輸出端OUT連接，用于在該上拉節(jié)點(diǎn)PU的控制下，向該輸出端OUT輸出該第一時(shí)鐘信號(hào)。

綜上所述，本發(fā)明實(shí)施例提供了一種移位寄存器單元，該移位寄存器單元中設(shè)置了兩個(gè)降噪模塊，當(dāng)?shù)谝粫r(shí)鐘信號(hào)處于第一電位時(shí)，該第一降噪模塊能夠?qū)ι侠?jié)點(diǎn)和輸出端進(jìn)行降噪；當(dāng)該第二時(shí)鐘信號(hào)處于第一電位時(shí)，該第二降噪模塊能夠?qū)ι侠?jié)點(diǎn)和輸出端進(jìn)行降噪，因此通過該兩個(gè)降噪模塊可以有效消除該上拉節(jié)點(diǎn)和輸出端的噪聲，該移位寄存器單元的降噪性能較好。

圖2是本發(fā)明實(shí)施例提供的另一種移位寄存器單元的結(jié)構(gòu)示意圖，參考圖2，該第一降噪模塊30可以包括：第一控制子模塊301和第一降噪子模塊302。

該第一控制子模塊301分別與該第一時(shí)鐘信號(hào)端CLK、該電源信號(hào)端VSS和第一下拉節(jié)點(diǎn)PD1連接，用于在該第一時(shí)鐘信號(hào)和該電源信號(hào)的控制下，控制該第一下拉節(jié)點(diǎn)PD1的電位。

該第一降噪子模塊302分別與該電源信號(hào)端VSS、該第一下拉節(jié)點(diǎn)PD1、該上拉節(jié)點(diǎn)PU和該輸出端OUT連接，用于在該第一下拉節(jié)點(diǎn)PD1的控制下，分別向該上拉節(jié)點(diǎn)PU和該輸出端OUT輸出該電源信號(hào)，以對(duì)該上拉節(jié)點(diǎn)PU和該輸出端OUT降噪。

參考圖2，該第二降噪模塊40可以包括：第二控制子模塊401和第二降噪子模塊402。

該第二控制子模塊401分別與該第二時(shí)鐘信號(hào)端CLKB、該電源信號(hào)端VSS和第二下拉節(jié)點(diǎn)PD2連接，用于在該第二時(shí)鐘信號(hào)和該電源信號(hào)的控制下，控制該第二下拉節(jié)點(diǎn)PD2的電位。

該第二降噪子模塊402分別與該電源信號(hào)端VSS、該第二下拉節(jié)點(diǎn)PD2、該上拉節(jié)點(diǎn)PU和該輸出端OUT連接，用于在該第二下拉節(jié)點(diǎn)PD2的控制下，分別向該上拉節(jié)點(diǎn)PU和該輸出端OUT輸出該電源信號(hào)，以對(duì)該上拉節(jié)點(diǎn)PU和該輸出端OUT降噪。

進(jìn)一步，圖3是本發(fā)明實(shí)施例提供的又一種移位寄存器單元的結(jié)構(gòu)示意圖，如圖3所示，該第一控制子模塊301具體可以包括：第一晶體管M1、第二晶體管M2、第三晶體管M3和第四晶體管M4；該第一降噪子模塊302可以包括：第五晶體管M5和第六晶體管M6。

該第一晶體管M1的柵極和第一極與該第一時(shí)鐘信號(hào)端CLK連接，該第一晶體管M1的第二極與該第二晶體管M2的柵極連接。

該第二晶體管M2的第一極與該第一時(shí)鐘信號(hào)端CLK連接，該第二晶體管M2的第二極與該第一下拉節(jié)點(diǎn)PD1連接。

該第三晶體管M3的柵極與該上拉節(jié)點(diǎn)PU連接，該第三晶體管M3的第一極與該電源信號(hào)端VSS連接，該第三晶體管M3的第二極與該第二晶體管M2的柵極連接。

該第四晶體管M4的柵極與該上拉節(jié)點(diǎn)PU連接，該第四晶體管M4的第一極與該電源信號(hào)端VSS連接，該第四晶體管M4的第二極與該第一下拉節(jié)點(diǎn)PD1連接。

該第五晶體管M5的柵極與該第一下拉節(jié)點(diǎn)PD1連接，該第五晶體管M5的第一極與該電源信號(hào)端VSS連接，該第五晶體管M5的第二極與該上拉節(jié)點(diǎn)PU連接。

該第六晶體管M6的柵極與該第一下拉節(jié)點(diǎn)PD1連接，該第六晶體管M6的第一極與該電源信號(hào)端VSS連接，該第六晶體管M6的第二極與該輸出端OUT連接。

在本發(fā)明實(shí)施例中，當(dāng)該第一時(shí)鐘信號(hào)處于第一電位時(shí)，該第一晶體管M1和第二晶體管M2開啟，控制該第一下拉節(jié)點(diǎn)PD1的電位為第一電位，此時(shí)第五晶體管M5和第六晶體管M6開啟，電源信號(hào)端VSS分別向上拉節(jié)點(diǎn)PU和輸出端OUT輸出處于第二電位的電源信號(hào)，從而實(shí)現(xiàn)對(duì)該上拉節(jié)點(diǎn)PU和輸出端OUT的降噪。

進(jìn)一步的，如圖3所示，該第二控制子模塊401可以包括：第七晶體管M7、第八晶體管M8、第九晶體管M9和第十晶體管M10；該第二降噪子模塊402可以包括：第十一晶體管M11和第十二晶體管M12。

該第七晶體管M7的柵極和第一極與該第二時(shí)鐘信號(hào)端CLKB連接，該第七晶體管M7的第二極與該第八晶體管M8的柵極連接。

該第八晶體管M8的第一極與該第二時(shí)鐘信號(hào)端CLKB連接，該第八晶體管M8的第二極與該第二下拉節(jié)點(diǎn)PD2連接。

該第九晶體管M9的柵極與該上拉節(jié)點(diǎn)PU連接，該第九晶體管M9的第一極與該電源信號(hào)端VSS連接，該第九晶體管M9的第二極與該第八晶體管M8的柵極連接。

該第十晶體管M10的柵極與該上拉節(jié)點(diǎn)PU連接，該第十晶體管M10的第一極與該電源信號(hào)端VSS連接，該第十晶體管M10的第二極與該第二下拉節(jié)點(diǎn)PD2連接。

該第十一晶體管M11的柵極與該第二下拉節(jié)點(diǎn)PD2連接，該第十一晶體管M11的第一極與該電源信號(hào)端VSS連接，該第十一晶體管M11的第二極與該上拉節(jié)點(diǎn)PU連接。

該第十二晶體管M12的柵極與該第二下拉節(jié)點(diǎn)PD2連接，該第十二晶體管M12的第一極與該電源信號(hào)端VSS連接，該第十二晶體管M12的第二極與該輸出端OUT連接。

在本發(fā)明實(shí)施例中，當(dāng)該第二時(shí)鐘信號(hào)處于第一電位時(shí)，該第七晶體管M7和第八晶體管M8開啟，控制該第二下拉節(jié)點(diǎn)PD2的電位為第一電位，此時(shí)第十一晶體管M11和第十二晶體管M12開啟，電源信號(hào)端VSS分別向上拉節(jié)點(diǎn)PU和輸出端OUT輸出處于第二電位的電源信號(hào)，從而實(shí)現(xiàn)對(duì)該上拉節(jié)點(diǎn)PU和輸出端OUT的降噪。

可選的，參考圖3，該第二降噪子模塊402還可以與該輸入信號(hào)端IN和該第二時(shí)鐘信號(hào)端CLKB連接，該第二降噪子模塊402還可以包括：第十三晶體管M13和第十四晶體管M14。

該第十三晶體管M13的柵極與該第二時(shí)鐘信號(hào)端CLKB連接，該第十三晶體管M13的第一極與該輸入信號(hào)端IN連接，該第十三晶體管M13的第二極與該上拉節(jié)點(diǎn)PU連接。

該第十四晶體管M14的柵極與該第二時(shí)鐘信號(hào)端CLKB連接，該第十四晶體管M14的第一極與該電源信號(hào)端VSS連接，該第十四晶體管M14的第二極與該輸出端OUT連接。

在本發(fā)明實(shí)施例中，當(dāng)該第二時(shí)鐘信號(hào)處于第一電位時(shí)，該第十三晶體管M13和第十四晶體管M14開啟，能夠?qū)崿F(xiàn)對(duì)上拉節(jié)點(diǎn)PU和輸出端OUT的降噪。

參考圖3，該輸入模塊10可以包括：第十五晶體管M15；該復(fù)位模塊20可以包括：第十六晶體管M16和第十七晶體管M17；該輸出模塊50可以包括：第十八晶體管M18和電容器C。

該第十五晶體管M15的柵極和第一極與所輸入信號(hào)端IN連接，該第十五晶體管M15的第二極與該上拉節(jié)點(diǎn)PU連接，當(dāng)該輸入信號(hào)處于第一電位時(shí)，該第十五晶體管M15開啟，將該上拉節(jié)點(diǎn)PU的電位拉高。

該第十六晶體管M16的柵極與該復(fù)位信號(hào)端RST連接，該第十六晶體管M16的第一極與該電源信號(hào)端VSS連接，該第十六晶體管M16的第二極與該上拉節(jié)點(diǎn)PU連接；該第十七晶體管M17的柵極與該復(fù)位信號(hào)端RST連接，該第十七晶體管M17的第一極與該電源信號(hào)端VSS連接，該第十七晶體管M17的第二極與該輸出端OUT連接。當(dāng)該復(fù)位信號(hào)處于第一電位時(shí)，該第十六晶體管M16和第十七晶體管M17開啟，將該上拉節(jié)點(diǎn)PU和輸出端OUT的電位拉低。

該第十八晶體管M18的柵極與該上拉節(jié)點(diǎn)PU連接，該第十八晶體管M18的第一極與該第一時(shí)鐘信號(hào)端CLK連接，該第十八晶體管M18的第二極與該輸出端OUT連接；該電容器C的一端與該上拉節(jié)點(diǎn)PU連接，另一端與該輸出端OUT連接。當(dāng)該上拉節(jié)點(diǎn)PU處于第一電位時(shí)，該第十八晶體管M18開啟，此時(shí)當(dāng)該第一時(shí)鐘信號(hào)處于第一電位時(shí)，該第一時(shí)鐘信號(hào)端CLK向輸出端OUT輸出驅(qū)動(dòng)信號(hào)。

進(jìn)一步，如圖3所示，本發(fā)明實(shí)施例提供的該移位寄存器單元還可以包括：幀前降噪模塊60；該幀前降噪模塊60包括：第十九晶體管M19和第二十晶體管M20。

該第十九晶體管M19的柵極與幀前信號(hào)端STV連接，該第十九晶體管M19的第一極與該電源信號(hào)端VSS連接，該第十九晶體管M19的第二極與該上拉節(jié)點(diǎn)PU連接；該第二十晶體管M20的柵極與該幀前信號(hào)端連接，該第二十晶體管M20的第一極與該電源信號(hào)端VSS連接，該第二十晶體管M20的第二極與該輸出端OUT連接。

在本發(fā)明實(shí)施例中，在每一幀掃描開始前，該幀前信號(hào)端STV能夠輸出處于第一電位的脈沖信號(hào)，使得該幀前降噪模塊60中的第十九晶體管M19和第二十晶體管M20開啟，以便電源信號(hào)端VSS可以通過第十九晶體管M19向上拉節(jié)點(diǎn)PU輸出處于第二電位的電源信號(hào)，以及通過第二十晶體管M20向輸出端OUT輸出處于第二電位的電源信號(hào)，從而實(shí)現(xiàn)對(duì)該上拉節(jié)點(diǎn)PU和輸出端OUT的幀前降噪。

相關(guān)技術(shù)中的移位寄存器單元一般只設(shè)置有一個(gè)降噪模塊，該降噪模塊在第二時(shí)鐘信號(hào)端CLKB的控制下對(duì)上拉節(jié)點(diǎn)PU及輸出端OUT進(jìn)行降噪。但是，當(dāng)該第二時(shí)鐘信號(hào)處于第二電位時(shí)，該降噪模塊中的晶體管關(guān)斷，沒有信號(hào)對(duì)該上拉節(jié)點(diǎn)PU及輸出端OUT進(jìn)行降噪處理，此時(shí)若輸出模塊所連接的第一時(shí)鐘信號(hào)端CLK輸出的第一時(shí)鐘信號(hào)處于第一電位，將會(huì)使得該移位寄存器單元的上拉節(jié)點(diǎn)PU及輸出端OUT存在噪音信號(hào)，在惡劣情況下可能會(huì)出現(xiàn)多輸出(英文：Multi Output)現(xiàn)象，造成顯示裝置顯示異常。

而在本發(fā)明實(shí)施例提供的移位寄存器單元中設(shè)置了兩個(gè)降噪模塊，該兩個(gè)降噪模塊分別由第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)進(jìn)行控制，當(dāng)?shù)谝粫r(shí)鐘信號(hào)處于第一電位時(shí)，該第一降噪模塊能夠?qū)ι侠?jié)點(diǎn)和輸出端進(jìn)行降噪；當(dāng)該第二時(shí)鐘信號(hào)處于第一電位時(shí)，該第二降噪模塊能夠?qū)ι侠?jié)點(diǎn)和輸出端進(jìn)行降噪，因此通過該兩個(gè)降噪模塊可以有效消除該上拉節(jié)點(diǎn)和輸出端的噪聲，使得該移位寄存器單元中的上拉節(jié)點(diǎn)和輸出端在非輸出階段始終保持在第二電位，有效改善了移位寄存器單元的降噪性能。

圖4是本發(fā)明實(shí)施例提供的一種移位寄存器單元的驅(qū)動(dòng)方法的流程圖，該方法可以用于驅(qū)動(dòng)如圖1至3任一所示的移位寄存器單元，參考圖1，該移位寄存器單元可以包括：輸入模塊10、復(fù)位模塊20、第一降噪模塊30、第二降噪模塊40和輸出模塊50；如圖4所示，該方法具體包括：

步驟101、輸入階段，輸入信號(hào)端IN輸入的輸入信號(hào)為第一電位，該輸入模塊10控制上拉節(jié)點(diǎn)PU的電位為第一電位。

步驟102、輸出階段，第一時(shí)鐘信號(hào)端CLK輸入的第一時(shí)鐘信號(hào)為第一電位，該上拉節(jié)點(diǎn)PU保持第一電位，該輸出模塊50在該上拉節(jié)點(diǎn)PU的控制下，向該輸出端OUT輸出該第一時(shí)鐘信號(hào)。

步驟103、復(fù)位階段，復(fù)位信號(hào)端RST輸入的復(fù)位信號(hào)為第一電位，該復(fù)位模塊20分別對(duì)該上拉節(jié)點(diǎn)PU和該輸出端OUT進(jìn)行復(fù)位。

步驟104、第一降噪階段，該第一時(shí)鐘信號(hào)為第一電位，該第一降噪模塊30在該第一時(shí)鐘信號(hào)的控制下，分別對(duì)該上拉節(jié)點(diǎn)PU和該輸出端OUT進(jìn)行降噪。

步驟105、第二降噪階段，第二時(shí)鐘信號(hào)端CLKB輸入的第二時(shí)鐘信號(hào)為第一電位，該第二降噪模塊40在該第二時(shí)鐘信號(hào)的控制下，分別對(duì)該上拉節(jié)點(diǎn)PU和該輸出端OUT進(jìn)行降噪。

綜上所述，本發(fā)明實(shí)施例提供了一種移位寄存器單元的驅(qū)動(dòng)方法，該驅(qū)動(dòng)方法中包括兩個(gè)降噪階段，在第一降噪階段中，第一時(shí)鐘信號(hào)處于第一電位時(shí)，第一降噪模塊能夠?qū)ι侠?jié)點(diǎn)和輸出端進(jìn)行降噪；在第二降噪階段中，第二時(shí)鐘信號(hào)處于第一電位時(shí)，第二降噪模塊能夠?qū)ι侠?jié)點(diǎn)和輸出端進(jìn)行降噪，因此通過該兩個(gè)降噪階段可以有效消除該上拉節(jié)點(diǎn)和輸出端的噪聲，該移位寄存器單元的降噪性能較好。

需要說明的是，在該復(fù)位階段之后，在下一幀掃描開始之前，該移位寄存器單元可以不斷交替執(zhí)行該第一降噪階段和第二降噪階段，以便對(duì)該上拉節(jié)點(diǎn)和輸出端進(jìn)行循環(huán)降噪。

可選的，如圖2所示，該第一降噪模塊30可以包括：第一控制子模塊301和第一降噪子模塊302；該第二降噪模塊40可以包括：第二控制子模塊401和第二降噪子模塊402。

在上述步驟104中的第一降噪階段中，該第一時(shí)鐘信號(hào)為第一電位，該第一控制子模塊301向第一下拉節(jié)點(diǎn)PD1輸出該第一時(shí)鐘信號(hào)；該第一降噪子模塊302在該第一下拉節(jié)點(diǎn)PD1的控制下，分別向該上拉節(jié)點(diǎn)PU和該輸出端OUT輸出來自電源信號(hào)端VSS的電源信號(hào)。

在上述步驟105中的第二降噪階段中，該第二時(shí)鐘信號(hào)為第一電位，該第二控制子模塊401向第二下拉節(jié)點(diǎn)PD2輸出該第二時(shí)鐘信號(hào)；該第二降噪子模塊402在該第二下拉節(jié)點(diǎn)PD2的控制下，分別向該上拉節(jié)點(diǎn)PU和該輸出端OUT輸出來自電源信號(hào)端VSS的電源信號(hào)。

圖5是本發(fā)明實(shí)施例提供的一種移位寄存器單元的驅(qū)動(dòng)時(shí)序圖，以圖3所示的移位寄存器單元為例，詳細(xì)介紹本發(fā)明實(shí)施例提供的移位寄存器單元的驅(qū)動(dòng)過程：

在每一幀掃描開始之前，該驅(qū)動(dòng)方法中還可以包括幀前降噪階段T0，如圖5所示，在該幀前降噪階段T0中，幀前信號(hào)端STV輸入的幀前信號(hào)為處于第一電位的脈沖信號(hào)，此時(shí)幀前降噪模塊60中的第十九晶體管M19和第二十晶體管M20開啟，電源信號(hào)端VSS對(duì)上拉節(jié)點(diǎn)PU和輸出端OUT進(jìn)行降噪。

在輸入階段T1中，輸入信號(hào)端IN輸入的輸入信號(hào)為第一電位，該輸入模塊10中的第十五晶體管M15開啟，輸入信號(hào)端IN向該上拉節(jié)點(diǎn)PU輸出該輸入信號(hào)，從而控制上拉節(jié)點(diǎn)PU的電位為第一電位，此時(shí)輸出模塊50中的第十八晶體管M18開啟，向輸出端OUT輸出第一時(shí)鐘信號(hào)，在該輸入階段中，該第一時(shí)鐘信號(hào)處于第二電位。

在輸出階段T2中，第一時(shí)鐘信號(hào)端CLK輸入的第一時(shí)鐘信號(hào)為第一電位，由于電容C的自舉作用，該上拉節(jié)點(diǎn)PU的電位被進(jìn)一步拉高，在該上拉節(jié)點(diǎn)PU的控制下，該輸出模塊50中的第十八晶體管M18完全開啟，第一時(shí)鐘信號(hào)端CLK向該輸出端OUT輸出該第一時(shí)鐘信號(hào)，由于此時(shí)該第一時(shí)鐘信號(hào)為第一電位，使得該移位寄存器單元能夠?qū)ο袼貑卧M(jìn)行驅(qū)動(dòng)。同時(shí)，在該上拉節(jié)點(diǎn)PU的控制下，第一降噪模塊30中的第三晶體管M3和第四晶體管M4，以及第二降噪模塊40中的第九晶體管M9和第十晶體管M10開啟，電源信號(hào)端VSS分別向該第一下拉節(jié)點(diǎn)PD1和第二下拉節(jié)點(diǎn)PD2輸出電源信號(hào)，該電源信號(hào)處于第二電位，此時(shí)該第五晶體管M5、第六晶體管M6、第十一晶體管M11和第十二晶體管M12關(guān)斷，從而可以避免對(duì)輸出端輸出的驅(qū)動(dòng)信號(hào)造成影響，保證了輸出的穩(wěn)定性。

在復(fù)位階段T3中，復(fù)位信號(hào)端RST輸入的復(fù)位信號(hào)為第一電位，該復(fù)位模塊20中的第十六晶體管M16和第十七晶體管M17開啟，該電源信號(hào)端VSS分別向該上拉節(jié)點(diǎn)PU和該輸出端OUT輸出處于第二電位的電源信號(hào)，從而實(shí)現(xiàn)對(duì)該上拉節(jié)點(diǎn)PU和該輸出端OUT的復(fù)位。

在該第一降噪階段T4中，該第一時(shí)鐘信號(hào)為第一電位，該第一控制子模塊301中的第一晶體管M1和第二晶體管M2開啟，第一時(shí)鐘信號(hào)端CLK向第一下拉節(jié)點(diǎn)PD1輸出該第一時(shí)鐘信號(hào)，此時(shí)第五晶體管M5和第六晶體管M6開啟，電源信號(hào)端VSS通過第五晶體管M5向該上拉節(jié)點(diǎn)PU輸出處于第二電位的電源信號(hào)，并通過第六晶體管M6向該輸出端OUT輸出該處于第二電位的電源信號(hào)，由此實(shí)現(xiàn)對(duì)該上拉節(jié)點(diǎn)PU和輸出端OUT的降噪。

在該第二降噪階段T5中，該第二時(shí)鐘信號(hào)為第一電位，該第二控制子模塊401中的第七晶體管M7和第八晶體管M8開啟，第二時(shí)鐘信號(hào)端CLKB向第二下拉節(jié)點(diǎn)PD2輸出該第二時(shí)鐘信號(hào)，此時(shí)該第十一晶體管M11和第十二晶體管M12開啟，該電源信號(hào)端VSS通過第十一晶體管M11向該上拉節(jié)點(diǎn)PU輸出電源信號(hào)，并通過第十二晶體管M12向該輸出端OUT輸出該電源信號(hào)，由此實(shí)現(xiàn)對(duì)該上拉節(jié)點(diǎn)PU和輸出端OUT的降噪。

從圖4可以看出，當(dāng)該第一時(shí)鐘信號(hào)處于第一電位時(shí)，第一下拉節(jié)點(diǎn)PD1處于第一電位，此時(shí)由第一降噪模塊30對(duì)上拉節(jié)點(diǎn)PU和輸出端OUT降噪；當(dāng)該第二時(shí)鐘信號(hào)處于第一電位時(shí)，該第二下拉節(jié)點(diǎn)PD2的電位為第一電位，此時(shí)由第二降噪模塊40對(duì)上拉節(jié)點(diǎn)PU和輸出端OUT降噪。由于該第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的頻率相同，相位相反，因此該移位寄存器單元可以交替執(zhí)行該第一降噪階段和第二降噪階段，即該第一降噪模塊30和第二降噪模塊40可以交替工作，以實(shí)現(xiàn)對(duì)該上拉節(jié)點(diǎn)PU和輸出端OUT的循環(huán)降噪，有效改善了該移位寄存器單元的降噪性能。

需要說明的是，在本發(fā)明上述實(shí)施例中，均是以第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的占空比為二分之一，且該兩個(gè)時(shí)鐘信號(hào)的頻率相同，相位相反(即相位差為180度)為例進(jìn)行的說明。當(dāng)然，該第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的占空比也可以為其他數(shù)值，該兩個(gè)時(shí)鐘信號(hào)的相位差也可以為其他數(shù)值，只要保證該兩個(gè)時(shí)鐘信號(hào)不在同一時(shí)刻同時(shí)處于第一電位即可。

還需要說明的是，在上述實(shí)施例中，均是以第一至第二十晶體管為N型晶體管，且第一電位為相對(duì)于該第二電位高電位為例進(jìn)行的說明。當(dāng)然，該第一至第二十晶體管還可以采用P型晶體管，當(dāng)該第一至第二十晶體管采用P型晶體管時(shí)，該第一電位相對(duì)于該第二電位可以為低電位，且該各個(gè)信號(hào)端的電位變化可以與圖5所示的電位變化相反(即二者的相位差為180度)。

綜上所述，本發(fā)明實(shí)施例提供了一種移位寄存器單元的驅(qū)動(dòng)方法，該驅(qū)動(dòng)方法中包括兩個(gè)降噪階段，在第一降噪階段中，第一時(shí)鐘信號(hào)處于第一電位時(shí)，第一降噪模塊能夠?qū)ι侠?jié)點(diǎn)和輸出端進(jìn)行降噪；在第二降噪階段中，第二時(shí)鐘信號(hào)處于第一電位時(shí)，第二降噪模塊能夠?qū)ι侠?jié)點(diǎn)和輸出端進(jìn)行降噪，因此通過該兩個(gè)降噪階段可以有效消除該上拉節(jié)點(diǎn)和輸出端的噪聲，使得該移位寄存器單元中的上拉節(jié)點(diǎn)和輸出端在非輸出階段始終保持在第二電位，有效改善了移位寄存器單元的降噪性能。

本發(fā)明實(shí)施例提供了一種柵極驅(qū)動(dòng)電路，該柵極驅(qū)動(dòng)電路可以包括至少兩個(gè)級(jí)聯(lián)的移位寄存器單元，其中每個(gè)移位寄存器單元可以為如圖1至圖3任一所示的移位寄存器單元。

本發(fā)明實(shí)施例提供一種顯示裝置，該顯示裝置可以包括柵極驅(qū)動(dòng)電路，該柵極驅(qū)動(dòng)電路可以包括至少兩個(gè)級(jí)聯(lián)的如圖1至圖3任一所示的移位寄存器單元。該顯示裝置可以為：液晶面板、電子紙、OLED面板、AMOLED面板、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。

以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。