電路布置以及用于制造所述電路布置的方法
【專利摘要】公開了電路布置以及用于制造所述電路布置的方法。各個實施例可以提供一種電路布置。所述電路布置可以包括：載體，具有至少一個導電線路；多個分立式包封集成電路，布置在所述載體上；其中，所述多個集成電路中的第一集成電路與所述多個集成電路中的第二集成電路電接觸，以形成對所述載體進行旁路的第一電流路徑；以及其中，所述多個集成電路中的第一集成電路與所述多個集成電路中的第二集成電路電接觸，以形成經(jīng)由所述至少一個導電線路的第二電流路徑。
【專利說明】電路布置以及用于制造所述電路布置的方法

【技術領域】
[0001 ] 各個實施例一般涉及電路布置以及用于制造電路布置的方法。

【背景技術】
[0002]集成電路芯片(諸如功率半導體芯片)可以集成到電子封裝(例如過孔封裝(THP)或表面安裝器件(SMD))中。分立式過孔封裝(諸如TO (晶體管外形)封裝，例如T0218、T0220、T0247、T0251)可以用于分立式集成電路芯片。
[0003]各種分立式集成電路芯片可以用于形成各種電路(諸如共源共柵電路或半橋電路)?？梢圆贾枚鄠€集成電路芯片以形成類似共源共柵的電路布置。通常通過在相應應用(例如AC/DC轉換器和/或DC/DC轉換器)中的分立式芯片安裝和/或多芯片安裝來實現(xiàn)類似共源共柵的電路布置。為此目的，可能考慮大量設計，然而，這關于成本性能對于模塊化設計和短功率路徑的任務可能不是最佳的。


【發(fā)明內(nèi)容】

[0004]各個實施例可以提供一種電路布置。所述電路布置可以包括:載體，具有至少一個導電線路；多個分立式包封集成電路，布置在所述載體上；其中，所述多個集成電路中的第一集成電路與所述多個集成電路中的第二集成電路電接觸，以形成對所述載體進行旁路的第一電流路徑；其中，所述多個集成電路中的所述第一集成電路與所述多個集成電路中的所述第二集成電路電接觸，以形成經(jīng)由所述至少一個導電線路的第二電流路徑。

【專利附圖】

【附圖說明】
[0005]在附圖中，相同的附圖標記貫穿不同的視圖一般提及相同部分。附圖并不一定按比例，相反重點一般被放在圖解本發(fā)明的原理上。在下面的描述中，參照下面的附圖描述本發(fā)明各個實施例，其中:
圖1A示出根據(jù)各個實施例的電路布置的底視圖；
圖1B示出根據(jù)各個實施例的電路布置的側視圖；
圖2Α示出根據(jù)各個實施例的電路布置的底視圖；
圖2Β示出根據(jù)各個實施例的電路布置的側視圖；
圖3Α示出根據(jù)各個實施例的電路布置的底視圖；
圖3Β示出根據(jù)各個實施例的電路布置的側視圖；
圖4示出與圖3Α的電路布置對應的電路圖。
圖5示出圖解用于制造根據(jù)各個實施例的電路布置的方法的流程圖；
圖6示出圖解用于制造根據(jù)各個實施例的電路布置的方法的流程圖；
圖7Α示出根據(jù)各個實施例的電路布置的底視圖；
圖7Β示出根據(jù)各個實施例的電路布置的側視圖。

【具體實施方式】
[0006]下面的詳細描述提及隨附的附圖，附圖以圖解的方式示出其中可以實踐本發(fā)明的具體細節(jié)和實施例。
[0007]詞語“示例性”在此用于意味著“充當示例、實例或圖解”。在此描述為“示例性”的實施例或設計不一定理解為優(yōu)選于或更利于其它實施例或設計。
[0008]關于在一側或表面“之上”所形成的沉積材料所使用的詞語“之上”在此可以用于意味著沉積的材料可以“直接形成在隱含側或表面上”(例如與之直接接觸)。關于在一側或表面“之上”所形成沉積材料所使用的詞語“之上”在此可以用于意味著可以在一個或更多個附加層被布置在隱含側或表面與沉積材料之間的情況下在隱含側或表面上“間接地”形成沉積材料。
[0009]圖1A示出根據(jù)各個實施例的電路布置100的底視圖，并且圖1B示出根據(jù)各個實施例的電路布置100的側視圖。
[0010]電路布置100可以包括:載體102，具有至少一個導電線路104 ;以及多個分立式包封集成電路110、120，布置在載體102上。雖然圖1A示出兩個分立式包封集成電路110、120，但根據(jù)各個實施例的電路布置100中可以包括多于兩個的分立式包封集成電路。
[0011]所述多個集成電路中的第一集成電路110可以與所述多個集成電路中的第二集成電路120電接觸，以形成對所述載體102進行旁路的第一電流路徑。在作為通過載體102從底部看的視圖的圖1A中，箭頭106指示其間的第一電流路徑的存在性，但可能不表示實際電流路徑。在各個實施例中，可以通過在載體102外部的重分布層(未示出)連同從重分布層到相應集成電路110、120的相應互連部一起實現(xiàn)第一集成電路110與第二集成電路120之間的電接觸。如圖1B所示，106所表明的第一電流路徑對載體102進行旁路。
[0012]所述多個集成電路中的第一集成電路110也可以與所述多個集成電路中的第二集成電路120電接觸，以形成經(jīng)由載體102的至少一個導電線路104的第二電流路徑。
[0013]在各個實施例中，載體102可以是印制電路板。在各個實施例中，載體102可以包括有機襯底，例如，包括層壓材料或環(huán)氧樹脂。在各個實施例中，載體102可以包括無機襯底，例如，包括陶瓷材料。
[0014]分立式包封集成電路110、120可以被配置為TO (晶體管外形)集成電路，或可以被配置為SMD (表面安裝器件)集成電路。
[0015]在各個實施例中，多個集成電路110、120可以包括一個或更多個功率集成電路。所述一個或更多個功率集成電路可以包括選自包括或構成自下述項的組的功率集成電路中的至少一個:功率FET (場效應晶體管，諸如功率MOSFET (金屬氧化物半導體場效應晶體管)或JFET (結型柵場效應晶體管))；功率雙極晶體管；IGBT (絕緣柵雙極晶體管)；和晶閘管。所述一個或更多個功率集成電路可以包括使用B⑶(雙極一CMOS — DMOS)技術或⑶(CMOS—DMOS)技術與附加邏輯和/或傳感器部件集成的功率FET。
[0016]在各個實施例中，分立式包封集成電路110、120可以在內(nèi)部具有平坦結構芯片，其中，電流可以與芯片的主表面平行而水平地流動。在各個實施例中，分立式包封集成電路110、120可以在內(nèi)部具有垂直結構芯片,其中，電流可以從芯片的一個主表面到相對的另一主表面通過芯片垂直地流動。換句話說，電流可以在與芯片的主表面垂直的方向上流動。具有垂直結構的芯片可以具有在其前側或后側上的觸點。通過示例的方式，功率MOSFET芯片的漏極觸點可以被布置在芯片的第一側上，而功率MOSFET芯片的柵極觸點和源極觸點可以被布置在芯片的第二側上，從而支持垂直電流在第一芯片側上的漏極區(qū)域與第二芯片側上的源極區(qū)域之間流過芯片?？梢酝ㄟ^包封材料(諸如模制材料(例如按壓模制材料)和層壓材料(例如具有玻璃纖維的聚合物材料))來包封芯片，以形成相應的分立式包封集成電路。
[0017]在各個實施例中，分立式包封集成電路110、120可以例如在被布置在載體102上之前單獨地被測試，從而達到更高的產(chǎn)量。
[0018]根據(jù)各個實施例，第一電流路徑可以與第二電流路徑電絕緣。通過示例的方式，重分布層(通過該重分布層形成第一電流路徑)可以與載體102的導電線路104 (通過導電線路104形成第二電流路徑)電絕緣。
[0019]根據(jù)各個實施例，多個集成電路110、120可以被配置為:提供能夠承載第一電流的第一電流路徑，所述第一電流比流過第二電流路徑的第二電流更高。所述多個集成電路可以被配置為:提供能夠承載(例如高于10A，例如在從大約1A到大約1000A的范圍中的)負載電流的第一電流路徑，并且提供能夠承載(例如低于1A，例如在從大約5mA到大約5A的范圍中的)控制電流的第二電流路徑。
[0020]根據(jù)各個實施例，多個集成電路110、120可以包括至少一個常開器件(例如耗盡型MOS晶體管)。在各個實施例中，多個集成電路110、120可以包括至少一個常閉器件(例如增強型MOS晶體管)。常閉器件可以是分立式包封器件。
[0021]根據(jù)各個實施例，電路布置100可以還包括冷卻結構108，其熱耦接到集成電路
110、120中的至少一個。例如，冷卻結構108可以是熱沉。在各個實施例中，冷卻結構108可以機械耦接到多個集成電路。在各個實施例中，冷卻結構108可以通過下述之一機械耦接到所述多個集成電路:鉗位結構；螺釘；焊接；粘接；熔接。
[0022]圖2A示出根據(jù)各個實施例的電路布置200的底視圖，并且圖2B示出根據(jù)各個實施例的電路布置200的側視圖。
[0023]與上面描述的電路布置100相似，電路布置200可以包括:載體202，具有至少一個導電線路204 ;以及多個分立式包封集成電路210、220，被布置在載體202上。上面關于電路布置100所描述的各個實施例對于電路布置200是類似地有效的，反之亦然。
[0024]在圖2A和圖2B的各個實施例中，每個集成電路210、220可以包括第一受控端子212、第二受控端子214和控制端子216。所述多個集成電路中的第一集成電路210的第一受控端子212可以與所述多個集成電路中的第二集成電路220的至少一個端子電接觸，以形成對載體進行旁路的電流路徑。在作為通過載體202從底部看的視圖的圖2A中，箭頭206指示第一集成電路210與第二集成電路220之間的電流路徑的存在性，但可能不表示實際電流路徑。在各個實施例中，可以連同從重分布層到相應集成電路210、220的相應互連部一起通過在載體202外部的重分布層(未示出)來達到第一集成電路210的第一受控端子212與第二集成電路220的至少一個端子之間的電接觸。如圖2B所示，206所表明的電流路徑對載體202進行旁路。
[0025]第二集成電路220的控制端子216可以經(jīng)由至少一個導電線路204電耦接到第一集成電路210的端子。
[0026]每個集成電路210、220的第一受控端子212可以被布置在集成電路的第一側上，每個集成電路的第二受控端子214可以被布置在集成電路的第二側上，其中，第二側與第一側相對。
[0027]在圖2B中，示出第一分立式包封集成電路210的前視圖，其包括第一受控端子212、第二受控端子214以及控制端子216，被布置為從包封主體延伸的多個管腳。第一分立式包封集成電路210可以還包括第一受控端子212和/或第二受控端子214作為在包封主體的一側露出的夾片。在實施例中，其中，提供第二受控端子214作為在包封主體的一側處露出的夾片，在通過圖2A中的載體202的底視圖中，第一受控端子212和第二受控端子夾片214可以至少部分地彼此一致。第一分立式包封集成電路210可以被配置為T0(晶體管外形)封裝(例如Τ0220— 3或Τ0247— 3封裝)。
[0028]在各個實施例中，與第一集成電路210的第一受控端子212電接觸的第二集成電路220的至少一個端子可以是第二集成電路220的第一受控端子212或第二受控端子214。
[0029]在各個實施例中，第一集成電路210的第一受控端子212可以與和第一集成電路210的第一受控端子212電接觸的第二集成電路220的至少一個端子是相同的端子類型。第一集成電路210的第一受控端子212和第二集成電路220的至少一個端子214可以是場效應晶體管的漏極端子，例如，以形成用于在兩個方向上進行阻斷的雙向開關。
[0030]第一集成電路210的第一受控端子212可以與第二集成電路220的至少一個端子是不同的端子類型。第一集成電路的第一受控端子212可以是場效應晶體管的漏極端子，并且第二集成電路的至少一個端子214可以是場效應晶體管的源極端子，例如，以形成級聯(lián)電路或半橋電路。
[0031]以下將參照圖3Α和圖3Β更詳細地描述集成電路210、220之間的電流路徑。
[0032]如圖2Β所示，電路布置200可以還包括冷卻結構208，其熱耦接到集成電路210、220中的至少一個。冷卻結構208可以例如通過鉗位結構、螺釘、焊接、粘接和熔接之一而機械耦接到多個集成電路210、220。
[0033]圖3Α示出根據(jù)各個實施例的電路布置300的底視圖，并且圖3Β示出根據(jù)各個實施例的電路布置300的側視圖。
[0034]與上面描述的電路布置100、200相似，電路布置300可以包括:載體302，具有至少一個導電線路304 ;以及多個分立式包封集成電路310、320、330、340、350，被布置在載體302上。在圖3Α和圖3Β所示的實施例中，示出多于兩個的集成電路。上面關于電路布置100,200所描述的各個實施例對于電路布置300是類似地有效的，反之亦然。
[0035]在圖3Α和圖3Β的各個實施例中，每個集成電路310—350可以包括第一受控端子312、第二受控端子314和控制端子316。為了例示的目的，多個集成電路310— 350示出為功率FET (例如功率MOSFET )，其中，第一受控端子312可以是漏極端子(D )，第二受控端子314可以是源極端子(S)，控制端子316可以是柵極端子(G)。應理解，多個集成電路310—350可以是其它類型的功率集成電路，并且可以相應地適配以下描述的集成電路的相應端子以及其間的電接觸/耦接。
[0036]在各個實施例中，所述多個集成電路中的第一集成電路310的第一受控端子312(例如漏極端子)可以與所述多個集成電路中的第二集成電路320的至少一個端子(例如源極端子314)電接觸，以形成對載體302進行旁路的第一電流路徑。在作為通過載體302從底部看的視圖的圖3Α中，箭頭306指示第一集成電路310與第二集成電路320之間的第一電流路徑的存在性，這可以連同從重分布層到第一集成電路310的漏極端子312和第二集成電路320的源極端子314的相應互連部一起通過在載體302外部的重分布層(未示出)來達到。因此，第一集成電路310的第一受控端子312可以與第二集成電路320的至少一個端子314是不同的端子類型，例如，以形成級聯(lián)電路或半橋電路。
[0037]在圖3A未示出的各個實施例中，第一集成電路310的第一受控端子312可以與和第一集成電路310的第一受控端子312電接觸的第二集成電路320的至少一個端子是相同的端子類型。通過示例的方式，第一集成電路310的第一受控端子312和第二集成電路320的至少一個端子314可以是場效應晶體管的漏極端子，例如，以形成用于在兩個方向上進行阻斷的雙向開關。
[0038]第二集成電路320的控制端子316 (例如柵極端子)可以經(jīng)由至少一個導電線路304電耦接到第一集成電路310的端子(例如源極端子314)，從而形成第二電流路徑。
[0039]在圖3A中，示出第一分立式包封集成電路310和第二分立式包封集成電路320的前視圖，其中的每一個包括第一受控端子(D) 312、第二受控端子(S) 314和控制端子(G)316，被布置為從包封封裝主體(例如TO封裝，例如T0220—3或T0247— 3封裝)延伸的多個管腳。在各個實施例中，第一分立式包封集成電路310和第二分立式包封集成電路320可以還包括第一受控端子312和/或第二受控端子314作為在包封主體的一側處露出的夾片。在圖3A的實施例中，在包封主體的一側處露出的夾片示出為第一分立式包封集成電路310和/或第二分立式包封集成電路320的源極端子314。在圖3A未示出的各個實施例中，在包封主體的一側處露出的夾片也可以是第一分立式包封集成電路310和/或第二分立式包封集成電路320的漏極端子312。分立式包封集成電路330、340、350可以具有與第一分立式包封集成電路310和第二分立式包封集成電路320相似的結構。
[0040]在各個實施例中，每個分立式包封集成電路可以在內(nèi)部具有其被布置在集成電路的第一側上的第一受控端子312以及其被布置在集成電路的第二側上的第二受控端子314，其中，第二側與第一側相對。
[0041 ] 集成電路330、340、350可以相似地在它們自身當中連接，并且以與第一集成電路310與第二集成電路320之間的電連接相似的方式連接到第二集成電路320，以使得在每一對電連接的集成電路之間，形成對載體302進行旁路的第一電流路徑，并且形成經(jīng)由載體302的第二電流路徑。
[0042]在各個實施例中，電路布置300可以還包括至少一個另外的分立式包封集成電路360，其被布置在距多個集成電路310—350 —定距離處，并且經(jīng)由載體302電耦接到多個集成電路310— 350。所述至少一個另外的分立式包封集成電路360可以包括邏輯電路、傳感器電路或功率晶體管或與集成電路310— 350相同的集成電路。
[0043]在各個實施例中，所述另外的分立式包封集成電路360可以通過與第一集成電路310與第二集成電路320之間的電連接相似的方式電耦接到集成電路350，以使得形成對載體302進行旁路的第一電流路徑，并且形成經(jīng)由載體302的第二電流路徑。
[0044]在集成電路310— 360當中所提供的第一電流路徑可以能夠承載第一電流，所述第一電流高于流過第二電流路徑的第二電流。在各個實施例中，集成電路310— 360當中的第一電流路徑可以能夠承載負載電流(例如高于10A)，例如第一集成電路的漏極端子與第二集成電路的源極端子之間的負載電流。在各個實施例中，集成電路310—360當中的第二電流路徑可以能夠承載控制電流(例如低于1A)，例如第一集成電路的源極端子與第二集成電路的柵極端子之間的控制電流。
[0045]在各個實施例中，多個集成電路310— 360可以被配置為:提供能夠承載第一電流的第一電流路徑，所述第一電流在從大約1A到大約1000A的范圍中，例如在從大約20A到大約900A的范圍中，例如在從大約50A到大約800A的范圍中，例如在從大約80A到大約600A的范圍中，例如在從大約100A到400A的范圍中，例如在從大約200A到300A的范圍中。
[0046]在各個實施例中，多個集成電路310— 360可以被配置為:提供能夠承載第二電流的第二電流路徑，所述第二電流在從大約5mA到大約5A的范圍中，例如在從大約1mA到大約4A的范圍中，例如在從大約50mA到大約3A的范圍，例如在從大約10mA到大約2A的范圍中，例如在從大約500mA到大約IA的范圍中。
[0047]圖3A的電路布置300可以因此形成如圖4所示的電路400。
[0048]在各個實施例中，電路400可以是由電路布置300的多個集成電路310—350以及另外的集成電路360所形成的類似級聯(lián)的電路。在各個實施例中，第一集成電路310可以是常閉器件(諸如增強型MOS部件)，并且集成電路320— 360可以是常開器件(諸如耗盡型MOS部件)。取決于關于電強度的要求，電路布置300中可以包括任意數(shù)量(例如5至10個)耗盡型MOS部件，其中，總電強度得自于單獨電強度之和。
[0049]在各個實施例中，圖4的整個電路400并非必須被包括在電路布置300中。例如，電路布置300中可以僅包括圖4的一部分電路400。
[0050]在圖3B所示的各個實施例中，第一集成電路310 (例如常閉晶體管)可以是分立式器件。集成電路320— 350可以進一步集成在單個器件/模塊370中。集成電路320—350中的每一個可以具有與圖3A所示的集成電路310、320相似的結構，具有在包封主體的底部處的多個管腳以及在包封主體的一側處露出的夾片。在各個實施例中，集成電路320—350中的每一個可以具有在包封主體的一側表面處的源極端子夾片和在相對一側表面處的漏極端子夾片，以使得前一集成電路的漏極端子夾片面對并且接觸于后一集成電路的源極端子夾片，以在其間形成第一電流路徑。
[0051]在各個實施例中，集成電路320— 350也可以是分立式器件，如圖3A所示。集成電路320— 350中的每一個可以具有在包封主體的底部處的多個管腳以及在包封主體的一側處的一個或更多個夾片。在各個實施例中，集成電路320—350中的每一個可以具有在包封主體的一側表面處的源極端子夾片和在相對的一側表面處的漏極端子夾片，以使得前一集成電路的漏極端子夾片面對后一集成電路的源極端子夾片，并且可以通過其間的互連部來形成第一電流路徑。
[0052]如圖3B所示，與電路布置100、200相似，電路布置300可以還包括冷卻結構308，其熱耦接到集成電路310— 360中的至少一個。
[0053]上面各個實施例提供一種封裝板模塊，其中，可以經(jīng)由在板(例如載體)外部的附加重分布層級來提供源極與漏極之間的想要的功率路徑。用于每個子模塊(例如用于相應的分立式包封集成電路的T0220— 3或T0247— 3)的兩個功率電極(源極和漏極)也可以耦接到載體，以便形成如圖4所示的想要的類似級聯(lián)的耦接。
[0054]上面的實施例示出電路布置，以形成級聯(lián)電路。應理解，可以不同地布置相應的分立式包封集成電路的各端子之間的電耦接，以便形成其它類型的電路(諸如半橋電路或雙向開關)。
[0055]圖5示出圖解用于制造根據(jù)各個實施例的電路布置的方法的流程圖。
[0056]在502，可以提供具有至少一個導電線路的載體。
[0057]在504，可以在載體上布置多個分立式包封集成電路；其中，所述多個集成電路中的第一集成電路與所述多個集成電路中的第二集成電路電接觸，以形成對載體進行旁路的第一電流路徑；并且其中，所述多個集成電路中的第一集成電路與所述多個集成電路中的第二集成電路電接觸，以形成經(jīng)由所述至少一個導電線路的第二電流路徑。
[0058]在各個實施例中，載體可以是印制電路板。在各個實施例中，載體可以包括有機襯底，例如，包括層壓材料或環(huán)氧樹脂。在各個實施例中，載體可以包括無機襯底，例如，包括陶瓷材料。
[0059]在各個實施例中，分立式包封集成電路可以被配置為TO (晶體管外形)集成電路。在各個實施例中，分立式包封集成電路可以被配置為SMD (表面安裝器件)集成電路。
[0060]在各個實施例中，多個集成電路可以包括一個或更多個功率集成電路。在各個實施例中，一個或更多個功率集成電路可以包括選自構成自下述項的組的功率集成電路中的至少一個:功率FET (場效應晶體管，諸如功率MOSFET (金屬氧化物半導體場效應晶體管)或JFET (結型柵場效應晶體管))；功率雙極晶體管；IGBT (絕緣柵雙極晶體管)；以及晶閘管。在各個實施例中，一個或更多個功率集成電路可以包括使用BCD (雙極一CMOS — DMOS)技術或CD (CMOS—DMOS)技術與附加的邏輯和/或傳感器部件集成的功率FET。
[0061 ] 根據(jù)各個實施例，第一電流路徑可以與第二電流路徑電絕緣。
[0062]根據(jù)各個實施例，所述多個集成電路可以被配置為:提供能夠承載第一電流的第一電流路徑，所述第一電流高于流過所述第二電流路徑的第二電流。在各個實施例中，多個集成電路可以被配置為:提供能夠承載負載電流(例如高于10A)的第一電流路徑以及能夠承載控制電流(例如低于1A)的第二電流路徑。
[0063]在各個實施例中，所述多個集成電路可以被配置為:提供能夠承載第一電流的第一電流路徑，所述第一電流在從大約1A到大約1000A的范圍中，例如在從大約20A到大約900A的范圍中，例如在從大約50A到大約800A的范圍中，例如在從大約80A到大約600A的范圍中，例如在從大約100A到400A的范圍中，例如在從大約200A到300A的范圍中。所述多個集成電路可以被配置為:提供能夠承載第二電流的第二電流路徑，所述第二電流在從大約5mA到大約5A的范圍中，例如在從大約1mA到大約4A的范圍中，例如在從大約50mA到大約3A的范圍，例如在從大約10mA到大約2A的范圍中，例如在從大約500mA到大約IA的范圍中。
[0064]根據(jù)各個實施例，所述多個集成電路可以包括至少一個常開器件(例如耗盡型MOS晶體管)。所述多個集成電路可以包括至少一個常閉器件(例如增強型MOS晶體管)。所述常閉器件可以是分立式包封器件。
[0065]根據(jù)各個實施例，所述方法可以還包括:將冷卻結構熱耦接到所述集成電路中的至少一個。在各個實施例中，所述方法可以包括:將冷卻結構機械耦接到所述多個集成電路。所述冷卻結構可以通過下面之一機械耦接到所述多個集成電路:鉗位結構；螺釘；焊接；粘接；熔接。
[0066]在各個實施例中，所述方法可以還包括:將至少一個另外的分立式包封集成電路布置在距所述多個集成電路一定距離處，并且經(jīng)由載體將所述至少一個另外的分立式包封集成電路電耦接到所述多個集成電路。所述至少一個另外的分立式包封集成電路可以包括邏輯電路、傳感器電路或功率晶體管。
[0067]圖6示出圖解用于制造根據(jù)各個實施例的電路布置的方法的流程圖。
[0068]在602，可以提供具有至少一個導電線路的載體。
[0069]在604，可以在載體上布置多個分立式包封集成電路。每個集成電路可以包括第一受控端子、第二受控端子和控制端子。所述多個集成電路中的第一集成電路的第一受控端子可以與所述多個集成電路中的第二集成電路的至少一個端子電接觸，以形成對載體進行旁路的電流路徑。所述第二集成電路的控制端子可以經(jīng)由所述至少一個導電線路電耦接到所述第一集成電路的端子。
[0070]在各個實施例中，每個集成電路的第一受控端子可以被布置在所述集成電路的第一側上，并且每個集成電路的第二受控端子可以被布置在所述集成電路的第二側上，其中，所述第二側與所述第一側相對。
[0071 ] 在各個實施例中，所述第一集成電路的第一受控端子可以與所述第二集成電路的至少一個端子是相同的端子類型。在各個實施例中，所述第一集成電路的第一受控端子和所述第二集成電路的至少一個端子可以是場效應晶體管的漏極端子，例如，以形成用于在兩個方向上進行阻斷的雙向開關。
[0072]在各個實施例中，所述第一集成電路的第一受控端子可以與所述第二集成電路的至少一個端子是不同的端子類型。在各個實施例中，所述第一集成電路的第一受控端子可以是場效應晶體管的漏極端子，并且所述第二集成電路的至少一個端子可以是場效應晶體管的源極端子，例如，以形成級聯(lián)電路或半橋電路。
[0073]上面關于電路布置100、200、300所描述的各個實施例對于制造圖5和圖6的電路布置的方法而言類似地有效。
[0074]圖7A示出根據(jù)各個實施例的電路布置700的底視圖，并且圖7B示出根據(jù)各個實施例的電路布置700的側視圖。
[0075]與上面描述的電路布置300相似，電路布置700可以包括:載體702，具有至少一個導電線路704 ;以及多個分立式包封集成電路710、720、730、740、750、760，被布置在載體702 上。
[0076]在圖7A和圖7B的各個實施例中，每個集成電路710—760可以包括第一受控端子712、第二受控端子714和控制端子716。為了圖解的目的，多個集成電路710— 760示出為功率FET (例如功率MOSFET )，其中，第一受控端子712可以是漏極端子(D )，第二受控端子714可以是源極端子(S)，控制端子716可以是柵極端子(G)。應理解，多個集成電路710—760可以是其它類型的功率集成電路，并且可以相應地適配以下描述的集成電路的相應端子以及其間的電接觸/耦接。
[0077]在各個實施例中，第一集成電路710的漏極端子712可以經(jīng)由載體702的至少一個導電線路704與第二集成電路720的源極端子714電接觸。
[0078]第二集成電路720的柵極端子716可以經(jīng)由載體702的至少一個導電線路704電耦接到第一集成電路710的源極端子714。
[0079]在圖7A中，示出分立式包封集成電路710—760的底視圖，分立式包封集成電路710—760中的每一個包括第一受控端子(D)712、第二受控端子(S)714和控制端子(G)716。在圖7B中，示出分立式包封集成電路710—760的前視圖，其中的每一個包括漏極端子712、源極端子714和柵極端子716，被布置為從包封封裝主體(例如TO封裝，例如T0220— 3或T0247—3封裝)延伸的多個管腳。集成電路710— 760可以具有不帶有如圖3A的集成電路310,320中那樣在包封主體的一側處露出的夾片的結構。相應地，可以通過載體702的導電線路704來實現(xiàn)集成電路710— 760的相應端子之間的電耦接。
[0080]集成電路730、740、750、760可以相似地在它們自身當中連接，并且以與第一集成電路710與第二集成電路720之間的電連接相似的方式連接到第二集成電路720。這樣的電路布置700形成圖4的電路400。
[0081]如圖7B所示，鄰近集成電路可以彼此間隔開，或可以被布置為彼此相接，具有每個集成電路的與冷卻結構708接觸的一側。
[0082]根據(jù)圖7A和圖7B的實施例，可以在一個層級處(即在載體702處)提供子模塊(即相應的集成電路)的整個重分布。以此方式，電路400的S— D (源極一漏極)功率路徑可能必須被引導通過相應管腳若干次，這可能關聯(lián)于對應電損耗和干擾。另一方面，由于可以使用標準封裝，因此如圖7A和圖7B所示的線路中可以簡化用于電路布置700的封裝技術。此外，可以省略負載端子通過封裝的頂側的通過接觸(through—contacting)。
[0083]圖7A和圖7B的“載體(例如PCB)上的堆疊”布置可以用作用于改進的單獨開關的冷卻的基礎。單獨封裝可以帶來(如所示的)一側上的芯片與(象征性繪制的)冷卻結構良好地熱接觸，其中，芯片可以與冷卻結構電隔離。這可以例如，在封裝被按壓到冷卻結構(例如導熱翅片)之前，通過在每個封裝上放置隔離帽或通過將封裝設計為具有其中所包封的熱沉的完全包(fullpack)來做到。導熱翅片可以包括良好導熱但電隔離的材料。若是在單個封裝中轉換很少的功率損耗，則可以省略冷卻結構，并且可以使用空氣流。
[0084]各個實施例針對一種電路布置。所述電路布置可以包括:載體，具有至少一個導電線路；多個分立式包封集成電路，布置在所述載體上；其中，所述多個集成電路中的第一集成電路與所述多個集成電路中的第二集成電路電接觸，以形成對所述載體進行旁路的第一電流路徑；并且其中，所述多個集成電路中的所述第一集成電路與所述多個集成電路中的所述第二集成電路電接觸，以形成經(jīng)由所述至少一個導電線路的第二電流路徑。
[0085]在各個實施例中，所述載體可以是印制電路板。在各個實施例中，所述載體可以包括有機襯底，例如，包括層壓材料或環(huán)氧樹脂。在各個實施例中，所述載體可以包括無機襯底，例如，包括陶瓷材料。
[0086]在各個實施例中，分立式包封集成電路可以被配置為TO (晶體管外形)集成電路。在各個實施例中，分立式包封集成電路可以被配置為SMD (表面安裝器件)集成電路。
[0087]在各個實施例中，所述多個集成電路可以包括一個或更多個功率集成電路。在各個實施例中，一個或更多個功率集成電路可以包括選自構成自下述項的組的功率集成電路中的至少一個:功率FET (場效應晶體管，諸如功率MOSFET (金屬氧化物半導體場效應晶體管)或JFET (結型柵場效應晶體管));功率雙極晶體管；IGBT (絕緣柵雙極晶體管);和晶閘管。在各個實施例中，所述一個或更多個功率集成電路可以包括使用BCD (雙極一CMOS—DMOS)技術或⑶(CMOS — DMOS)技術與附加的邏輯和/或傳感器部件集成的功率FET。
[0088]在各個實施例中，所述分立式包封集成電路可以在內(nèi)部具有平坦結構芯片，其中，電流可以與所述芯片的主表面平行而水平地流動。在各個實施例中，所述分立式包封集成電路可以在內(nèi)部具有垂直結構芯片，其中，電流可以從所述芯片的一個主表面到相對的另一主表面通過所述芯片垂直地流動。換句話說，電流可以在與芯片的主表面垂直的方向上流動。具有垂直結構的芯片可以具有在其前側或后側上的觸點。通過示例的方式，功率MOSFET芯片的漏極觸點可以被布置在芯片的第一側上，而功率MOSFET芯片的柵極觸點和源極觸點可以被布置在芯片的第二側上，從而支持垂直電流在第一芯片側上的漏極區(qū)域與第二芯片側上的源極區(qū)域之間流過芯片。可以通過包封材料(諸如模制材料(例如按壓模制材料)和層壓材料(例如具有玻璃纖維的聚合物材料))來包封芯片，以形成相應的分立式包封集成電路。
[0089]在各個實施例中，分立式包封集成電路可以例如在被布置在載體上之前單獨地被測試，從而達到更高的產(chǎn)量。
[0090]根據(jù)各個實施例，所述第一電流路徑可以與所述第二電流路徑電絕緣。
[0091]根據(jù)各個實施例，所述多個集成電路可以被配置為:提供能夠承載第一電流的第一電流路徑，所述第一電流高于流過所述第二電流路徑的第二電流。在各個實施例中，所述多個集成電路可以被配置為:提供能夠承載負載電流(例如高于10A)的第一電流路徑以及能夠承載控制電流(例如低于1A)的第二電流路徑。
[0092]在各個實施例中，所述多個集成電路可以被配置為:提供能夠承載第一電流的第一電流路徑，所述第一電流在從大約1A到大約1000A的范圍中，例如在從大約20A到大約900A的范圍中，例如在從大約50A到大約800A的范圍中，例如在從大約80A到大約600A的范圍中，例如在從大約100A到400A的范圍中，例如在從大約200A到大約300A的范圍中。在各個實施例中，所述多個集成電路可以被配置為:提供能夠承載第二電流的第二電流路徑，所述第二電流在從大約5mA到大約5A的范圍中，例如在從大約1mA到大約4A的范圍中，例如在從大約50mA到大約3A的范圍，例如在從大約10mA到大約2A的范圍中，例如在從大約500mA到大約IA的范圍中。
[0093]根據(jù)各個實施例，所述多個集成電路可以包括至少一個常開器件(例如耗盡型MOS晶體管)。在各個實施例中，所述多個集成電路可以包括至少一個常閉器件(例如增強型MOS晶體管)。所述常閉器件可以是分立式包封器件。
[0094]根據(jù)各個實施例，所述電路布置可以還包括冷卻結構，其熱耦接到所述集成電路中的至少一個。在各個實施例中，所述冷卻結構可以機械耦接到所述多個集成電路。在各個實施例中，所述冷卻結構可以通過下述之一機械耦接到所述多個集成電路:鉗位結構；螺釘；焊接；粘接；熔接。
[0095]在各個實施例中，所述電路布置可以還包括至少一個另外的分立式包封集成電路，其被布置在距所述多個集成電路一定距離處，并且經(jīng)由所述載體電耦接到所述多個集成電路。所述至少一個另外的分立式包封集成電路可以包括邏輯電路、傳感器電路或功率晶體管。
[0096]各個實施例還針對一種電路布置。所述電路布置可以包括:載體，具有至少一個導電線路；多個分立式包封集成電路，布置在所述載體上，其中，每個集成電路包括第一受控端子、第二受控端子和控制端子。所述多個集成電路中的第一集成電路的第一受控端子可以與所述多個集成電路中的第二集成電路的至少一個端子電接觸，以形成對載體進行旁路的電流路徑。所述第二集成電路的控制端子可以經(jīng)由至少一個導電線路電耦接到所述第一集成電路的端子。
[0097]在各個實施例中，每個集成電路的第一受控端子可以被布置在所述集成電路的第一側上，并且每個集成電路的第二受控端子可以被布置在所述集成電路的第二側上，其中，所述第二側與所述第一側相對。
[0098]在各個實施例中，所述第一集成電路的第一受控端子可以與所述第二集成電路的至少一個端子是相同的端子類型。在各個實施例中，所述第一集成電路的第一受控端子和所述第二集成電路的至少一個端子可以是場效應晶體管的漏極端子，例如，以形成用于在兩個方向上進行阻斷的雙向開關。
[0099]在各個實施例中，所述第一集成電路的第一受控端子可以與所述第二集成電路的至少一個端子是不同的端子類型。在各個實施例中，所述第一集成電路的第一受控端子可以是場效應晶體管的漏極端子，并且所述第二集成電路的至少一個端子可以是場效應晶體管的源極端子，例如，以形成級聯(lián)電路或半橋電路。
[0100]各個實施例還針對一種用于制造電路布置的方法。所述方法可以還包括:提供具有至少一個導電線路的載體；將多個分立式包封集成電路布置在所述載體上；其中，所述多個集成電路中的第一集成電路與所述多個集成電路中的第二集成電路電接觸，以形成對所述載體進行旁路的第一電流路徑；以及其中，所述多個集成電路中的所述第一集成電路與所述多個集成電路中的所述第二集成電路電接觸，以形成經(jīng)由所述至少一個導電線路的第二電流路徑。
[0101 ] 在各個實施例中，分立式包封集成電路可以例如在被布置在載體上之前單獨地被測試，從而達到更高的產(chǎn)量。
[0102]根據(jù)各個實施例，所述方法可以還包括:將冷卻結構熱耦接到所述集成電路中的至少一個。在各個實施例中，所述方法可以包括:將冷卻結構機械耦接到所述多個集成電路。在各個實施例中，所述冷卻結構可以通過下述之一機械耦接到所述多個集成電路:鉗位結構；螺釘；焊接；粘接；熔接。
[0103]在各個實施例中，所述方法可以還包括:將所述至少一個另外的分立式包封集成電路布置在距所述多個集成電路一定距離處，并且經(jīng)由所述載體將所述至少一個另外的分立式包封集成電路電耦接到所述多個集成電路。所述至少一個另外的分立式包封集成電路可以包括邏輯電路、傳感器電路或功率晶體管。
[0104]各個實施例還針對一種用于制造電路布置的方法。所述方法可以還包括:提供具有至少一個導電線路的載體；將多個分立式包封集成電路布置在所述載體上，其中，每個集成電路包括第一受控端子、第二受控端子和控制端子。所述多個集成電路中的第一集成電路的第一受控端子可以與所述多個集成電路中的第二集成電路的至少一個端子電接觸，以形成對載體進行旁路的電流路徑。所述第二集成電路的控制端子可以經(jīng)由至少一個導電線路電耦接到所述第一集成電路的端子。
[0105]上面關于電路布置所描述的各個實施例對于制造所述電路布置的方法是類似地有效的，反之亦然。
[0106]雖然已經(jīng)參照特定實施例特定地示出并且描述了本發(fā)明，但本領域技術人員應理解，在不脫離所附權利要求所限定的本發(fā)明的精神和范圍的情況下，可以作出形式和細節(jié)方面的各種改變。本發(fā)明的范圍因此由所附權利要求指示，并且因此期望囊括落入到權利要求的等同物的意義和范圍內(nèi)的所有改變。
【權利要求】
1.一種電路布置,包括: 載體，包括至少一個導電線路； 多個分立式包封集成電路，被布置在所述載體上； 其中，所述多個集成電路中的第一集成電路與所述多個集成電路中的第二集成電路電接觸，以形成對所述載體進行旁路的第一電流路徑；以及 其中，所述多個集成電路中的第一集成電路與所述多個集成電路中的第二集成電路電接觸，以形成經(jīng)由所述至少一個導電線路的第二電流路徑。
2.如權利要求1所述的電路布置， 其中，所述載體是印制電路板。
3.如權利要求1所述的電路布置， 其中，所述載體包括有機襯底和無機襯底之一。
4.如權利要求1所述的電路布置， 其中，分立式包封集成電路被配置為TO集成電路和SMD集成電路之一。
5.如權利要求1所述的電路布置， 其中，所述第一電流路徑與所述第二電流路徑電絕緣。
6.如權利要求1所述的電路布置， 其中，所述多個集成電路包括一個或更多個功率集成電路。
7.如權利要求1所述的電路布置， 其中，所述多個集成電路被配置為:提供能夠承載第一電流的所述第一電流路徑，所述第一電流高于流過所述第二電流路徑的第二電流。
8.如權利要求7所述的電路布置， 其中，所述多個集成電路被配置為:提供能夠承載負載電流的所述第一電流路徑以及能夠承載控制電流的所述第二電流路徑。
9.如權利要求7所述的電路布置， 其中，所述多個集成電路被配置為:提供能夠承載在從大約1A到大約1000A的范圍中的第一電流的所述第一電流路徑。
10.如權利要求7所述的電路布置， 其中，所述多個集成電路被配置為:提供能夠承載在從大約5mA到大約5A的范圍中的第二電流的所述第二電流路徑。
11.如權利要求1所述的電路布置，還包括: 冷卻結構，熱耦接到集成電路中的至少一個。
12.如權利要求11所述的電路布置， 其中，所述冷卻結構被機械耦接到所述多個集成電路。
13.如權利要求1所述的電路布置， 其中，所述多個集成電路包括至少一個常開器件和至少一個常閉器件中的至少一個。
14.如權利要求1所述的電路布置，還包括: 至少一個另外的分立式包封集成電路，被布置在距所述多個集成電路的一定距離處，并且經(jīng)由所述載體電耦接到所述多個集成電路。
15.—種電路布置,包括: 載體，包括至少一個導電線路； 多個分立式包封集成電路，被布置在所述載體上，其中，每個集成電路包括: 第一受控端子； 第二受控端子；以及 控制端子； 其中，所述多個集成電路中的第一集成電路的第一受控端子與所述多個集成電路中的第二集成電路的至少一個端子電接觸，以形成對所述載體進行旁路的電流路徑， 其中，所述第二集成電路的控制端子經(jīng)由所述至少一個導電線路電耦接到所述第一集成電路的端子。
16.如權利要求15所述的電路布置， 其中，每個集成電路的第一受控端子被布置在集成電路的第一側上； 其中，每個集成電路的第二受控端子被布置在集成電路的第二側上，其中，所述第二側與所述第一側相對。
17.如權利要求16所述的電路布置， 其中，所述第一集成電路的所述第一受控端子與所述第二集成電路的至少一個端子是相同的端子類型。
18.如權利要求17所述的電路布置， 其中，所述第一集成電路的所述第一受控端子和所述第二集成電路的至少一個端子是漏極端子。
19.如權利要求16所述的電路布置， 其中，所述第一集成電路的所述第一受控端子與所述第二集成電路的至少一個端子是不同的端子類型。
20.一種用于制造電路布置的方法，所述方法包括: 提供包括至少一個導電線路的載體； 將多個分立式包封集成電路布置在所述載體上； 其中，所述多個集成電路中的第一集成電路與所述多個集成電路中的第二集成電路電接觸，以形成對所述載體進行旁路的第一電流路徑；以及 其中，所述多個集成電路中的第一集成電路與所述多個集成電路中的第二集成電路電接觸，以形成經(jīng)由所述至少一個導電線路的第二電流路徑。
21.如權利要求20所述的方法， 其中，所述多個集成電路包括一個或更多個功率集成電路。
22.如權利要求20所述的方法， 其中，所述多個集成電路被配置為:提供能夠承載第一電流的所述第一電流路徑，所述第一電流高于流過所述第二電流路徑的第二電流。
【文檔編號】H05K3/30GK104254203SQ201410288548
【公開日】2014年12月31日 申請日期:2014年6月25日 優(yōu)先權日:2013年6月25日
【發(fā)明者】A.毛德, R.奧特倫巴, K.席斯 申請人:英飛凌科技股份有限公司