專利名稱：開關(guān)電路布置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及開關(guān)電路布置。
背景技術(shù)：
對(duì)于提升高反饋控制動(dòng)態(tài)學(xué)(dynamics)和在諸如電壓調(diào)節(jié)器模 塊(VRM)或負(fù)載點(diǎn)(PoL)等低電壓高電流應(yīng)用中減少印刷電路 板(PCB)空間的需求而言，高頻率功率轉(zhuǎn)換本質(zhì)上是最令人心動(dòng) 的解決方案。
然而，高開關(guān)頻率操作不利于特別需要在這些應(yīng)用中保持高的 變換器效率。因此，高效率是增加開關(guān)頻率操作的主要障礙。這反 過來顯著地影響變換器的設(shè)計(jì)方針，特別是不得不保持低傳導(dǎo)電阻 和高開關(guān)性能的開關(guān)設(shè)備。
VRM和PoL應(yīng)用中最廣泛的變換器拓樸是同步降壓。在這種變 換器中，兩個(gè)功率開關(guān)損耗機(jī)制重要地相互關(guān)聯(lián)同步整流器金屬 氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(sync MOSFET或sync FET )的反向恢 復(fù)詳口才冊(cè)才及回3兆。參閱Thomas Duerbaum， Tobias Tolle, Reinhold Elferich和Toni Lopez的文章"Quantification of Switching Loss Contributions in Synchronous Rectifier Applications",第10次歐洲電 力電子和應(yīng)用會(huì)議EPE, 2003年9月，圖盧茲，法國，第786頁。 這兩個(gè)功率開關(guān)損耗機(jī)制在同步MOSFET和控制MOSFET中都產(chǎn)生 熱量，從而降低變換器的效率。
存在通過具有自適應(yīng)時(shí)滯(dead time)控制方案的智能驅(qū)動(dòng)器來 減少反向恢復(fù)的公知解決方案。已經(jīng)證明該解決方案僅在集成模塊 中有效工作。參閱
http:〃www.semiconductors.philips.com/pip/PIP212-12M.html, 以及Philip Rutter，在Intel Symposium 2004討論會(huì)的現(xiàn)有技術(shù)論文
"Challenges oflntegrated Power Trains"。另一更近來的解決方案， 參閱WO 2004/114509 Al,利用了 MOSFET呈現(xiàn)的所謂"體效應(yīng)"， 盡管具體地意欲減少電i茲干擾(EMI)。還參閱G. M. Dolny， S. Sapp, A. Elbanhaway, C. F. Wheatley的論文"The influence of body effect and threshold voltage reduction on trench MOSFET body diode characteristics" , ISPSD2004,第217頁到220頁，或Thomas Duerbaum， Toni Lopez, Reinhold Elferich, Nick Koper和Tobias Tolle 的i倉文"Third Quadrant Output Characteristics in High Density Trench MOSFETs"，第11次國際電力電子和運(yùn)動(dòng)控制會(huì)議EPE-PEMC，2004 年9月，里加，拉脫維亞，第A14370頁，以通過附加到柵極電路的 串聯(lián)二極管有效地消除反向恢復(fù)。
基于該創(chuàng)意，在單個(gè)封裝中集成串聯(lián)二極管和MOSFET的新 FET設(shè)備將成為自動(dòng)化行業(yè)的產(chǎn)品，特征在于低的電磁千擾開關(guān)特 性。
上述解決方案，雖然減輕了反向恢復(fù)，但可能會(huì)惡化柵極回跳。 在這種FET設(shè)備的情形中，柵極回跳可能壞到使得整體功率損耗比 高開關(guān)頻率應(yīng)用情形下的傳統(tǒng)解決方案還要高。
最小化柵極回跳的合適技術(shù)，旨在產(chǎn)生一種Crss (=米勒反饋電 容)與Ciss (=集總輸入電容或說明的輸入電容)的低比值的設(shè)備結(jié) 構(gòu)，即包括對(duì)柵極回跳低易感性的設(shè)備。低阻抗柵極路徑進(jìn)一步有 助于最小化這個(gè)損耗效應(yīng)。
US 5 929 690提出了 一種設(shè)備，它通過修改半導(dǎo)體工藝參數(shù)(二 極管厚度、摻雜輪廓，…)利用"體效應(yīng)"獲得優(yōu)化，這可能折衷 諸如電容和通態(tài)漏-源電阻RDs (on)的其它相關(guān)設(shè)備參數(shù)。在這種 情形中，US 5 929 690提出降低標(biāo)稱門限電壓以有效地利用"體效 應(yīng)"。除此之外，US 5 929 690完全地?zé)o視在功率MOSFET領(lǐng)域可 以顯著產(chǎn)生開關(guān)功率損耗，具體是當(dāng)降低門限電壓以利用"體效應(yīng)，， 時(shí)的柵極回跳效應(yīng)。如此這樣，"體效應(yīng)"的益處，可能無法補(bǔ)償
5現(xiàn)有技術(shù)中功率MOSFET的與柵極回跳相關(guān)的損耗的增加。
關(guān)于本發(fā)明的技術(shù)背景，可以最終參照
提出了一種自控制的主動(dòng)開關(guān)的US 6421 262 Bl;
采用定時(shí)控制以最小化半橋的開關(guān)節(jié)點(diǎn)電壓的電壓振鈴的US 6 819 149 B2，這個(gè)定時(shí)控制導(dǎo)致亂真(spurious )直通(shoot-through), 從而在被切換電路中產(chǎn)生額外損耗以導(dǎo)致降低電壓振鈴；
專有地適用于用于動(dòng)力干線的AC (交流)/DC (直流)變換器 的US 2005/00471777A1,特別是正向變換器。

發(fā)明內(nèi)容
尤其，本發(fā)明的目的是提供一種改進(jìn)的開關(guān)電路布置。該發(fā)明 由獨(dú)立權(quán)利要求限定。有利的實(shí)施方式由從屬權(quán)利要求限定。
特別的實(shí)施方式導(dǎo)致反向恢復(fù)及4冊(cè)才及回跳同時(shí)減輕，當(dāng)理想時(shí) 避免上述情況。
本發(fā)明的實(shí)施方式主要基于用于壓制與反向恢復(fù)相關(guān)的損耗以 及與柵極回跳相關(guān)的損耗的至少一個(gè)低端柵極電路。為達(dá)此目的， 驅(qū)動(dòng)同步整流器(SR)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET) 進(jìn)入次門限區(qū)域并由此避免反向恢復(fù)的至少 一 個(gè)柵極電壓偏置裝 置，與至少一個(gè)防止當(dāng)開關(guān)節(jié)點(diǎn)電壓增加時(shí)功率設(shè)備不期望切換的 箝位開關(guān)裝置相結(jié)合。
與傳統(tǒng)方案不同，本發(fā)明的特別實(shí)施方式提供了同時(shí)避免反向 恢復(fù)和柵極回跳的方式。結(jié)果，可以降低能量損耗和電磁干擾(EMI )。 另外，不再需要最小化反向恢復(fù)的低歐姆柵極驅(qū)動(dòng)器，也不需要具 有消除反向恢復(fù)的嚴(yán)厲定時(shí)控制的驅(qū)動(dòng)方案。提出的解決方案導(dǎo)致 良好限定的開關(guān)模式性能，其中可以簡(jiǎn)單地確定跨越設(shè)備的最大電 壓峰值，這有助于優(yōu)化開關(guān)的雪崩擊穿電平。
提出的真軟開關(guān)同步整流裝置可以集成到單個(gè)封裝中，不需要 附加的管腳。多芯片模塊也可以從本發(fā)明獲益。
更詳細(xì)地，同步整流(低端)MOSFET的柵-極電^各處的至少一個(gè)箝位開關(guān)，在柵極端子和源極端子之間提供了低阻抗路徑，以防
止柵極電壓在dv/dt變遷中上升，dv/dt是電壓關(guān)于時(shí)間的一階導(dǎo)數(shù)。 根據(jù)本發(fā)明的特別改進(jìn)，這個(gè)箝位開關(guān)的柵極連接到主要(整
流)開關(guān)的漏極，以防止柵極回跳。
在本發(fā)明的優(yōu)選實(shí)施方式中，至少兩個(gè)二極管4皮增加到柵極驅(qū)
動(dòng)，其中一個(gè)二極管用于將柵極驅(qū)動(dòng)偏置到零伏特之上，另一個(gè)二
極管提供用于開通的電流路徑以消除由體二極管反向恢復(fù)造成的損耗。
因此，本發(fā)明的實(shí)施方式可以基于MOSFET的柵極中至少一個(gè) 串聯(lián)二極管的連接，類似于在文件WO 2004/114509A1中已證明的， 用于最小化反向恢復(fù)和電磁干擾(EMI)。然而，與WO 2004/114509A1 不同，本發(fā)明的實(shí)施方式并不加劇卻減輕柵才及回跳。
可選地，如果偏置二極管被實(shí)施在驅(qū)動(dòng)器中，不需要這種開通 (turn-on)路徑二極管。
根據(jù)本發(fā)明的某種實(shí)施方式的解決方案可以集成在金屬氧化物 半導(dǎo)體晶體管(MOSFET)的封裝中，保持相同數(shù)量的管腳，即漏 極管腳、柵極管腳和源極管腳。這避免了對(duì)外部電^各或復(fù)雜驅(qū)動(dòng)方 案的需求。而且，由于同步整流器(SR)的柵極端子和漏極端子之 間的電容變得較不重要，以及可以良好地限定雪崩擊穿電平，因此 這允許更靈活的設(shè)備結(jié)構(gòu)設(shè)計(jì)。因此，可以進(jìn)一步改善MOSFET的 其它參數(shù)，例如通態(tài)同步整流器(SR)的漏極端子和源極端子之間 的電阻。
本發(fā)明優(yōu)選實(shí)施方式的益處可以概括如下 顯著降低前沿轉(zhuǎn)變處的開關(guān)損耗； 降低電磁干擾(EMI);
在現(xiàn)有技術(shù)功率MOSFET中，確定的跨越同步場(chǎng)效應(yīng)晶體管 (syncFET)的最大電壓峰值，近似低于或等于2.5倍的降壓變換器 的輸入電壓；因此，該設(shè)備可以設(shè)計(jì)為防止雪崩擊穿損耗的電平； 只要發(fā)生反向恢復(fù)就不能確保；
7不需要至關(guān)重要的柵極驅(qū)動(dòng)定時(shí)； 可以使用低電流，高阻抗的傳統(tǒng)柵極驅(qū)動(dòng)器； 米勒反饋電容Crss不再如此至關(guān)重要；因此，減少了關(guān)于參數(shù) 最優(yōu)化的妥協(xié)；
三管腳的具體解決方案，也就是漏極管腳、柵極管腳，源極管腳。
本發(fā)明的實(shí)施方式可以特別使用諸如電壓調(diào)節(jié)器模塊(VRM ) 或負(fù)載點(diǎn)(PoL)的應(yīng)用中，舉例在筆記本個(gè)人計(jì)算機(jī)(PC)的功 率提供中，在圖形卡中和諸如集成動(dòng)力傳動(dòng)模塊的半導(dǎo)體相關(guān)產(chǎn)品 中，如同完全優(yōu)化的動(dòng)力傳動(dòng)模塊或高電流頻率同步降壓DC(直流) 到DC(直流)變換器應(yīng)用的功率輸出級(jí)。
本發(fā)明的實(shí)施方式可以以集成的解決方案或分離的解決方案作 為目的，以及不同的同步整流器變換器，如同同步降壓和加壓變換 器。
器中的兩個(gè)最相關(guān)開關(guān)損耗機(jī)制，即反向恢復(fù)和柵極回跳。開關(guān)損 耗的降低導(dǎo)致更好的變換器效率，這對(duì)于諸如電壓調(diào)節(jié)器模塊 (VRM)或負(fù)載點(diǎn)(PoL)的高頻率高電流應(yīng)用大有裨益。
參照下面描述的實(shí)施方式，本發(fā)明的這些或那些方面獲得描述， 并且是明顯的。


圖1A示意性地示出了同步降壓變換器的實(shí)施方式的原理電路
圖1B示意性地示出了圖1A的同步降壓變換器的原理操作圖， 其中波形涉及特定的應(yīng)用示例；
圖1C示意性地示出了圖1A的同步降壓變換器關(guān)于前沿轉(zhuǎn)變的 原理操作圖，其中圖例中的名稱利用圖例中的字母C和字母S來參 照?qǐng)D1A、圖1B，其中字母C涉及控制場(chǎng)效應(yīng)晶體管單元的跡線，字母S涉及同步場(chǎng)效應(yīng)晶體管單元的跡線；
圖2A示意性地示出了按照本發(fā)明的方法被操作的、根據(jù)本發(fā)明
用于高效率變換器的同步整流器開關(guān)的實(shí)施方式的原理電路圖2B示意性地示出了圖2A中用于高效率變換器的同步整流器 開關(guān)的更加詳細(xì)的原理電路圖2C示意性地示出了集成到柵極驅(qū)動(dòng)器中的柵極偏壓二極管的 原理電路圖，其中不需要用于開通路徑的二極管；
圖3A、圖3B、圖3C和圖3D分別示意性示出了同步降壓變換 器關(guān)于前沿轉(zhuǎn)變的實(shí)施方式的原理操作圖；以及
圖4A、圖4B、圖4C和圖4D分別示意性示出了根據(jù)本發(fā)明的 同步降壓變換器的實(shí)施方式的原理操作圖。
具體實(shí)施例方式
圖1A到圖4D中相應(yīng)的部分采用相同的參考標(biāo)號(hào)。 為了更好地理解根據(jù)本發(fā)明提出的解決方案，通過示例，在圖 1A、圖1B和圖1C中呈現(xiàn)了同步降壓變換器操作的深入了解。圖1A 示出了電路布置，圖1B和圖1C示出了包括金屬氧化物半導(dǎo)體場(chǎng)效 應(yīng)晶體管(MOSFET參考標(biāo)號(hào)20)模型的這種同步降壓變換器10 的操作圖。
圖1B的功率波形示出了同步降壓變換器IO的損耗模式LS。在 開關(guān)瞬態(tài)時(shí)產(chǎn)生高損耗，尤其是在控制場(chǎng)效應(yīng)晶體管30中。
對(duì)圖1C中開關(guān)節(jié)點(diǎn)電壓Vx的前沿轉(zhuǎn)變LE的更詳盡觀察，揭示 出穿過控制場(chǎng)效應(yīng)晶體管30(<—>圖1C中的跡線icnC)的溝道的過 電流峰值的存在，其對(duì)兩個(gè)開關(guān)中實(shí)質(zhì)性損耗LC和LS負(fù)責(zé)，即對(duì) 控制場(chǎng)效應(yīng)晶體管單元30中的實(shí)質(zhì)性損耗LC負(fù)責(zé)和對(duì)同步場(chǎng)效應(yīng) 晶體管單元40的實(shí)質(zhì)性損耗LS負(fù)責(zé)。
圖1C中的電流峰值基本起因于3個(gè)效應(yīng)
同步場(chǎng)效應(yīng)晶體管40的體二^1管的反向?qū)?<—>圖1C中的跡 線idioS );同步場(chǎng)效應(yīng)晶體管40由于柵極回跳的溝道導(dǎo)通(<—〉圖1C中的 跡線icnS );和
容性電流。
根據(jù)本發(fā)明的實(shí)施方式，提出通過修改同步場(chǎng)效應(yīng)晶體管40的 柵極驅(qū)動(dòng)42減輕首先兩個(gè)電流分量。提出的解決方案可以集成到相 同的設(shè)備封裝中，如圖2A和圖2B所示，其中示出了最相關(guān)的寄生分量。
由于意欲以零損耗來切換，所以新的同步場(chǎng)效應(yīng)晶體管40可以 實(shí)施為真軟開關(guān)同步整流器(真軟開關(guān)SR),即 與反向恢復(fù)相關(guān)的損耗為零； 與柵極回跳相關(guān)的損耗為零，和 與雪崩擊穿相關(guān)的損耗為零。
基本地，應(yīng)用了輕微超過零伏特的次門限柵極電壓(例如，在 典型門限電壓為1.5伏特的設(shè)備中為0.5伏特)。在這情況下，體二 極管的特性，尤其是動(dòng)態(tài)特性，實(shí)質(zhì)性地改善到可以從晶體管外部 管腳不再觀測(cè)到反向恢復(fù)電流。
這種通過在柵極路徑70中增加二極管52來消除體二極管反向 恢復(fù)被實(shí)施為第一實(shí)施方式，其中增加的二極管52被正向偏置為關(guān) 閉同步場(chǎng)效應(yīng)晶體管40 (參見圖2B，示出真軟開關(guān)同步整流器)。
在這個(gè)過程中，使用合適的外部柵極電阻RGX，功率MOSFET 的輸入電容放電到被包括的柵極二極管的正向?qū)妷?，從而提?在期望次門限電平的偏置電壓裝置50。還使用二極管52的反并聯(lián)二 極管54,以允許在柵極中開通電流路徑。
當(dāng)同步場(chǎng)效應(yīng)晶體管單元(=參考標(biāo)號(hào)為40的syncFET)的漏畫 源電壓上升時(shí)，與柵極回跳相關(guān)的損耗開始，如圖1C所示。大的 dv/dt (=電壓V對(duì)時(shí)間t的導(dǎo)數(shù))導(dǎo)致穿過柵-漏電容CGD (—冊(cè)極G 和漏極D之間的反向傳輸電容)的電流，所述電流促使柵極電壓增 加直到溝道開通并且發(fā)生損耗。
為了降低在dv/dt轉(zhuǎn)變中柵極電壓的上升，包括有并聯(lián)到柵-源電
10容CGS (=柵極G和源極S之間的電容)的可選低阻抗路徑70 (參見 圖2A示出的真軟開關(guān)同步整流器)。
只要漏-源電壓開始上升，那么該低阻抗路徑70就起作用。作為 第一實(shí)施方式，如圖2B所示，MOSFET開關(guān)62用于實(shí)施該低阻抗 路徑70。開關(guān)62作為功率開關(guān)40的柵極電壓的箝位裝置60 (見圖 2A)。箝位開關(guān)62的柵極連接到功率開關(guān)40的漏極D。
只要功率開關(guān)40的漏-源電壓上升到超過箝位開關(guān)62的門限， 則箝位開關(guān)62打開，從而當(dāng)柵極回跳過程開始時(shí)自動(dòng)短路柵極^各徑 70。本發(fā)明關(guān)于降低柵極回跳的功效，顯著地依賴于功率開關(guān)40的
4冊(cè)才及電阻R(3X。
箝位開關(guān)裝置60，具體是圖2A和圖2B所示的箝位場(chǎng)效應(yīng)晶體 管單元62,設(shè)計(jì)用于只要開關(guān)節(jié)點(diǎn)電壓開始上升，就使柵極電壓位 于門限電平以下。
不像US 6421262B1中只要功率開關(guān)中的漏-源電壓為正時(shí)箝位 開關(guān)便關(guān)閉功率開關(guān)，在本發(fā)明的本實(shí)施方式中，使用箝位開關(guān)60 提供低歐姆柵極路徑70以避免柵極回跳，并因此保持該設(shè)備處于關(guān) 斷狀態(tài)。換句話說，箝位開關(guān)60并不關(guān)閉功率設(shè)備，但是使功率設(shè) 備保持關(guān)斷狀態(tài)。這意味著關(guān)于US 6421262B1的兩個(gè)主要區(qū)別，也 就是箝位開關(guān)60的控制策略，以及功率開關(guān)的漏-源電壓的檢測(cè)裝 置。
l務(wù)位開關(guān)60呈現(xiàn)下列特性
通路狀態(tài)下的低漏-源電阻Ros (on),至少低于功率MOSFET (設(shè)備40 )的多晶硅柵極電阻；通過特征為低柵極電阻RG (參見圖 1A、圖2A、圖2B)的功率MOSFET,獲得了本發(fā)明的最大益處。 低門限電壓，優(yōu)選地在0.5伏特和1伏特之間； 最大柵極電壓等于功率MOSFET的擊穿電壓； N-溝道。
在不能容易地實(shí)現(xiàn)最大柵極電壓等于功率MOSFET的擊穿電壓 的情況下，那么可以選擇下列選項(xiàng)使用箝位場(chǎng)效應(yīng)晶體管62中的串聯(lián)電容，以降低箝位開關(guān)的柵 極電壓；
箝位場(chǎng)效應(yīng)晶體管62的柵極到同步場(chǎng)效應(yīng)晶體管驅(qū)動(dòng)器的連 接，即同步場(chǎng)效應(yīng)晶體管驅(qū)動(dòng)器控制箝位場(chǎng)效應(yīng)晶體管62;在這種 情形中，如果具有第四管腳(第一柵極，第二柵極，漏極，源極) 的分離解決方案，則提供監(jiān)測(cè)開關(guān)節(jié)點(diǎn)電壓的智能驅(qū)動(dòng)器。
如果箝位場(chǎng)效應(yīng)晶體管62的柵極連接到功率MOSFET的漏極D (參見圖2A、圖2B)，那么同步場(chǎng)效應(yīng)晶體管40的輸出電容增加， 這有益于開關(guān)節(jié)點(diǎn)下降沿轉(zhuǎn)變。
在根據(jù)圖2A、圖2B的示范性實(shí)施方式中，只要功率MOSFET 的漏-源電壓高于箝位場(chǎng)效應(yīng)晶體管62的門限電壓，就確信該同步場(chǎng) 效應(yīng)晶體管處于關(guān)斷狀態(tài)。相反，有短路柵極驅(qū)動(dòng)42的可能性，具 體是在箝位場(chǎng)效應(yīng)晶體管62意外地開通的情況下，柵極驅(qū)動(dòng)器與箝 位場(chǎng)效應(yīng)晶體管62—起輸出。盡管通過正常操作可以預(yù)防箝位場(chǎng)效 應(yīng)晶體管62的這種意外開啟，但通過柵極驅(qū)動(dòng)器42中的標(biāo)準(zhǔn)短路 保護(hù)和監(jiān)測(cè)開關(guān)節(jié)點(diǎn)電壓，可以保護(hù)柵極驅(qū)動(dòng)器42免于短路。
通過二極管52、 54，由柵極電壓偏置裝置50在柵極實(shí)施偏置電 壓。因此，提供反并聯(lián)二極管54以允許電流流過相反方向。二極管 52、 54可以布置在MOSFET封裝中或者外面。在MOSFET封裝中 具有二極管52、 54的好處是，用二極管52、 54的正向電壓溫度依 賴性補(bǔ)償功率MOSFET的門限電壓溫度依賴性。
另一方面，如果二極管52、 54在MOSFET封裝的外面，那么熱 量更好地被分配，這對(duì)于高開關(guān)頻率來說可能很重要。如圖2C所示， 如果偏置二極管52布置在柵極驅(qū)動(dòng)器42中，可以避免用于開通路 徑的二極管54。用于開通路徑的二極管54可以;故電壓源Vdrv替代， 以允許功率恢復(fù)。
柵極驅(qū)動(dòng)器42的寄生電感導(dǎo)致柵極電壓偏離偏置電壓電平，因 此這些寄生電感，特別是源極電感，應(yīng)該被降低，或者否則柵極路 徑70的電阻應(yīng)該增加以最小化它們的效應(yīng)。通過外部電阻Rcx,如圖2C所示，或者與偏置二極管52串聯(lián)以使得通路路徑并不呈現(xiàn)這 種高電阻，可以實(shí)現(xiàn)斥冊(cè)才及路徑70的電阻的這種增加。
為了避免高阻抗關(guān)斷路徑，箝位開關(guān)60、 62與功率開關(guān)的柵極 和源極并聯(lián)布置，例如通過將箝位開關(guān)60集成到功率開關(guān)的硅晶片 中，使得關(guān)斷路徑的阻抗最小化。圖2A、圖2B中的電感Lc和Ls 表示封裝的寄生電感。
另外，圖2A、圖2B的阻抗路徑70和圖2C的阻抗路徑70之間 的區(qū)別到這種程度，與圖2A、圖2B的阻抗路徑70相比，圖2C的 阻抗路徑70應(yīng)該更高。在這個(gè)情形中，內(nèi)部節(jié)點(diǎn)Nc、 Ns可以限定 在圖2A、圖2B的硅晶片中，并且箝位開關(guān)60、 62連接在內(nèi)部柵極 硅晶片節(jié)點(diǎn)N(j和內(nèi)部源極硅晶片節(jié)點(diǎn)Ns之間，從而避免封裝的寄 生電感。
總的說來，從圖2B可以發(fā)現(xiàn)，在傳統(tǒng)MOSFET中增加了 3個(gè) 新組件，也就是
第一二極管52，用于偏置柵極電壓超過零伏特； 第二二極管54，用于提供用于開通的電流路徑；和 箝位場(chǎng)效應(yīng)晶體管62。
使用精確仿真來比較圖2A、圖2B、圖2C中的真軟開關(guān)同步整 流器設(shè)備與傳統(tǒng)同步場(chǎng)效應(yīng)晶體管的性能。圖3A、圖3B、圖3C、 圖3D示出了開關(guān)節(jié)點(diǎn)前沿轉(zhuǎn)變LE過程中同步降壓變換器的操作圖。
下面列出關(guān)于同步場(chǎng)效應(yīng)晶體管40的柵極驅(qū)動(dòng)路徑70的相關(guān) 參數(shù)
柵極電阻Rcr, 0.5歐姆；
源極電感Ls: 600pH (p=pico=l(T12; H為亨)； 總柵極電感(不包括源才及電感Ls) : 2.4nH ( n=nano=l(T9)。 柵極驅(qū)動(dòng)器被制作為傳統(tǒng)的，在兩個(gè)沿都具有預(yù)定的時(shí)滯40ns。 參看圖3A、圖3B、圖3C、圖3D的模擬波形，可以看出在vdsdS 的第一電壓升高中發(fā)生主要功率損耗。在這個(gè)時(shí)間間隔中，同步場(chǎng)效應(yīng)晶體管中的3個(gè)主要損耗機(jī)制導(dǎo)致了功率損耗 反向恢復(fù)； 牙冊(cè)才及回3兆；以及 擊穿。
在所述時(shí)間間隔中，控制場(chǎng)效應(yīng)晶體管30和同步場(chǎng)效應(yīng)晶體管 40兩者中的功率損耗大約都為3.9微焦耳(=在lMHz的開關(guān)頻率處 的3.9瓦特)。
圖4A、圖4B、圖4C、圖4D示出了根據(jù)本發(fā)明實(shí)施方式，使 用真軟開關(guān)同步整流器MOSFET 100的同步降壓變換器的仿真結(jié) 果。除了用在同步MOSFET40的4冊(cè)才及路徑70中幫助抑制感應(yīng)效應(yīng) 的外部電阻RGx (參見圖2C)等于2.5歐姆之外，電路布置(包括 控制MOSFET30和同步MOSFET40)的參數(shù)被調(diào)整到應(yīng)用于圖3A、 圖3B、圖3C、圖3D的仿真中的值。使用的箝位FET小于功率FET 的10倍(即，大約60毫歐姆開關(guān))；其門限電壓調(diào)整到l伏特。 二極管對(duì)于通常使用是慣常的，具有低的寄生電容。
正如由圖4A、圖4B、圖4C和圖4D可以發(fā)現(xiàn)，仿真結(jié)果表示 本實(shí)施方式有效地消除二極管反向恢復(fù)，并且特別地消除與柵極回 跳相關(guān)的損耗。結(jié)果，前沿LE的間隔中包括偏置二極管52和箝位 場(chǎng)效應(yīng)晶體管62的損耗在內(nèi)的整體損耗功率，從3.9mJ顯著地降低 到1.5mJ。
另外，漏-源電壓和漏極電流峰值被最小化，從而改進(jìn)雪崩擊穿
的易感性，以及降低電磁干擾(EMI)。
為了確保根據(jù)本發(fā)明實(shí)施方式的完整可操作性 功率開關(guān)的柵4及電阻Rc和箝位開關(guān)60應(yīng)該盡可能地低，和/或 箝位開關(guān)60的最大柵極電壓應(yīng)該與功率開關(guān)的雪崩擊穿電壓一
樣高，和/或
當(dāng)集成箝位開關(guān)60時(shí)，箝位開關(guān)60的漏極應(yīng)該連接到功率開 關(guān)的柵極，和/或
在柵極^各徑70中應(yīng)該提供特定柵才及電阻以減輕感應(yīng)效應(yīng)?？偟恼f來，根據(jù)本發(fā)明的實(shí)施方式，提出了用于功率設(shè)備的柵
極電路裝置，其中功率設(shè)備帶有優(yōu)化的通路狀態(tài)中的漏-源電阻RDS (on)以及諸如比率CGo/ (CGS+CGD)的其它優(yōu)化相關(guān)參數(shù)，以及 相應(yīng)的操作方法，(CcjD是反向傳輸或柵-漏電容；CGs是柵-源電容)。 有效地，在本發(fā)明的實(shí)施方式中，利用了功率MOSFET領(lǐng)域中 的"體效應(yīng)，，，并不降低標(biāo)稱門限電壓(典型是大約2伏特)。另 外，通過本發(fā)明解決了柵極回跳問題，其中提出的電路布置100降 低所述柵極回跳，同時(shí)，利用"體效應(yīng)，，以消除反向恢復(fù)和改善導(dǎo) 通。
在這個(gè)情形中，3個(gè)方面的結(jié)合是至關(guān)緊要的 柵極偏置裝置，使用"體效應(yīng)"； 箝位裝置，避免柵極回跳；和 操作的順序。
在利用"體效應(yīng)，，降低功率損耗的US 5929690中，沒有列舉出 這3方面中的任一方面。
然而，在功率MOSFET的領(lǐng)域中，由于甚至加劇了與柵極回跳 相關(guān)的損耗，所以單獨(dú)的這種降低功率損耗并不充分。適用在本發(fā) 明優(yōu)選實(shí)施方式中的技術(shù)措施已示出能夠在開關(guān)節(jié)點(diǎn)振鈴上獨(dú)立 地，顯著地降低甚至最小化功率損耗，即
消除反向恢復(fù)；
改善導(dǎo)通；和
避免柵極回跳
總之， 一種開關(guān)電路布置(100)包括場(chǎng)效應(yīng)晶體管(40)和用 于偏置場(chǎng)效應(yīng)晶體管(40 )的柵極電壓，具體地使場(chǎng)效應(yīng)晶體管(40 ) 的柵極電壓在特定門限以下，具體地，在特定正門限電平下的電路 (50, 52， 54， 60， 62)。在實(shí)施方式中，同時(shí)減輕了反向恢復(fù)以 及4冊(cè)才及回跳。在一個(gè)實(shí)施方式中，偏置電路包括串聯(lián)到場(chǎng)效應(yīng)晶體 管(40)的柵極(G)以偏置場(chǎng)效應(yīng)晶體管(40)的柵極電壓的偏置 二極管52,以及連接在場(chǎng)效應(yīng)晶體管(40)的柵極(G)以及場(chǎng)效應(yīng)晶體管(40)的源極(S)之間以使場(chǎng)效應(yīng)晶體管(40)的柵極電 壓在特定門限以下，具體是在特定正門限電平以下的箝位場(chǎng)效應(yīng)晶 體管單元(62)。
在權(quán)利要求中，具體地，場(chǎng)效應(yīng)晶體管(40)可以是至少一個(gè) 同步場(chǎng)效應(yīng)晶體管。具體地，用于偏置場(chǎng)效應(yīng)晶體管(40)的柵極 電壓的電路(50, 52, 54, 60， 62)使場(chǎng)效應(yīng)晶體管(40)的柵極 電壓在特定門限以下，具體是在特定正門限電平以下。具體地，偏 置裝置(50, 52， 54)可以是至少一個(gè)串聯(lián)連接到場(chǎng)效應(yīng)晶體管(40) 的柵極(G)的偏置二極管(52)，用于偏置場(chǎng)效應(yīng)晶體管(40)的 柵極電壓。具體地，箝位開關(guān)裝置(60， 62),可以是連接在場(chǎng)效 應(yīng)晶體管(40)的柵極(G)以及場(chǎng)效應(yīng)晶體管(40)的源極(S) 之間的至少一個(gè)箝位場(chǎng)效應(yīng)晶體管單元(62)，用于使場(chǎng)效應(yīng)晶體 管(40)的柵極電壓在特定門限以下，具體是在特定正門限電平以 下。具體地，第二二極管(54)可以是反并聯(lián)二極管和/或開通路徑 二極管，以允許流過與穿過偏置二極管(52)的電流方向相反的電 流。具體地，驅(qū)動(dòng)器單元(42)可以是至少一個(gè)柵極驅(qū)動(dòng)，其中偏 置電路可以布置在該驅(qū)動(dòng)器單元(42)中。具體地，柵極路徑(70) 可以是低阻抗路徑，與從場(chǎng)效應(yīng)晶體管(40)的柵極(G)到場(chǎng)效應(yīng) 晶體管(40)的源極(S)的電容(Cgs)并聯(lián)，用于在dv/dt變遷中 減輕柵極電壓的上升。只要從場(chǎng)效應(yīng)晶體管(40)的漏極(D)到場(chǎng) 效應(yīng)晶體管(40)源極(S)的電壓開始上升，具體是超過特定門限 時(shí)，柵極路徑(70)變得起作用。柵極電阻器單元(RGX)可以與第 一偏置二極管(52)串聯(lián)，特別是外部地，使得反并聯(lián)二極管的路 徑和/或開通路徑二極管(54)的路徑并不包括所述柵極電阻器單元
(Rgx) c
可以意識(shí)到，上述實(shí)施方式是示范性的，而并不限制本發(fā)明， 并且本領(lǐng)域技術(shù)人員能夠不脫離所附權(quán)利要求的范圍設(shè)計(jì)許多可選 實(shí)施方式。在權(quán)利要求中，括號(hào)中的任意參考標(biāo)號(hào)并不構(gòu)成權(quán)利要 求的限制。單詞"包括"并不排除權(quán)利要求中沒有列出的元件或步
16驟的存在。元件前的單詞"一個(gè)"并不排除多個(gè)這種元件的存在。 可以通過包括明顯元件的硬件實(shí)施本發(fā)明，和/或通過合適編程的處 理器。在設(shè)備權(quán)利要求中列舉了幾種裝置，可以由硬件的一個(gè)和相 同項(xiàng)目具體化幾個(gè)這些裝置。在互相不同的從屬權(quán)利要求中敘述某 些措施，并不表明不能進(jìn)一步使用這些措施的結(jié)合。 參考標(biāo)號(hào)列表
100真軟開關(guān)同步整流裝置，具體是真軟開關(guān)同步整流器MOSFET 10同步降壓變換單元或同步降壓變換器 20金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET) 30控制場(chǎng)效應(yīng)晶體管單元
32驅(qū)動(dòng)器單元，具體是控制場(chǎng)效應(yīng)晶體管單元30的柵極驅(qū)動(dòng) 40同步場(chǎng)效應(yīng)晶體管單元
42驅(qū)動(dòng)器單元，具體是同步場(chǎng)效應(yīng)晶體管單元40的柵極驅(qū)動(dòng)
50電壓偏置裝置，具體是柵極電壓偏置裝置
52第一二極管，具體是電壓偏置裝置50的偏置二極管
54第二二極管，具體是電壓偏置裝置50的開通路徑二極管
60箝位開關(guān)裝置或箝位開關(guān)單元，具體是MOSFET開關(guān)
62箝位場(chǎng)效應(yīng)晶體管單元
70柵極路徑，具體是低阻抗路徑
D同步場(chǎng)效應(yīng)晶體管40的漏極
G同步場(chǎng)效應(yīng)晶體管40的柵極
LC控制場(chǎng)效應(yīng)晶體管單元30的損耗或損耗模式
LE開關(guān)節(jié)點(diǎn)電壓Vx的前沿或前沿轉(zhuǎn)變
LS同步場(chǎng)效應(yīng)晶體管單元40的損耗或損耗模式
Nc內(nèi)部柵才及硅晶片節(jié)點(diǎn)
Ns內(nèi)部源極硅晶片節(jié)點(diǎn)
Rcx柵極電阻，具體是外部柵極電阻器單元
S同步場(chǎng)效應(yīng)晶體管單元40的源極
Vx開關(guān)節(jié)點(diǎn)電壓
權(quán)利要求
1. 一種開關(guān)電路布置(100)，包括場(chǎng)效應(yīng)晶體管(40)，和電路(50，52，54，60，62)，用于偏置所述場(chǎng)效應(yīng)晶體管(40)的柵極電壓以使所述場(chǎng)效應(yīng)晶體管(40)的柵極電壓在門限電平以下。
2. 根據(jù)權(quán)利要求1所述的開關(guān)電路布置，其中所述偏置電路包括偏置裝置(50， 52, 54),串聯(lián)連接到所述場(chǎng)效應(yīng)晶體管(40) 的柵極(G),用于偏置所述場(chǎng)效應(yīng)晶體管(40)的柵極電壓，以及箝位開關(guān)裝置(60， 62),連接在所述場(chǎng)效應(yīng)晶體管(40)的柵 極(G)以及所述場(chǎng)效應(yīng)晶體管(40)的源極(S)之間，用于使得 所述場(chǎng)效應(yīng)晶體管(40)的柵極電壓在所述門限電平以下。
3. 根據(jù)權(quán)利要求2所述的開關(guān)電路布置，其中所述偏置裝置(50, 52， 54)包括第一偏置二極管(52),以及允許與穿過所述第一偏 置二極管(52)的電流方向相反的電流流過的第二二極管(54)。
4. 根據(jù)權(quán)利要求1所述的開關(guān)電路布置，其中所述場(chǎng)效應(yīng)晶體管 (40)包括驅(qū)動(dòng)器單元(42),具體是至少一個(gè)柵極驅(qū)動(dòng)，其中所述偏置電路能夠被布置在所述驅(qū)動(dòng)器單元(42)中。
5. 根據(jù)權(quán)利要求1所述的開關(guān)電路布置，進(jìn)一步包括與從所述場(chǎng) 效應(yīng)晶體管(40)的柵極(G)到所述場(chǎng)效應(yīng)晶體管(40)的源極(S) 的電容(Cgs)并聯(lián)的柵極路徑(70)，用于減輕dv/dt變遷中柵極 電壓的上升。
6. 根據(jù)權(quán)利要求5所述的開關(guān)電路布置，其中只要從所述場(chǎng)效應(yīng) 晶體管(40)的漏極(D)到所述場(chǎng)效應(yīng)晶體管(40)的源極(S) 的電壓開始上升，那么所述柵極路徑(70)就起作用。
7. 根據(jù)權(quán)利要求5所述的開關(guān)電路布置，其中只要從所述場(chǎng)效應(yīng) 晶體管(40)的漏極(D)到所述場(chǎng)效應(yīng)晶體管(40)的源極(S)的電壓上升超過所述箝位開關(guān)裝置(60, 62)的特定門限電平，那 么所述柵極路徑(70)被短路，并且所述箝位開關(guān)裝置(60, 62)開通。
8.根據(jù)權(quán)利要求3所述的開關(guān)電路布置，進(jìn)一步包括與所述第一 偏置二極管(52)串聯(lián)的柵極電阻器單元(Rgx),使得所述反并聯(lián) 二極管和/或開通路徑二極管(54)的路徑并不包括所述柵極電阻器 單元(Rgx)。
全文摘要
一種開關(guān)電路布置(100)，包括場(chǎng)效應(yīng)晶體管(40)和用于偏置場(chǎng)效應(yīng)晶體管(40)的柵極電壓，具體是使場(chǎng)效應(yīng)晶體管(40)的柵極電壓在特定門限以下，具體是在特定正門限電平以下的電路(50，52，54，60，62)。在實(shí)施方式中，同時(shí)減輕反向恢復(fù)以及柵極回跳。在一個(gè)實(shí)施方式中，偏置電路包括串聯(lián)到場(chǎng)效應(yīng)晶體管(40)的柵極(G)以偏置場(chǎng)效應(yīng)晶體管(40)的柵極電壓的偏置二極管(52)，以及連接在場(chǎng)效應(yīng)晶體管(40)的柵極(G)以及場(chǎng)效應(yīng)晶體管(40)的源極(S)之間使場(chǎng)效應(yīng)晶體管(40)的柵極電壓在特定門限以下，具體是特定正門限電平以下的箝位場(chǎng)效應(yīng)晶體管單元(62)。
文檔編號(hào)H03K17/16GK101454979SQ200780019978
公開日2009年6月10日 申請(qǐng)日期2007年5月14日 優(yōu)先權(quán)日2006年5月29日
發(fā)明者R·埃爾費(fèi)里希, T·洛佩斯 申請(qǐng)人:皇家飛利浦電子股份有限公司