專利名稱：基于量子神經(jīng)網(wǎng)絡(luò)的貼片機元器件貼裝調(diào)度優(yōu)化方法
技術(shù)領(lǐng)域：
本發(fā) 明涉及貼片機元器件貼裝控制技術(shù)，尤其是涉及貼片機元器件貼裝調(diào)度數(shù)學建模、元器件貼裝路徑規(guī)劃與供料器位置分配的聯(lián)合優(yōu)化方法。
背景技術(shù)：
表面貼裝技術(shù)(SMT)是一種直接將表面貼裝元器件(無引腳或短引腳的元器件)貼、焊到印制電路板表面規(guī)定位置上的電子裝聯(lián)技術(shù)，所用的印制電路板無須鉆插裝孔。隨著電子產(chǎn)品組裝技術(shù)的迅速發(fā)展，表面貼裝技術(shù)已經(jīng)成為印制電路板(PCB)電路組裝技術(shù)的核心。先進的SMT技術(shù)已經(jīng)廣泛應(yīng)用于家用電器、計算機及手機通訊類等電子行業(yè)中。貼片機已經(jīng)廣泛應(yīng)用于印刷電路板的裝配生產(chǎn)線中，一條SMT生產(chǎn)線的生產(chǎn)速度是由貼片機來決定的，因此貼片機是整個生產(chǎn)線的核心技術(shù)部分，對貼片機的元器件貼裝工藝進行優(yōu)化、縮短貼裝時間有著十分重要的現(xiàn)實意義和工程價值。在實際生產(chǎn)過程中，如果貼裝時間過長將導(dǎo)致絲印在PCB板上焊膏失效，從而使再流焊接的效果變差，并嚴重影響產(chǎn)品質(zhì)量，但加速貼裝過程可以有效地提高生產(chǎn)效率。然而，單臺貼片機的元器件貼裝調(diào)度優(yōu)化主要體現(xiàn)在兩個方面一是在智能供料器位置排列固定情況下的元器件貼裝順序路徑優(yōu)化，二是在元器件貼裝順序確定情況下的智能供料器位置排列分配優(yōu)化。目前已有的解決方案是對元器件貼裝路徑、供料器位置排列分別建立元器件貼裝優(yōu)化數(shù)學模型及獲取最優(yōu)解，常用遺傳算法、蟻群算法等優(yōu)化算法得到的元器件貼裝調(diào)度方案，而所得到的貼裝調(diào)度方案僅是局部最優(yōu)的，無法獲得全局最優(yōu)的全部元器件貼裝調(diào)度方案。量子神經(jīng)網(wǎng)絡(luò)是將人工神經(jīng)網(wǎng)絡(luò)和量子計算理論相結(jié)合產(chǎn)生的，具有指數(shù)級的記憶容量、快速學習和高速信息處理等優(yōu)點。隨著貼裝元器件數(shù)量的增多，元器件貼裝調(diào)度數(shù)學模型就越復(fù)雜、優(yōu)化求解時間迅速增大。采用量子神經(jīng)網(wǎng)絡(luò)算法來求解元器件貼裝調(diào)度優(yōu)化問題，以獲得全局最優(yōu)的智能供料器位置分配和元器件貼裝路徑規(guī)劃解。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種基于量子神經(jīng)網(wǎng)絡(luò)的貼片機元器件貼裝調(diào)度優(yōu)化方法，解決元器件貼裝路徑規(guī)劃和智能供料器位置排列分配的聯(lián)合優(yōu)化問題，獲取全局最優(yōu)的元器件貼裝調(diào)度方案，達到全部元器件的最小貼裝路徑與最少貼裝時間，提高元器件貼裝生
產(chǎn)效率。本發(fā)明具體過程如下步驟一針對單頭拱架式貼片機，應(yīng)該滿足兩個條件，一是每種類型的貼裝元器件只存放在一個供料器中，二是每個供料器中只存放一種類型的元器件；忽略吸嘴對元器件吸取和貼裝的操作時間，則全部元器件的貼裝時間主要由吸嘴貼裝不同元器件所移動距離決定，最小的全部元器件貼裝路徑之和對應(yīng)最少的全部元器件的貼裝時間。建立帶有約束條件的元器件貼裝路徑調(diào)度數(shù)學模型，以求解最小的全部元器件貼裝路徑之和；步驟二 對步驟一建立的元器件貼裝路徑調(diào)度數(shù)學模型，采用量子神經(jīng)網(wǎng)絡(luò)算法獲得元器件貼裝調(diào)度優(yōu)化解。將全部元器件與不同供料槽之間的距離作為量子神經(jīng)網(wǎng)絡(luò)的輸入向量，置所有權(quán)值為較小的隨機數(shù)并提供訓練集給定輸入向量和目標輸出向量；采用三層量子神經(jīng)網(wǎng)絡(luò)對元器件貼裝路徑調(diào)度數(shù)學模型進行全局尋優(yōu)求解，獲得貼裝最優(yōu)調(diào)度方案所對應(yīng)的全部元器件貼裝順序和在供料槽中元器件供料器位置排列；步驟三對步驟二得到的一組元器件貼裝調(diào)度最優(yōu)解分別提供給貼裝吸嘴控制子系統(tǒng)和智能供料器分配子系統(tǒng)，實現(xiàn)貼片機元器件貼裝最優(yōu)控制，保證吸嘴頭按最優(yōu)調(diào)度方式進行元器件貼裝。本發(fā)明根據(jù)貼片機貼裝元器件的工作原理，建立了元器件貼裝順序規(guī)劃和供料器位置分配的聯(lián)合優(yōu)化的貼裝路徑數(shù)學模型，通過元器件貼裝優(yōu)化調(diào)度實現(xiàn)元器件貼裝時間最小化；采用量子神經(jīng)網(wǎng)絡(luò)算法來求解元器件貼裝路徑數(shù)學模型，獲得全局最優(yōu)的元器件貼裝調(diào)度方案，可以有效地縮短元器件貼裝時間，提高元器件貼裝生產(chǎn)效率。


圖I是單頭拱架式元器件貼裝系統(tǒng)結(jié)構(gòu)示意圖；圖2是三層量子神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)圖。
具體實施例方式參照說明書附圖對本發(fā)明的基于量子神經(jīng)網(wǎng)絡(luò)的貼片機元器件貼裝調(diào)度優(yōu)化方法作以下詳細地說明。如附圖1，在本發(fā)明所述基于量子神經(jīng)網(wǎng)絡(luò)的貼片機元器件貼裝調(diào)度優(yōu)化方法中，元器件貼裝的工作原理為首先，貼裝頭移動至元器件智能供料器位置，并吸取元器件；然后貼裝頭移動到第一個元器件的位置完成元器件I的貼裝，再移動至第二個器件的位置完成器件2的貼裝，如此反復(fù)循環(huán)進行貼裝，直至PCB上的全部元器件貼裝完成。基于量子神經(jīng)網(wǎng)絡(luò)的貼片機元器件貼裝調(diào)度優(yōu)化方法，具體過程如下步驟一針對單頭拱架式貼片機，應(yīng)該滿足兩個條件，一是每種類型的貼裝元器件只存放在一個供料器中，二是每個供料器中只存放一種類型的元器件；忽略吸嘴對元器件的吸取和貼裝操作時間，則全部元器件的貼裝時間主要由吸嘴貼裝不同元器件所移動距離決定。建立帶有約束條件的貼裝元器件路徑優(yōu)化數(shù)學模型，元器件貼裝調(diào)度的數(shù)學模型可以表示為
「。。171 min Σ Σ Σ [dIJ+dJkyikwMk)
[Uik Ho’ip L1^in窗P_
[ ]φ’ιΓχρ其中，i%=l，i = 1，2，…，n，表明貼裝頭在每個元器件的貼裝位置只能離
A=I
η
開一次；Z%=1，k= 1,2,…，n，表明貼裝頭在每個元器件的貼裝位置只能進入一次；(=1
石石1^ <丨別—I，5 丨丨，S表不一個集合，S表不集合S的模,表明對于任一個兀器件
m
子集Se，S中元器件位置的離開或進入不能形成曼哈頓回路=1，h = 1，…，P，表明一種類型的元器件只能存放在一個供料器中
權(quán)利要求
1.基于量子神經(jīng)網(wǎng)絡(luò)的貼片機元器件貼裝調(diào)度優(yōu)化方法，其特征在于，具體包括以下步驟 步驟一針對單頭拱架式貼片機，應(yīng)該滿足兩個條件，一是每種類型的貼裝元器件只存放在一個供料器中，二是每個供料器中只存放一種類型的元器件；忽略吸嘴對元器件吸取和貼裝的操作時間，則全部元器件的貼裝時間主要由吸嘴貼裝不同元器件所移動距離決定，最小的全部元器件貼裝路徑之和對應(yīng)最少的全部元器件的貼裝時間。建立帶有約束條件的元器件貼裝路徑調(diào)度數(shù)學模型，以求解最小的全部元器件貼裝路徑之和； 步驟二 對步驟一建立的元器件貼裝路徑調(diào)度數(shù)學模型，采用量子神經(jīng)網(wǎng)絡(luò)算法獲得元器件貼裝調(diào)度優(yōu)化解。將全部元器件與不同供料槽之間的距離作為量子神經(jīng)網(wǎng)絡(luò)的輸入向量，置所有權(quán)值為較小的隨機數(shù)并提供訓練集給定輸入向量和目標輸出向量；采用三層量子神經(jīng)網(wǎng)絡(luò)算法對元器件貼裝路徑調(diào)度數(shù)學模型進行全局尋優(yōu)求解，獲得貼裝最優(yōu)調(diào)度方案所對應(yīng)的全部元器件貼裝順序和在供料槽中元器件供料器位置排列； 步驟三對步驟二得到的一組元器件貼裝調(diào)度最優(yōu)解分別提供給貼裝吸嘴控制子系統(tǒng)和智能供料器分配子系統(tǒng)，實現(xiàn)貼片機元器件貼裝最優(yōu)控制，保證吸嘴頭按最優(yōu)調(diào)度方式進行元器件貼裝。
2.根據(jù)權(quán)利要求I所述的基于量子神經(jīng)網(wǎng)絡(luò)的貼片機元器件貼裝調(diào)度優(yōu)化方法，其特征在于步驟一中建立全部元器件貼裝路徑的數(shù)學模型，其具體過程為 若一塊PCB上所需貼裝元器件的總數(shù)量為n，元器件類型數(shù)為P，供料槽數(shù)量為m，每個供料器安放在不同的供料槽中，并且滿足每種類型的貼裝元器件只存放在一個供料器中和每個供料器中只存放一種類型的元器件的兩個約束條件，則P ( m ;貼裝頭從元器件i在PCB上的位置移動到供料槽j之間的距離為Clij，則全部元器件到供料槽之間的距離可以用nXm維的矩陣[(^.]ηΧηι表示；元器件i貼裝完成后立刻執(zhí)行元器件k的貼裝動作用Uik = I描述，類型h的元器件分配在供料槽j中用= I描述，則所有二進制決策變量可表示為nXn 維的矩陣[uik]nXn e {0,1}ηΧη 和 mXp 維的矩陣[wjh]mXp e {0，l}mXp ;當 uik = wjh(k)=I時，則表明貼裝完元器件i后進行元器件k的貼裝工序，并且類型h的元器件k在供料槽j中，則全部元器件貼裝總路徑為
3.根據(jù)權(quán)利要求I所述的元器件貼裝調(diào)度優(yōu)化方法，其特征在于步驟二中元器件貼裝路徑數(shù)學模型的全局優(yōu)化求解算法，其具體過程為 采用三層量子神經(jīng)網(wǎng)絡(luò)算法進行元器件貼裝路徑規(guī)劃和供料器位置分配的全局尋優(yōu)求解，Uik的值取為O或I表明是否選擇從元器件i到元器件k的路徑，wJh(k)的取值為O或I表明貼裝元器件k是否屬于類型h的元器件分配在供料槽j中，利用神經(jīng)元的輸出修正連接權(quán)值，并計算全局誤差使得網(wǎng)絡(luò)誤差滿足要求，從而得到元器件貼裝調(diào)度全局最優(yōu)解。
全文摘要
本發(fā)明提出基于量子神經(jīng)網(wǎng)絡(luò)的貼片機元器件貼裝調(diào)度優(yōu)化方法，其過程為根據(jù)貼片機吸嘴貼裝元器件的工作原理，建立在印制電路板PCB(Printed Circuit Board)上貼裝全部元器件所需路徑之和的數(shù)學建模；將全部貼裝元器件與不同供料槽之間的距離作為量子神經(jīng)網(wǎng)絡(luò)的輸入向量，置所有權(quán)值為較小的隨機數(shù)并提供訓練集給定輸入向量和目標輸出向量；采用三層量子神經(jīng)網(wǎng)絡(luò)算法對所建數(shù)學模型進行全局尋優(yōu)求解，獲得對應(yīng)最小全部元器件貼裝路徑之和的優(yōu)化元器件貼裝調(diào)度方案，其對應(yīng)最佳的全部元器件貼裝順序和在供料槽中元器件供料器排列位置。本發(fā)明構(gòu)建了兼顧元器件貼裝順序規(guī)劃和供料器排列位置分配的元器件貼裝調(diào)度數(shù)學模型，采用量子神經(jīng)網(wǎng)絡(luò)算法獲得最優(yōu)的元器件貼裝調(diào)度方案，能實現(xiàn)PCB印制電路板中元器件貼裝調(diào)度最優(yōu)控制，縮短單頭拱架式元器件貼裝時間，提高貼片機元器件貼裝生產(chǎn)效率。
文檔編號H05K3/30GK102883548SQ201210398319
公開日2013年1月16日 申請日期2012年10月16日 優(yōu)先權(quán)日2012年10月16日
發(fā)明者王友仁, 孫權(quán) 申請人:南京航空航天大學