專利名稱：嵌入式電容疊層的制作方法
嵌入式電容疊層
根據(jù)35 U.S.C. § 119要求優(yōu)先權(quán)
本專利申請要求于2007年3月10日提交的名稱為"Embedded Capacitive Stack"的第60/8941卵號(hào)臨時(shí)申請的優(yōu)先權(quán)，其由此在此特意 并入作為參考。
領(lǐng)域
本發(fā)明的不同實(shí)施方式涉及電路板/村底、芯片封裝襯底、底板、柔性 和剛性電路、以及電子才莫塊。本發(fā)明的至少一個(gè)實(shí)施方式涉及多層電路板 的嵌入式(embedded)電容疊層(capacitive stack)。
背景
電子線路設(shè)備通常被用于數(shù)字電路和模擬電路。在數(shù)字信號(hào)處理中， 信號(hào)從一個(gè)二進(jìn)制級(jí)變化到另一個(gè)二進(jìn)制級(jí)。這種信號(hào)常常因沿著其在電 路板上的路徑的電阻、電容和/或電感而變得失真。而且，從一個(gè)二進(jìn)制級(jí) 切換到另一個(gè)二進(jìn)制級(jí)常常會(huì)產(chǎn)生其它失真和偽信號(hào)例如噪聲，以及在電 路板的其它電氣路徑上的感應(yīng)信號(hào)。在電路設(shè)計(jì)和電路板制造的領(lǐng)域中， 為了減少電磁干擾、解耦信號(hào)、減少或阻抑共振、抑制電流/電壓噪聲、改 善信號(hào)質(zhì)量、過濾信號(hào)以及一些另外的這樣的目的和/或功能，通常使用電谷為。
在歷史上，分立的旁路電容器已經(jīng)被用于特定有源設(shè)備以便高頻解耦 (例如，阻抑共振，抑制噪聲等等)，以及還在設(shè)計(jì)者不必應(yīng)付空間約束 時(shí)使用。然而，隨著電路復(fù)雜性的增加和電子產(chǎn)品尺寸的減小，在電路板 表面上的空間常常是有限的，無法為大量的表面安裝的解耦電容器留出空間。此外，分立電容器所要求的電氣通孔引入了更高頻率的不必要的寄生 電感。因此，通常使用嵌入式的解耦電容(或者埋入式電容)來消除對(duì)安 裝在每個(gè)集成電路附近的旁路電容器的需要，這些集成電路被安裝在板 上。
在本領(lǐng)域中，已知提供嵌入式解耦電容的嘗試。例如，在Howard等 人的第5,079,069號(hào)美國專利中，提供了包含一片介電材料的集成埋入式 電容器，該介電材料被夾在兩片導(dǎo)電材料中間。因此，Howard公開了印刷 電路板(PCB ),借助于與單獨(dú)設(shè)備成比例的一部分電容器層壓板和從電容 器層壓板的其它部分借用的電容，該印刷電路板向每個(gè)單獨(dú)設(shè)備提供電 容，這取決于設(shè)備的隨機(jī)操作。
當(dāng)利用集成電容層壓4反的PCB例如Howard等人所公開的一種PCB 通常成功地向設(shè)備提供電容時(shí)，在某些應(yīng)用中，由這種集成電容層壓板所 提供的電容是有限的或不足的。例如，因?yàn)榭赡艽嬖诘母蓴_和噪聲，某些 高功率、高開關(guān)速度的集成電路(IC)設(shè)備經(jīng)常要求解耦電容，所述解耦 電容超過由類似于被Howard等人所公開的集成電容層壓板所能提供的解 耦電容。在這些情況下，為了向IC設(shè)備提供足夠的解耦電容，電路設(shè)計(jì) 者使用附加的局部的、表面安裝的電容器。然而，這種局部的、表面安裝 的電容器由于上述討論的原因是不希望有的。
現(xiàn)有技術(shù)的電容層壓板還具有另外的缺陷，因?yàn)殡娮釉O(shè)備都連接相同 的嵌入式電容層壓板，造成設(shè)備之間的潛在千擾。例如，高功率、高開關(guān) 速度的IC設(shè)備可能引起電壓和/或電流的顯著變化，或者會(huì)引起可能干擾 在電路板上的其它低噪聲設(shè)備的噪聲，這些低噪聲設(shè)備可能也連接至電容 層壓板。
為了處理高功率、高開關(guān)速度的1C設(shè)備的增大電容要求，具有增大 電容的集成電容層壓板已被研制，其中幾個(gè)層壓板被堆疊在一起且平行相 連。例如，Lauffer等人的第6,739,027號(hào)美國專利公開了 一種電容性PCB， 它是通過采用第一個(gè)導(dǎo)電薄片(foil)以及在其兩側(cè)涂覆電介質(zhì)而制成。第二 個(gè)和第三個(gè)導(dǎo)電薄片也在一側(cè)上被涂覆電介質(zhì)，每塊薄片都通過第二個(gè)和 第三個(gè)導(dǎo)電薄片的非涂覆側(cè)面被連結(jié)至第一個(gè)電介質(zhì)涂覆薄片。于是，第二個(gè)和第三薄片每個(gè)都被層壓至電路化核心(core)，產(chǎn)生總共四個(gè)電容平
面，這些平面4皮此平4亍地相互連4婁，由此增加電容密度。
因此，Lauffer等人與Howard等人類似，提供了一種PCB，借助于與 單獨(dú)設(shè)備成比例的一部分電容器層壓板和從電容器層壓板其它部分借來 的電容，該P(yáng)CB向每個(gè)單獨(dú)設(shè)備提供電容，這取決于設(shè)備的隨機(jī)開通。盡 管Lauffer等人增加了電容密度，但是設(shè)備仍舊共享相同的電容層壓板。結(jié) 果，低噪聲設(shè)備繼續(xù)遭到由上面所描述的高功率、高開關(guān)速度的IC設(shè)備 所產(chǎn)生的噪聲的干擾。
使用由粉末狀樹脂材料或填充樹脂系統(tǒng)所制成的介電薄層已被本領(lǐng) 域公知其高介電常數(shù)使其能夠增大電容密度。Lauffer等人公開了 一種合并 了薄的非固化(B段)的電介質(zhì)的用途的PCB。然而，當(dāng)使用這些薄的電 介質(zhì)時(shí)，制造Lauffer等人所公開的堆疊的集成電容層壓板的過程變得困 難。加栽在薄的電介質(zhì)中的納米粉末是非常脆的，并且如果沒有特殊處理 和加工，實(shí)際上不可能制成。而且，薄的電介質(zhì)的使用造成了如下增大的 可能性，即，夾在電介質(zhì)之間的導(dǎo)電薄片將具有危及電氣完整性的雜質(zhì)或 空穴，造成電容器不足以及冒有點(diǎn)火(start a fire)的危險(xiǎn)。直到疊層電容元 件已被制成后，才能進(jìn)行缺陷測試。如果發(fā)現(xiàn)缺陷，整塊PCB必須被廢棄， 造成可能很高的金錢損失。
因此，在本領(lǐng)域中，長期迫切地需要提供堆疊的集成式或嵌入式電容 器，其具有非常薄的電介質(zhì)厚度和高的DK,這是因?yàn)榧虞d在電路板上的 納米物質(zhì)能夠平行地連接以便增加電容密度，或者可選擇地能夠向較噪 (noiser)設(shè)備和較靜(quieter)設(shè)備提供單獨(dú)的電容。同時(shí)，也長期迫切地需 要在添加后續(xù)核心層或者添加電路層之前，確定在堆疊電容核心中的故障 和缺陷。
概述
一種特征提供制造具有高電容密度的電容疊層的方法。所形成的平面 核心電容襯底包括夾在第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層之間的第一個(gè)介電核心層。所述核心電容襯底可提供用于耦合附加導(dǎo)電層和介電層的結(jié)構(gòu)剛 度。第一個(gè)導(dǎo)電薄片可被涂覆第二個(gè)介電層，所述第二個(gè)介電層可包括載 有經(jīng)選擇以實(shí)現(xiàn)期望介電常數(shù)的納米粉末的非固化或半固化的介電材料。 所述第二個(gè)介電層的曝露面可被耦合至所述第一個(gè)導(dǎo)電層，然后可固化所 述第二個(gè)介電層的介電材料。
一個(gè)或多個(gè)間隙的圖樣(pattem)可被形成于所述第一個(gè)導(dǎo)電層。在將所 述第二個(gè)介電層耦合至所述第一個(gè)導(dǎo)電層之前，在所述第一個(gè)導(dǎo)電層上的 所述一個(gè)或多個(gè)間隙可被填充環(huán)氧樹脂。在將所述第二個(gè)介電層耦合至所 述第一個(gè)導(dǎo)電層之前，固化所述環(huán)氧樹脂。在將所述第二個(gè)介電層耦合至 所述第一個(gè)導(dǎo)電層之前，平整所述環(huán)氧樹脂。
此外，第二個(gè)導(dǎo)電薄片可被涂覆第三個(gè)介電層，所述第三個(gè)介電層可 包括栽有經(jīng)選擇以實(shí)現(xiàn)期望介電常數(shù)的納米粉末的非固化或半固化的介 電材料。所述第三個(gè)介電層的曝露面可被耦合至所述第二個(gè)導(dǎo)電層，然后 可固化所述第三個(gè)介電層的介電材料。
所述第一個(gè)導(dǎo)電薄片和第一個(gè)導(dǎo)電層可界定第一個(gè)電容元件，所述第 二個(gè)導(dǎo)電薄片和第二個(gè)導(dǎo)電層可界定第二個(gè)電容元件。第一個(gè)電氣導(dǎo)電通 孔可被形成于所述第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電薄片之間。類似地，第二個(gè) 電氣導(dǎo)電通孔可被形成于所述第二個(gè)導(dǎo)電層和第一個(gè)導(dǎo)電薄片之間。具有 增大電容密度的電容元件可被形成于所述第一個(gè)導(dǎo)電層-第二個(gè)導(dǎo)電薄片 和所述第二個(gè)導(dǎo)電層-第 一個(gè)導(dǎo)電薄片之間。
在另一個(gè)例子中，第一個(gè)隔離電容元件可被形成于所述第一個(gè)導(dǎo)電層 和所述第一個(gè)導(dǎo)電薄片之間。第二個(gè)隔離電容元件可^C形成于所述第二個(gè) 導(dǎo)電層和所述第二個(gè)導(dǎo)電薄片之間。同樣地，第三個(gè)隔離電容元件可被形 成于所述第一個(gè)導(dǎo)電層和所述第二個(gè)導(dǎo)電層之間。
根據(jù)一個(gè)特征， 一個(gè)或多個(gè)交替的導(dǎo)電薄片和介電層被耦合在所述核 心電容襯底的至少 一 面上。當(dāng)所述介電層被堆疊至所述核心電容村底上 時(shí)，測試所述介電層的完整性。
在一些例子中，所述第二個(gè)介電層可包括介電薄膜，且將所述第二個(gè)介電層涂覆至所述第一個(gè)導(dǎo)電薄片可包括將所述介電薄膜層壓至所述第 一個(gè)導(dǎo)電薄片上。
根據(jù)一些例子，所述第二個(gè)介電層的厚度可小于所述第一個(gè)介電層的
厚度。所述第二個(gè)介電層被涂覆至大約0.004密耳(mil)到1.25密耳之 間的厚度。在一個(gè)例子中，所述第二個(gè)介電層被涂覆至大約0.3密耳或更 小的厚度。所述第一個(gè)導(dǎo)電薄片和第二個(gè)導(dǎo)電薄片可為具有0.12密耳和4 密耳厚度的超薄薄片。所述核心電容襯底可具有大約0.25密耳到4密耳 之間的厚度。所述第二個(gè)介電層可提供每平方英寸五(5)到六十(60) 納法之間的電容密度。
才艮據(jù)另一個(gè)例子，形成在所述第一個(gè)導(dǎo)電薄片上的第一個(gè)區(qū)域，所述 第一個(gè)區(qū)域與所述第一個(gè)導(dǎo)電薄片的剩余部分電氣隔離。所述第一個(gè)區(qū)域 和所述第一個(gè)導(dǎo)電層可形成與所述第一個(gè)導(dǎo)電薄片的剩余部分和第一個(gè) 導(dǎo)電層明顯不同的電容元件。所述第 一個(gè)區(qū)域的尺寸和所述第二個(gè)介電層 的電容密度經(jīng)選4奪以實(shí)現(xiàn)期望的電容值。
因此，提供一種具有高電容密度的電容疊層，包括(a)含有夾在第 一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層之間的第一個(gè)核心介電層的平面核心電容襯 底，其中所述核心電容襯底提供用于耦合附加的導(dǎo)電層和介電層的結(jié)構(gòu)剛 度；(b)具有耦合到所述第一個(gè)導(dǎo)電層的第一個(gè)平坦表面的第二個(gè)介電層， 所迷第二個(gè)介電層比所述第一個(gè)核心介電層更薄，并且包括載有經(jīng)選擇以
實(shí)現(xiàn)期望介電常數(shù)的納米粉末的介電材料；(c)耦合至所述第二個(gè)介電層 的第二個(gè)平坦表面的第一個(gè)導(dǎo)電薄片；其中所述第二個(gè)介電層的厚度小于
所述第一個(gè)介電層的厚度；和/或(d)耦合在所述電容核心襯底的至少一 個(gè)面上的一個(gè)或多個(gè)交替的導(dǎo)電薄片和介電層。所述第一個(gè)和第二個(gè)導(dǎo)電 層以及第 一個(gè)導(dǎo)電薄片可為交替的電源平面和接地平面。所述第 一個(gè)和第 二個(gè)導(dǎo)電層中的至少一個(gè)可包括一個(gè)或多個(gè)間隙的圖樣。在一個(gè)例子中， 所述第二個(gè)介電層被涂覆至大約0.004到1.25密耳之間的厚度。在另一個(gè) 例子中，所述第一個(gè)導(dǎo)電薄片是具有1到4密耳之間厚度或具有0.12到1 密耳之間厚度的超薄薄片。所述第二個(gè)介電層可提供每平方英寸五(5) 到六十(60)納法之間的電容密度。還提供一種制造多層嵌入式電容疊層的方法。所形成的平面核心電容 襯底含有夾在第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層之間的第一個(gè)介電核心層。所 述核心電容村底向附加的導(dǎo)電層和介電層提供結(jié)構(gòu)剛度。第一個(gè)導(dǎo)電薄片 被涂覆有非固化或半固化的介電材料以形成第二個(gè)介電層。所述非固化或 半固化的介電材料可被加載有經(jīng)選擇以實(shí)現(xiàn)期望介電常數(shù)的納米粉末。所 述第二個(gè)介電層可—皮耦合至所述第一個(gè)導(dǎo)電層，并且可測試所述第二個(gè)介
電層的完整性。如果在所述第二個(gè)介電層中發(fā)現(xiàn)有缺陷，那么報(bào)廢所述電 容疊層。如果所述第一個(gè)導(dǎo)電層和第一個(gè)導(dǎo)電薄片電氣耦合，那么所述第 二個(gè)介電層有缺陷。如果在所述第一個(gè)導(dǎo)電層和第一個(gè)導(dǎo)電薄片之間的阻 抗小于期望門限值，那么所述第二個(gè)介電層也有缺陷。將所述第二個(gè)介電 層的曝露面耦合至所述第一個(gè)導(dǎo)電層可包括在所迷第二個(gè)介電層到所述 第一個(gè)導(dǎo)電薄片之間使用環(huán)氧樹脂層。在將附加層耦合至所述第一個(gè)導(dǎo)電 薄片之前，測試所述第二個(gè)介電層的完整性。
此外，第二個(gè)導(dǎo)電薄片可被涂覆非固化或半固化的介電材料以形成第 三個(gè)介電層。所述第三個(gè)介電層的曝露面可被耦合至所述第二個(gè)導(dǎo)電層， 可測試所述第三個(gè)介電層的完整性。在所述第二個(gè)介電層的曝露面被耦合 至所述第一個(gè)導(dǎo)電層的同時(shí)，所述第三個(gè)介電層的曝露面可被耦合至所述 第二個(gè)導(dǎo)電層。所述第二個(gè)介電層和所述第三個(gè)介電層的完整性被同時(shí)測 試。
類似地， 一個(gè)或多個(gè)交替的導(dǎo)電薄片和介電層可被耦合到所述核心電 容村底的至少一個(gè)面上。當(dāng)每個(gè)介電層被添加至所述電容疊層時(shí)，可測試 其完整性。
在制造多層嵌入式電容疊層的可選方法中，所形成的平面電容核心襯 底包括夾在第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層之間的核心第一個(gè)介電層，其中 所述核心電容襯底向附加的導(dǎo)電層和介電層提供結(jié)構(gòu)剛度。第一個(gè)導(dǎo)電薄 片被涂覆有非固化或半固化的介電材料以形成第二個(gè)介電層，其中所述非 固化或半固化的介電材料被加載有經(jīng)選擇以實(shí)現(xiàn)期望介電常數(shù)的納米粉
末。第一個(gè)導(dǎo)電薄片可^皮耦合至所述第二個(gè)介電層的曝露面上，并且測試 所述第二個(gè)介電層的完整性。因此，提供一種電容疊層，包括(a)含有夾在第一個(gè)導(dǎo)電層和第二
個(gè)導(dǎo)電層之間的第一個(gè)介電層的平面電容核心襯底，其中所述第一個(gè)介電
層向附加的導(dǎo)電層和介電層提供結(jié)構(gòu)剛度；(b)夾在第一個(gè)導(dǎo)電薄片和所 述第一個(gè)導(dǎo)電層之間的第二個(gè)介電層，其中所述第二個(gè)介電層比所述第一 個(gè)介電層更薄，并且包括載有納米粉末的介電材料；(c)界定在所述第一 個(gè)導(dǎo)電層和所述第二個(gè)導(dǎo)電層之間的第一個(gè)隔離電容元件；(d)界定在所 述第一個(gè)導(dǎo)電層和所述第一個(gè)導(dǎo)電薄片之間的第二個(gè)隔離電容元件；(e) 夾在所述第二個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電薄片之間的第三個(gè)介電層；和/或(f) 界定在所述第二個(gè)導(dǎo)電層和所述第二個(gè)導(dǎo)電薄片之間的第三個(gè)隔離電容 元件。第一個(gè)電氣導(dǎo)電通孔可被耦合在所述第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電薄 片之間，以及第二個(gè)電氣導(dǎo)電通孔可被耦合在所述第二個(gè)導(dǎo)電層和第一個(gè) 導(dǎo)電薄片之間，從而在所述第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電薄片以及所述第二 個(gè)導(dǎo)電層和第一個(gè)導(dǎo)電薄片之間形成具有增大電容密度的電容元件。
所述第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電薄片可用作電源層，而所述第二個(gè)導(dǎo) 電層和第 一個(gè)導(dǎo)電薄片用作接地層。
在一個(gè)例子中，所述第二個(gè)介電層的厚度小于所述第一個(gè)介電層的厚 度。例如，所述第一個(gè)介電層的厚度大約在0.5到4密耳之間，所述第一 個(gè)和第二個(gè)導(dǎo)電層的厚度每個(gè)大約在0.5到6密耳之間，所述第二個(gè)介電 層的厚度大約在0.08到1.25密耳之間(或者在0.004到1密耳之間，或 者大約為0.3密耳或者更少)，以及所述第一個(gè)導(dǎo)電薄片的厚度大約在0.25 到1.5密耳之間(或者在1到4密耳之間，或者在0.12到1密耳之間)。 所述第一個(gè)導(dǎo)電薄片可包括與所述第一個(gè)導(dǎo)電薄片電氣隔離的第一個(gè)區(qū) 域，其中所述第一個(gè)區(qū)域和所述第一個(gè)導(dǎo)電層界定了第一個(gè)分立(discrete) 電容元件?？蛇x擇所述第一個(gè)區(qū)域的面積以獲得關(guān)于所述第一個(gè)分立電容 元件的期望電容值。
還提供了一種制造電子互聯(lián)平臺(tái)的方法，包括(a)形成平面嵌入式電 容疊層和(b)將一個(gè)或多個(gè)信號(hào)層耦合至所述嵌入式電容疊層的至少一 個(gè)面上。所述電容疊層可包括(a)含有夾在第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層 之間的第一個(gè)介電層的平面核心電容襯底，其中所述核心電容襯底向附加的導(dǎo)電層和較薄的介電層提供結(jié)構(gòu)剛度；(b)耦合在所述平面核心電容襯 底的至少一面上的一個(gè)或多個(gè)交替的介電層和導(dǎo)電薄片，其中所述一個(gè)或 多個(gè)介電層包括載有納米粉末的介電材料，并且所述一個(gè)或多個(gè)介電層比
所述第一個(gè)介電層更??；(c)其中使得所述第一個(gè)和第二個(gè)導(dǎo)電層以及所
述一個(gè)或多個(gè)交替的介電層和導(dǎo)電薄片適應(yīng)于用作孤立的電容元件。第一 個(gè)區(qū)域可被形成于來自與所述第三個(gè)導(dǎo)電薄片電氣隔離的一個(gè)或多個(gè)導(dǎo) 電薄片中的第一個(gè)導(dǎo)電薄片。所述第一個(gè)區(qū)域和相鄰的導(dǎo)電層可界定電氣 上區(qū)別于所述第 一個(gè)導(dǎo)電薄片的剩余部分的第 一個(gè)孤立的電容元件。這種 方法還可被用于形成芯片級(jí)封裝，可形成所述芯片級(jí)封裝以覆蓋所述平面 嵌入式電容疊層和所述一個(gè)或多個(gè)信號(hào)層。
因此，提供一種電子互聯(lián)平臺(tái)，其包括平面嵌入式電容疊層和耦合在 所述嵌入式電容疊層的至少一個(gè)面上的一個(gè)或多個(gè)信號(hào)層。所述嵌入式電
容疊層可包括(a)含有夾在第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層之間的第一個(gè)介 電層的平面電容核心襯底，其中所述第一個(gè)介電層向附加的導(dǎo)電層和介電 層提供結(jié)構(gòu)剛度；(b)耦合在所述平面電容核心村底的至少一個(gè)面上的一 個(gè)或多個(gè)交替的介電層和導(dǎo)電薄片，其中所述一個(gè)或多個(gè)介電層包括載有 納米粉末的介電材料；和/或(c)其中所述第一個(gè)和第二個(gè)導(dǎo)電層和所述 一個(gè)或多個(gè)交替的介電層和導(dǎo)電薄片可被構(gòu)造成用作孤立的電容元件。
所述電子互聯(lián)平臺(tái)還可包括第一個(gè)電路部件，所述第一個(gè)電路部件耦 合至外部信號(hào)層并電氣耦合至第一個(gè)隔離電容元件，所述第一個(gè)隔離電容 元件被形成于所述嵌入式電容疊層中的第一個(gè)導(dǎo)電薄片和所述第一個(gè)導(dǎo) 電層之間。所述第一個(gè)電路部件可進(jìn)一步被耦合至第二個(gè)隔離電容元件， 所述第二個(gè)隔離電容元件被形成于所述嵌入式電容疊層中的第一個(gè)導(dǎo)電 層和第二個(gè)導(dǎo)電薄片之間，所述第二個(gè)隔離電容元件明顯不同于所述第一
個(gè)隔離電容元件。所迷電子互聯(lián)平臺(tái)可還包括覆蓋所述平面嵌入式電容疊 層、所述一個(gè)或多個(gè)信號(hào)層和所述第一個(gè)電路部件的芯片級(jí)封裝。此外， 來自所述一個(gè)或多個(gè)導(dǎo)電薄片的第三個(gè)導(dǎo)電薄片中的第一個(gè)區(qū)域可與所 述第三個(gè)導(dǎo)電薄片電氣隔離，并且所述第一個(gè)區(qū)域和相鄰的導(dǎo)電薄片可界 定與所述第三個(gè)導(dǎo)電薄片的剩余部分電氣隔離的第一個(gè)分立電容器。結(jié)合附圖和例子，在本發(fā)明的優(yōu)選實(shí)施方式的如下詳細(xì)描述中，本發(fā) 明的其它特征和優(yōu)點(diǎn)將變得明顯。
附圖簡述


圖1根據(jù)一個(gè)例子來說明可被用作堆疊電容器的部分的核心電容元件 的結(jié)構(gòu)。
圖2根據(jù)一個(gè)例子來說明將電容層添加至核心電容元件以形成具有增 大電容密度的電容疊層。
圖3根據(jù)一個(gè)例子來說明制造嵌入式核心電容疊層的方法。
圖4根據(jù)一個(gè)例子來說明制造嵌入式核心電容疊層的方法。
圖5說明電容疊層，其包括在核心電容元件的底部的單個(gè)電容元件以 及在核心電容元件的頂部的兩個(gè)電容元件。
圖6根據(jù)一個(gè)例子來說明核心電容疊層可如何經(jīng)構(gòu)造以提供具有高電 容密度的平面電容元件。
圖7根據(jù)一個(gè)例子來說明電容疊層可如何經(jīng)構(gòu)造以提供多個(gè)孤立的平 面電容元件。
圖8說明電容疊層可如何經(jīng)構(gòu)造以形成多個(gè)隔離的旁路電容器來解耦 電子部件的另一個(gè)例子。
圖9說明電容疊層可如何經(jīng)構(gòu)造以形成多個(gè)不同的旁路電容器來解耦 電子部件的另一個(gè)例子。
圖10舉例說明電容疊層可如何經(jīng)構(gòu)造以形成多個(gè)不同的旁路電容器 來解耦在雙面電路板上的電子部件的另 一個(gè)例子。
圖11根據(jù)一個(gè)例子來說明在電容疊層中形成隔離的解耦電容元件的 方法。
圖12說明一層或多層電容疊層可如何被分開以向一個(gè)或多個(gè)電路部 件提供附加解耦電容的例子。圖13說明電容疊層的一個(gè)或多個(gè)導(dǎo)電層可如何被分成不同的范圍或區(qū)域的又一個(gè)例子，這些范圍或區(qū)域與在同一導(dǎo)電層中的其它區(qū)域電氣隔離。
圖14根據(jù)一個(gè)例子來說明制造具有嵌入式堆疊電容器的電路板的方法。
圖15說明電容疊層可如何被用在芯片級(jí)的封裝內(nèi)以向半導(dǎo)體設(shè)備提供局部電容的一個(gè)例子。
詳細(xì)描述
在下面的描述中，為了全面地理解本發(fā)明，陳述了許多特定的細(xì)節(jié)。然而，本領(lǐng)域中的技術(shù)人員將認(rèn)識(shí)到如果沒有這些特定細(xì)節(jié)，本發(fā)明也能夠被實(shí)現(xiàn)。在其它的情況下，熟知的方法、工藝和/或部件已不被詳細(xì)地描述，免得不必要地使本發(fā)明的方面變得模糊。
在下面的描述中，某些術(shù)語被用來描述本發(fā)明的一種或多種實(shí)施方式的某些特征。例如，"核心"指機(jī)械式支撐一層或多層的村底。"核心"可包括一個(gè)或多個(gè)基層，在其的一面或兩面上耦合有一個(gè)或多個(gè)電路板層。術(shù)語"嵌入式"指低于印刷電路板表面的位置。術(shù)語"薄片"指金屬和/或電氣導(dǎo)電材料的薄且柔性的層(例如，缺乏結(jié)構(gòu)剛性)。術(shù)語"電子互聯(lián)平臺(tái)"指印刷電路板、PCB、電路板、襯底、芯片模塊和/或多芯片模塊，其可包括一層或多層電氣絕緣材料和/或具有導(dǎo)電跡線和/或通孔的導(dǎo)電材料，導(dǎo)電跡線和/或通孔提供用于連結(jié)和/或形成電氣部件的基底。因而，
中包括傳統(tǒng)的多層板、硅村底、芯片級(jí)設(shè)備、芯片級(jí)封裝、半導(dǎo)體設(shè)備。
第一個(gè)新特征提供一種方式，通過在核心電容襯底上堆疊薄層電容元件(例如，交替的介電層和導(dǎo)電薄片)，增加核心電容疊層的電容密度。利用在導(dǎo)電薄片層之間載有納米粉末(樹脂)的介電層來增加核心電容疊層的電容密度，可改變或調(diào)整電容元件的介電常數(shù)。使用薄的介電層和導(dǎo)電薄片使得電容密度增加，同時(shí)還限制了電容疊層的總厚度。第二個(gè)新特征提供用于制造電容疊層的方法，該電容疊層經(jīng)設(shè)置以使 得當(dāng)電容層被添加至電容疊層或作為合成物時(shí)，可測試電容層的缺陷。所 形成的核心村底具有夾在兩個(gè)導(dǎo)電層/薄片之間的介電層。介電層為固化的 (C段)，以至于該核心襯底為半剛性或剛性，提供了在其上可將柔性導(dǎo)電 薄片層壓的結(jié)構(gòu)。于是，導(dǎo)電薄片被涂覆有非固化或部分固化的載有納米 粉末的介電材料(B段樹脂)，并且在核心襯底的任一面被分層，非固化或 半固化的介電材料與核心襯底的導(dǎo)電層相鄰。當(dāng)制造多層電路板時(shí)，可分 層、固化和測試涂覆有非固化的載有納米粉末介電材料的附加導(dǎo)電薄片。 這種分層、固化和測試允許對(duì)堆疊電容器的問題進(jìn)行早期故障檢測。
第三個(gè)新特征提供含有電容疊層的印刷電路板，其被構(gòu)造以向在電路 板、多芯片模塊和/或半導(dǎo)體封裝上的一個(gè)或多個(gè)設(shè)備提供隔離、設(shè)備特有
的解耦電容。因此，代替用共享的嵌入式電容來解耦在PCB上的所有電子 設(shè)備，這個(gè)特征提供能夠耦合不同電子設(shè)備的多個(gè)孤立的電容元件。
第四個(gè)新特征提供在核心電容疊層中嵌入一個(gè)或多個(gè)分立的電容器， 可在多層電路板中使用這些電容器來向一個(gè)或多個(gè)電路部件和/或半導(dǎo)體 封裝提供局部的解耦電容。在核心電容疊層中形成的一個(gè)或多個(gè)分立的電 容器可按尺寸形成為具有不同的數(shù)值，以滿足一個(gè)或多個(gè)電路部件和/或半 導(dǎo)體設(shè)備的電容需要。此外，分立的電容器還可為不同的部件提供電源隔 離。在將疊層嵌入至電路板之前，當(dāng)介電層和導(dǎo)電薄片被添加至疊層時(shí)， 可構(gòu)造該堆疊電容器和并測試該堆疊電容器的可靠性。
第五個(gè)新特征提供在芯片級(jí)封裝中使用電容疊層以得到靠近信號(hào)源 的解耦電容，由此減少在較高工作頻率處不合需要的寄生電感。
增加核心電容疊層的電容密度
在現(xiàn)有技術(shù)中，單個(gè)電容平面核心已被用于向電路板提供解耦電容。 然而，增加核心電容疊層的電容密度以提供較高頻率的解耦通常需要大大 地減少電容核心的厚度。這是因?yàn)殡娙莺诵暮穸鹊脑黾邮遣缓闲枰?，?于其會(huì)增加電路板的厚度，并且增加較高頻率處的寄生電感。為了處理現(xiàn)有技術(shù)的不足， 一個(gè)特征通過在核心電容襯底上堆疊薄層電容元件(例如，交替的介電層和導(dǎo)電薄片)，增加核心電容疊層的電容密度。通過利用在導(dǎo)電薄片層之間載有納米粉末(樹脂)的介電層來增加核心電容疊層的電容密度，可改變或調(diào)整電容元件的介電常數(shù)。
圖1根據(jù)一個(gè)例子來說明可被用作嵌入式電容疊層的部分的核心電容
襯底100的結(jié)構(gòu)。核心電容襯底100可包括夾在第一個(gè)導(dǎo)電層或薄片102和第二個(gè)導(dǎo)電層/或薄片106之間的核心介電層104。核心介電層104可由固化或C段介電材料制成。在核心電容襯底100中使用C段介電層向堆疊電容器的隨后的層提供增強(qiáng)的剛性。在各種例子中，核心介電層104可為(或包括)聚酰亞胺(polymide)、特氟隆(teflon )、環(huán)氧樹脂(epoxy)、樹脂和/或薄膜。因此，核心電容村底IOO用作基層，在該基層上可添加隨后的附加介電和導(dǎo)電層以產(chǎn)生額外的電容元件。在耦合到核心介電層104之前或者之后，第一個(gè)導(dǎo)電層102和第二個(gè)導(dǎo)電薄片106可被圖樣加工以生成接地和/或電源的間隙或間隔108，例如，其隨后可用于電氣連接電容疊層的兩個(gè)或多個(gè)導(dǎo)電層，或者耦合電路的一個(gè)或多個(gè)電氣部件。在一些例子中，例如可對(duì)導(dǎo)電層102和/或106進(jìn)行諸如刻蝕的化學(xué)或機(jī)械加工來形成間隙108。
于是，核心電容村底IOO可用作剛性或半剛性的平面結(jié)構(gòu)或者襯底，在其上可交替地或輪換地堆疊較薄且難以加工的介電和/或?qū)щ妼右栽黾与娙菝芏取?br> 根據(jù)一些例子和實(shí)施方案，介電層104的厚度可大約在0.5到4密耳，每個(gè)導(dǎo)電層102和106的厚度可在0.25到6密耳。
在一些實(shí)施方案中，可將環(huán)氧樹脂或其它的一些填充漿料(paste)(例如不導(dǎo)電或介電材料)層110和112添加至第一個(gè)導(dǎo)電層/薄片102和/或106的平坦表面以填充空穴、空隙和/或間隙108。填充這些空穴、空隙和/或間隙108可有助于避免隨后較薄層的變形，這些較薄層可被堆疊和耦合至核心電容村底。注意到例如通過涂覆或浸漬可應(yīng)用環(huán)氧樹脂或填充漿料(例如介電漿料、環(huán)氧墨等等)，它們具有足夠的厚度來填充在導(dǎo)電層102和106上的空穴、空隙和/或間隙108。這些^C填充的間隙由參考標(biāo)號(hào)108，圖示說明。
于是，可固化或半固化環(huán)氧樹脂或填充物110和112,然后將其平整(例如，通過研磨平整或其它化學(xué)或機(jī)械加工)來去除過量的環(huán)氧樹脂或填充漿料，并且提供基本上平坦的表面。除了在間隙108，中的環(huán)氧樹脂或填充漿料之外，平整可完全地或基本上地去除過量的環(huán)氧樹脂或填充漿
料，以至于可曝露導(dǎo)電層102和/或106的表面。
圖2根據(jù)一個(gè)例子來說明將電容層添加至核心電容村底100以形成具有增大電容密度的電容疊層200。通過將第三個(gè)導(dǎo)電薄片202和薄的第一個(gè)介電層204耦合在核心電容襯底100的一面上來形成電容疊層200。第一個(gè)介電層204的曝露面可^皮耦合至第一個(gè)導(dǎo)電薄片102的曝露面以形成電容元件210。類似地，第四個(gè)導(dǎo)電薄片208和薄的第二個(gè)介電層206被耦合在核心電容襯底100的相對(duì)面上。第二個(gè)介電層206的曝露面可被耦合至第二個(gè)導(dǎo)電薄片106的曝露面以形成另一個(gè)電容元件212。注意到，在一些實(shí)施方案中，第三個(gè)導(dǎo)電薄片202和第一個(gè)介電層204,以及第四個(gè)導(dǎo)電薄片208和第二個(gè)介電層206可同時(shí)地被耦合或添加至核心電容襯底100。
例如在耦合至核心介電層104之后，第三個(gè)導(dǎo)電薄片202和第四個(gè)導(dǎo)電薄片208可^L圖樣加工，從而界定或形成電源和/或4妻地的間隙或間隔214和224。這些間隙214和224隨后可允許形成到電容疊層200的一層或多層的合適的電氣連接和/或穿過電容疊層200的一層或多層的合適的電氣連接。注意到，在一些實(shí)施方案中，在將附加層耦合至第三個(gè)導(dǎo)電薄片202和第四個(gè)導(dǎo)電薄片208之前，可用環(huán)氧樹脂或填充漿料(如214，和224，所示)來填充間隙214和224。在其它實(shí)施方案中，如果第三個(gè)導(dǎo)電薄片202和第四個(gè)導(dǎo)電薄片208足夠薄，那么它們可利用隨后添加的介電層的非固化電介質(zhì)來簡單地填充。
介電層204和206可包括載有納米粉末的介電材料。在各種例子中，介電層204和206可包括介電薄膜片、凝膠、流體和/或粉末。利用在業(yè)界公知的任意方式，例如滾軋、層壓、絲網(wǎng)印刷、粉末或簾式淋涂、噴涂、汽相淀積和/或浸漬，介電層204和206可被分別地涂覆、層壓和/或耦合至導(dǎo)電薄片202和208 (例如銅片)。這些或其它的公知方法中的任一種可
被用來形成在導(dǎo)電薄片上的薄的、基本均勻的介電薄膜/層。在一些實(shí)施方
案中，介電層204和/或206可為(或包括)非固化或半固化狀態(tài)的聚合體(polymers )、溶膠凝膠(solgel )、薄膜，其允許耦合到核心電容襯底100。注意到，依靠在介電層204和/或206中使用的材料，可添加額外的薄的粘合層以便更好地粘合到核心電容襯底100。在一個(gè)例子中，介電層204和/或206、和/或?qū)щ姳∑?02和/或208可能相當(dāng)薄，以便減少電容疊層200和/或其所使用的印刷電路板的總厚度。例如，介電層204和206的每一個(gè)都可在十分之一 (0.1 )和二十四(24)微米(micron)之間，而導(dǎo)電薄片202和/或206的每一個(gè)都可在八分之一盎司(1/8 oz)和六盎司(6 oz)薄片之間。制造盡可能薄的電容疊層200和/或印刷電路板是值得的，因?yàn)樗鼫p少了在較高頻率處與電容疊層200相關(guān)的寄生電感。通過使用期望介電常數(shù)(Dk)的載有納米粉末的材料，可增加或降低電容疊層200的電容密度。例如，可使用載有納米粉末的樹脂(例如Oak MC8TR)來實(shí)現(xiàn)每平方英寸22納法(nanofarads)。此外，還可增加在電容疊層中的電容層數(shù)量以增強(qiáng)其電容密度。作為一個(gè)例子，通過組合地使用多個(gè)平面電容層，可利用兩個(gè)介電層204和/或206 (例如每一層提供每平方英寸22納法)來實(shí)現(xiàn)每平方英寸44納法(或更多)的總電容。更大的電容密度可通過選擇合適的介電材料或通過增加介電層和導(dǎo)電層的數(shù)量來實(shí)現(xiàn)。
通常，栽有納米粉末介電材料的薄層相當(dāng)脆，并且在制造多層電路板期間難以操作。然而，通過將非固化或部分固化形式的薄的介電層204和206沉積或耦合至基本剛性的核心電容襯底100上，保持薄的介電層204和206的完整性，由此允許這些導(dǎo)電薄片的高產(chǎn)量加工。因?yàn)楹诵碾娙菀r底100用作結(jié)構(gòu)核心，隨后的介電層和導(dǎo)電層可以非常薄或超薄，由此制造電容疊層和/或多層電路板，在多層電路板中可嵌入比傳統(tǒng)制造工藝更薄的這種電容疊層。
當(dāng)介電層204和206通過加熱和/或加壓的方式#1耦合至核心電容襯底100時(shí)，它們可被固化。因?yàn)楸〉慕殡妼?04和/或206在其已經(jīng)耦合至基本剛性的核心電容襯底100之后被固化，所以減少了因介電層的脆性而在介電層204和/或206中出現(xiàn)缺陷的風(fēng)險(xiǎn)。
導(dǎo)電薄片可為電源平面或接地平面，只要每個(gè)電容元件210、 100和212包括由介電層隔開的至少一個(gè)電源平面和一個(gè)接地平面。因此，在一個(gè)例子中，導(dǎo)電薄片202和106可為接地平面，而導(dǎo)電薄片102和208可為電源平面。選擇性地，導(dǎo)電薄片102和208可為接地平面，而導(dǎo)電薄片202和106可為電源平面。導(dǎo)電薄片可為在結(jié)構(gòu)上的硬板或者它們可為具有一點(diǎn)剛性或沒有剛性的如紙薄的導(dǎo)電層。例如，在^皮耦合至核心電容襯底100之前，導(dǎo)電薄片202和/或208、非固化或半固化的介電層204和/或206可為柔性(非剛性層)。在耦合至核心電容村底100之后，介電層204和/或206可一皮固化，并且變得更加剛性和/或脆性。
在一些實(shí)施方案中，然后通過刻蝕或其它機(jī)械或化學(xué)加工，可在導(dǎo)電薄片202和208的一面或兩面上形成間隙214的附加圖樣。
附加的介電層216和218、和/或?qū)щ姳∑?20和222可被分別簡單地耦合至先前的導(dǎo)電薄片202和208上，以增強(qiáng)電容疊層200的電容密度。這些附加導(dǎo)電薄片220和222中的每一片還可^皮圖樣加工有間隙。注意到在一些實(shí)施方案中，在耦合隨后的介電層/導(dǎo)電薄片之前，還可在導(dǎo)電薄片上添加環(huán)氧樹脂或填充漿料以填充間隙。在又一些實(shí)施方案中，介電層216可為非固化或半固化狀態(tài)，以至于該介電層填入其所堆疊和耦合的導(dǎo)電薄片上的間隙214。
圖3說明制造具有高電容密度的核心電容疊層的方法。所形成的平面核心電容村底包括夾在第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層之間的第一個(gè)介電核心層，其中電容核心村底提供用于耦合附加導(dǎo)電層和介電層的結(jié)構(gòu)剛度，302。 一個(gè)或多個(gè)間隙的圖樣可被形成于第一個(gè)導(dǎo)電層和/或第二個(gè)導(dǎo)電層上，304。在第一個(gè)導(dǎo)電層上的一個(gè)或多個(gè)間隙可用環(huán)氧樹脂或填充漿料來填充，306。然后，環(huán)氧樹脂被固化，308。然后，310,可平整環(huán)氧樹脂，以完全地或基本上地去除過量的環(huán)氧樹脂或漿料填充物，以至于可曝露第一個(gè)導(dǎo)電層的表面。
第一個(gè)導(dǎo)電薄片可被涂覆第二個(gè)介電層，第二個(gè)介電層包括載有經(jīng)選擇以實(shí)現(xiàn)期望介電常數(shù)的納米粉末的非固化或半固化的介電材料，312。然后，將第二個(gè)介電層的曝露面耦合至第一個(gè)導(dǎo)電層，314，并且固化第
二個(gè)介電層的介電材料，316。在一些實(shí)施方案中，可形成附加的圖樣結(jié)
構(gòu)(例如，電源/接地平面的間隙，分立電容區(qū)域的輪廓等等)。這種圖樣 結(jié)構(gòu)可被環(huán)氧樹脂和/或填充漿料來填充，過量的環(huán)氧樹脂或漿料可通過平 整來去除。
類似地，第二個(gè)導(dǎo)電薄片可被涂覆第三個(gè)介電層，第三個(gè)介電層包括 載有經(jīng)選擇以實(shí)現(xiàn)期望介電常數(shù)的納米粉末的非固化或半固化的介電材
料，318。第三個(gè)介電層的曝露面被耦合至第二個(gè)導(dǎo)電層，320，并且固化 第三個(gè)介電層的介電材料，322。注意到，第二個(gè)和第三個(gè)介電層可以被 同時(shí)各自地耦合至第一和第二個(gè)導(dǎo)電層，并且被固化。附加的交替的介電 層和導(dǎo)電薄片可被耦合至核心電容襯底上，324。
根據(jù)一些例子，核心介電層104的厚度可在0.5到4密耳之間(或者 優(yōu)選在0.5到2密耳之間)，而第一和/或第二個(gè)導(dǎo)電層102和106的每一 個(gè)的厚度可在0.5到6密耳之間。電容核心(例如介電層104、第一和第 二個(gè)導(dǎo)電層102和106)的組合厚度可大約在1.5到16密耳之間。第二個(gè) 和/或第三個(gè)介電層204和206的厚度都小于第一個(gè)核心介電層104的厚 度。例如，第二個(gè)或第三個(gè)介電層204和206每個(gè)都可被涂覆至大約在0.08 到1.5密耳之間的厚度。在一些實(shí)施方案中，利用薄膜和/或汽相淀積加工 可形成甚至(例如)0.004密耳的更薄的介電層204和206。在一個(gè)例子 中，第二個(gè)或第三個(gè)介電層204和206每個(gè)都可具有大約1密耳或更小的 厚度。導(dǎo)電薄片202、 208、 220和222每個(gè)都可具有在0.12到6密耳之 間的厚度。注意到，還可將附加的導(dǎo)電薄片(例如厚度在0.12到6密耳 之間)和附加的介電層(例如厚度在0.004到1.5密耳之間)耦合至電容 疊層的一面或兩面。
在其它例子中，核心介電層104的厚度大約為0.75密耳或者更大， 而第一和/或第二個(gè)導(dǎo)電層102和106每個(gè)的厚度可在1到4密耳之間。 第二個(gè)和/或第三個(gè)介電層204和206每個(gè)的厚度都小于第一個(gè)核心介電層 104的厚度。例如，第二個(gè)或第三個(gè)介電層204和206每個(gè)都可被涂覆至 大約0.3密耳或者更小的厚度。導(dǎo)電薄片202、 208、 220和222都具有在0.12到1密耳之間的厚度。
注意到，當(dāng)前描述的方法可提供電容疊層的高產(chǎn)量和/或大量制造，該 電容疊層具有堆疊在合適剛性電容核心上的超薄電容層。在現(xiàn)有技術(shù)方法 中，無法將這種薄的電容層實(shí)現(xiàn)為電容疊層的部分。這是因?yàn)槌〗殡妼?br> 204和206相當(dāng)脆并且難以在其上操作。此外，在本文中描述的技術(shù)允許 生成的電容疊層具有比現(xiàn)有技術(shù)電容疊層更大的每平方英寸電容常數(shù)。例 如，超薄電容層的使用可以允許實(shí)現(xiàn)每平方英寸幾個(gè)納法(例如5納法) 到多個(gè)微法的電容密度。
制造和測試電容疊層的方法
再次參照圖2，將介電層204和/或206制成薄或超薄(例如4到24 微米厚度)增加了雜質(zhì)和/或空隙可能性，雜質(zhì)和/或空隙會(huì)引起在介電層 相對(duì)兩側(cè)的導(dǎo)電層/薄片之間的電弧放電或短路。在現(xiàn)有技術(shù)中，在內(nèi)部層 中的缺陷直到完成電路板之后，或者當(dāng)電路板工作時(shí)變得更差時(shí)，才能被 識(shí)別出來。也就是說，制造多層電路板的傳統(tǒng)方法通常以單個(gè)步驟來耦合 板的所有層。然而，在這些層的任一層中的缺陷可能造成整個(gè)電路板的報(bào) 廢，由此浪費(fèi)材料。
為了處理這個(gè)問題， 一種特征提供按次序地將層添加至核心電容襯底 100,并且當(dāng)添加每個(gè)介電層時(shí)測試其的完整性。通過添加一個(gè)或多個(gè)電 容層(即介電層和導(dǎo)電薄片)至核心電容襯底100的一面或兩面，并且當(dāng) 添加每個(gè)電容層時(shí)測試其的完整性和/或電氣特性，由此早期檢測缺陷，本 方法形成電容疊層200。為了有助于當(dāng)添加每個(gè)電容層時(shí)對(duì)其進(jìn)行測試， 在添加的導(dǎo)電和介電層中形成測試孔或間隙，允許探測或接觸到掩藏的/ 隱藏的層。注意到，可以同時(shí)地在核心電容襯底的兩面上添加介電層和導(dǎo) 電薄片，并且可以同時(shí)地測試它們的完整性。
例如，第一個(gè)測試孔216可^^皮形成穿過第三個(gè)導(dǎo)電薄片202和第一個(gè) 介電層204以接觸第一個(gè)導(dǎo)電薄片102。第一個(gè)測試孔216可允許測試在 第一個(gè)介電層204的缺陷(例如雜質(zhì)或空隙)，這些缺陷會(huì)危害到疊層200的完整性。電阻測試或高電位(hipot)測試可能在導(dǎo)電薄片102和202之 間進(jìn)行。相當(dāng)高的電壓可能被施加到導(dǎo)電層202之一，并且在另一個(gè)導(dǎo)電 層102處測量相應(yīng)的電壓。第一個(gè)測試孔214可用于耦合^:頭到第一個(gè)導(dǎo) 電層102，以在高電位測試期間施加和/或測量其上的電壓。如果介電層204 有缺陷(即如果在兩個(gè)導(dǎo)電層102和202之間存在電短路)，那么在導(dǎo)電 層102和202之間有電流流過或有電弧，在另 一個(gè)導(dǎo)電層102處檢測到相 應(yīng)的電壓。如果檢測到這種缺陷，那么可報(bào)廢該電容疊層200，而不會(huì)浪 費(fèi)額外的材料和/或加工資源。
類似地，第二個(gè)測試孔224可被形成穿過第四個(gè)導(dǎo)電薄片208和第二 個(gè)介電層206,其可被用于檢測在第二個(gè)介電層206中的缺陷(例如雜質(zhì) 或空隙)。
在一個(gè)實(shí)施方案中，在將介電層204和/或206以及導(dǎo)電薄片202和/ 或208耦合至核心電容襯底100之后，可形成測試孔214和/或224。 一旦 耦合至核心電容襯底100，測試孔214和/或224可通過使用諸如激光、鉆 孔和/或其它方式來形成。
在另一些實(shí)施方案中，在介電層204和/或206以及導(dǎo)電薄片202和/ 或208被耦合至核心電容襯底100之前，可形成測試孔216和218。
在另 一個(gè)實(shí)施方案中，代替使用測試孔來接觸或探測掩藏的導(dǎo)電薄片 或?qū)?，可使得?dǎo)電層的邊緣偏移或交錯(cuò)開以接觸到不同的層。此外，導(dǎo)電 層可具有^^頭，其伸出電容疊層的一面以允許探測單獨(dú)導(dǎo)電層。
圖4根據(jù)一個(gè)例子來說明制造嵌入式核心電容疊層的方法。在結(jié)構(gòu)上 剛性的核心電容襯底(例如在圖1中的核心電容襯底100)被形成，其包 括耦合在核心第一個(gè)介電層的任一面上的第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層， 402。通過在第一個(gè)介電層中含有固化的介電材料，核心電容村底(例如 FaradflexBC24)可為剛性或基本上剛性。在耦合第一個(gè)和第二個(gè)導(dǎo)電薄片 之前或之后，可固化第 一個(gè)介電層。電源平面圖樣(例如，間隙)可被形 成于第一個(gè)導(dǎo)電層上，404。類似地，接地平面圖樣可被形成于第二個(gè)導(dǎo) 電層上，406。在第一個(gè)和第二個(gè)導(dǎo)電薄片被耦合至核心的第一個(gè)介電層 之前或之后，可利用公知的方法(例如刻蝕等等)來形成接地和/或電源圖樣。接地和/或電源圖樣可形成隨后電氣通路和/或通孔的間隙。
核心的第一個(gè)介電層可被測試以判斷其是否有缺陷，408。例如，可 在第一個(gè)和/或第二個(gè)導(dǎo)電層之間進(jìn)行高電位測試以判斷在核心的第一個(gè) 介電層內(nèi)是否存在缺陷(例如雜質(zhì)和/或空隙)。如果發(fā)現(xiàn)有缺陷，例如第 一個(gè)和第二個(gè)導(dǎo)電層短路，在浪費(fèi)額外材料、時(shí)間和/或勞動(dòng)之前，可再加
工或才艮廢核心電容襯底，410。
然后，用環(huán)氧樹脂和/或填充漿料來填充電源和/或接地平面圖樣(例 如間隙)。在一些實(shí)施方案中，可平整或去除過量的環(huán)氧樹脂和/或填充漿料。
每一片都涂覆有非固化或部分固化的介電層(例如4到24微米厚度) 的薄的導(dǎo)電薄片(例如l/8oz到4oz) -波堆疊或耦合在已加工圖樣的核心 電容襯底的任一面上以形成電容疊層。每個(gè)導(dǎo)電薄片的介電層都被載有納 米粉末以增加介電常數(shù)。當(dāng)將它們添加到核心電容襯底(在核心電容村底 的一面或同時(shí)在兩面上)時(shí)，可測試介電層的缺陷(例如雜質(zhì)或空隙)， 該缺陷會(huì)危害整個(gè)電容疊層的電氣完整性(例如造成在介電層的任一側(cè)上 的導(dǎo)電層之間的短路或電弧放電)。
例如，然后將第 一個(gè)導(dǎo)電薄片涂覆上載有納米粉末的非固化或半固化 的介電材料，該介電材料形成第二個(gè)介電層，412。第一個(gè)導(dǎo)電薄片和第 二個(gè)介電層被堆疊在第一個(gè)導(dǎo)電層上，414。例如，第一個(gè)導(dǎo)電薄片和第 二個(gè)介電層可在溫度和/或壓力下被層壓至核心電容襯底。在耦合第一個(gè)導(dǎo) 電薄片和第二個(gè)介電層至核心電容襯底的過程中，加熱和/或加壓可用來固
化第二個(gè)介電層。接地/電源的圖樣還可被形成于第一個(gè)導(dǎo)電薄片，416， 從而實(shí)現(xiàn)期望的電源/接地的結(jié)構(gòu)。連同電氣圖樣，測試盲孔可被形成穿過 第一個(gè)導(dǎo)電薄片和第二個(gè)介電層。這個(gè)測試孔可沿著周長區(qū)域(例如電路 圖樣區(qū)域的外部)設(shè)置，并且允許探測第一個(gè)導(dǎo)電層。在一個(gè)例子中，利 用紫外(UV) YAG或C02激光器可形成穿過導(dǎo)電薄片和/或介電層的測試 孔或間隙。
在選擇性的實(shí)施方式中，第一個(gè)導(dǎo)電層可被涂覆有載有納米粉末的非 固化或半固化的介電材料以形成第二個(gè)介電層，然后可將第一個(gè)導(dǎo)電薄片耦合(例如層壓)至第二個(gè)介電層。在又一個(gè)實(shí)施方式中，第一個(gè)導(dǎo)電層 和第 一個(gè)導(dǎo)電薄片可都被涂覆介電材料，兩個(gè)介電涂覆層的表面可被耦合 (例如層壓)在一起。
然后，可測試或驗(yàn)證第二個(gè)介電層以確定其電氣完整性，例如，在第
二個(gè)介電層中是否存在缺陷，418。例如，在第一個(gè)導(dǎo)電薄片和第一個(gè)導(dǎo)
電層之間進(jìn)行高電位測試以判斷它們是否相互電氣隔離。例如，探頭可電 氣接觸第一個(gè)導(dǎo)電層(通過在第一個(gè)導(dǎo)電薄片中的測試孔)以判斷施加至 一個(gè)導(dǎo)電薄片/層的電壓是否在另 一個(gè)導(dǎo)電薄片/層中被測出。如果測試指
出在第二個(gè)介電層中存在缺陷，那么可報(bào)廢電容疊層，420。這種預(yù)測試 可在添加層至電容疊層時(shí)進(jìn)行，由此在其制造過程中早期地確定有缺陷的 或不可靠的電容疊層。
類似地，第二個(gè)導(dǎo)電層可被涂覆有載有納米粉末的非固化或半固化的 介電材料以形成第三個(gè)介電層，422。然后將第三個(gè)介電層的曝露面耦合 (例如層壓)至第二個(gè)導(dǎo)電層以形成第三個(gè)電容元件，424。在選擇性的 實(shí)施方式中，第二個(gè)導(dǎo)電層可被涂覆有載有納米粉末的非固化或半固化的 介電材料以形成第三個(gè)介電層，并且將第二個(gè)導(dǎo)電層耦合(例如層壓)至 第三個(gè)介電層的曝露面。在又一種實(shí)施方式中，第二個(gè)導(dǎo)電薄片和第二個(gè) 導(dǎo)電層都被涂覆有非固化或半固化的介電材料，兩個(gè)介電涂覆層的曝露面 可4支耦合在一起。
然后，類似地測試第三個(gè)介電層是否有缺陷，426。例如，在第二個(gè) 導(dǎo)電薄片和第二個(gè)導(dǎo)電層之間進(jìn)行高電位測試以確定它們是否彼此電氣 隔離。如果測試指出在第三個(gè)介電元件中存在缺陷，那么可報(bào)廢該電容疊 層，428。
第一個(gè)和第二個(gè)導(dǎo)電薄片，以及第二個(gè)和第三個(gè)介電層可被同時(shí)地添 加至電容疊層。還可同時(shí)地測試第二個(gè)和第三個(gè)介電層。
一個(gè)或多個(gè)電容元件(例如導(dǎo)電薄片和介電層)可被添加至電容疊層， 在每個(gè)電容元件被添加至電容疊層時(shí)，可測試其是否存在缺陷，430。
此外，導(dǎo)電薄片可被加工圖樣以界定一個(gè)或多個(gè)分隔區(qū)域，這些區(qū)域-波用作相異的電容元件?？蓽y試這些分隔區(qū)域中的每一 個(gè)以確定它們相對(duì) 應(yīng)的介電層是否沒有缺陷(如上所討論的)。
可添加任意數(shù)量的電容層至第一個(gè)核心電容襯底502的頂部和/或底
部，并且在添加它們時(shí)進(jìn)行測試。例如，圖5說明了含有核心電容元件502 (導(dǎo)電層/薄片502a和502c,介電層502b)的電容疊層500，在一面上具 有介電/導(dǎo)電層對(duì)(即介電層504a和導(dǎo)電薄片504b),在另一面上具有兩個(gè) 介電導(dǎo)電層對(duì)(即介電層506b和導(dǎo)電薄片506a,以及介電層508b和導(dǎo)電 薄片508a)。
具有隔離的平面電容元件的電容疊層
另一個(gè)新特征提供含有核心電容疊層的印刷電路板，該核心電容疊層 可構(gòu)造成提供具有高電容密度的平行平面電容元件或者多個(gè)孤立的、設(shè)備 特有的解耦電容元件。因此，電容疊層可被選擇性地構(gòu)造成提供高電容、 或者多個(gè)孤立的嵌入式平面電容器、或者具有依賴于實(shí)施方案的特定值的 分立數(shù)值電容器。
圖6根據(jù)一個(gè)例子來說明核心電容疊層600如何被構(gòu)造成提供具有高 電容密度的平面電容元件。電容疊層600包括核心電容元件602、第一個(gè) 電容元件604和第二個(gè)電容元件606。核心電容元件602可包括夾在第一 個(gè)和第二個(gè)導(dǎo)電層(薄片)610和614之間的固化的介電層612。第一個(gè) 電容元件604可由涂覆有(或耦合至)第二個(gè)介電層618的第三個(gè)導(dǎo)電層 616所形成。類似地，第二個(gè)電容元件606可由涂覆有第三個(gè)介電層622 的第四個(gè)導(dǎo)電層620所形成。
第一個(gè)電氣導(dǎo)電通孔624 ^皮耦合至第三個(gè)導(dǎo)電層616和第二個(gè)導(dǎo)電層 614,其中每一層都平行于接地層。間隙626電氣隔離通孔624和第一個(gè) 導(dǎo)電層610。第二個(gè)間隙628電氣隔離通孔624和第四個(gè)導(dǎo)電層620。
第二個(gè)電氣導(dǎo)電通孔630纟皮耦合至第一個(gè)導(dǎo)電層610和第四個(gè)導(dǎo)電層 620，其中這兩層都是平行電源層。第三個(gè)間隙634電氣隔離通孔630和 第二個(gè)導(dǎo)電層614。第四個(gè)間隙632電氣隔離通孔630和第三個(gè)導(dǎo)電層616。在這個(gè)例子中，具有高電容密度的嵌入式平面電容器通過電氣連接第
二個(gè)和第三個(gè)導(dǎo)電層614和616 (平行耦合)以及第一個(gè)和第四個(gè)導(dǎo)電層 610和620 (也是平行耦合)而形成。由此，設(shè)備可被耦合至在第二個(gè)和 第三個(gè)導(dǎo)電層614和616以及第一個(gè)和第四個(gè)導(dǎo)電層610和620的組合之 間形成的這個(gè)多層嵌入式平面電容器。
多個(gè)層次的平行層可被添加至嵌入式電容疊層600以構(gòu)成非常高的電 容密度，由此實(shí)現(xiàn)比竟?fàn)巶溥x方案可能更高的每平方英寸電容。
在一個(gè)例子中，介電層612可以是(或包括)大約二十四(24)微米 厚度的介電材料(例如Faradflex 24, Dupont Hk等等)。介電層618和 每個(gè)都可以是在二 (2)到二十四(24)微米厚度之間的載有納米粉末的 介電材料。電容疊層600的總厚度可在四(4 )到八(8 )千分之一英寸(密 耳)之間。納米粉末可為燒結(jié)材料或預(yù)燒材料，例如Barium Titanate。注 意到，介電材料和/或納米粉末材料的性質(zhì)能夠被調(diào)整以實(shí)現(xiàn)不同層次的性 能。
相同的電容疊層600可被構(gòu)造成向在電路板上的 一個(gè)或多個(gè)設(shè)備提供 多個(gè)孤立的、設(shè)備特有的解耦電容元件。因此，除了解耦在具有嵌入式電 容的PCB上的所有電子設(shè)備之外，這個(gè)特征提供多個(gè)隔離的電容元件，這 些電容元件能夠被耦合至不同的電子設(shè)備。此外，單個(gè)電子設(shè)備可具有耦 合至在電容疊層600中的不同電容元件的不同導(dǎo)線。
圖7根據(jù)一個(gè)例子來說明電容疊層500如何一皮構(gòu)造成4是供多個(gè)孤立的 平面電容元件。在這個(gè)例子中，第一個(gè)電容元件702可被形成于第一個(gè)導(dǎo) 電層610和第三個(gè)導(dǎo)電層616之間。通孔706凈皮耦合至第一個(gè)導(dǎo)電層610 和第一個(gè)間隙708以允許在第一個(gè)導(dǎo)電層610和第三個(gè)導(dǎo)電層616之間解 耦電子設(shè)備。
第二個(gè)電容元件704可^^皮類似地形成于第二個(gè)導(dǎo)電層614和第四個(gè)導(dǎo) 電層620之間。通孔710被耦合至第二個(gè)導(dǎo)電層614和穿透間隙712,以 允許在第二個(gè)導(dǎo)電層614和第四個(gè)導(dǎo)電層620之間解耦電子設(shè)備。
第三個(gè)電容元件602可由核心電容襯底602類似地形成(即，在第一個(gè)導(dǎo)電層610和第二個(gè)導(dǎo)電層614之間)。通孔710被耦合至第二個(gè)導(dǎo)電 層614和穿透間隙714和716以允許在第二個(gè)導(dǎo)電層614 (通過通孔710) 和第一個(gè)導(dǎo)電層610 (通過通孔706)之間解耦電子設(shè)備。
在這種方式下，四個(gè)導(dǎo)電層的電容疊層600可被構(gòu)造成提供三(3) 個(gè)隔開的平面電容器702、 704和602。這考慮到將較噪部件(設(shè)備)與需 要較靜電源分布的其它部件(設(shè)備)進(jìn)行隔離。
構(gòu)造電容疊層以提供一個(gè)或多個(gè)期望的電容元件的這個(gè)概念可被擴(kuò) 展，這取決于在疊層中的有用導(dǎo)電層數(shù)量和電路部分的解耦要求。
圖8說明了電容疊層800如何^^皮構(gòu)造成提供多個(gè)隔離的電容平面以解 耦電子部件的例子。該電容疊層800可包括由多個(gè)導(dǎo)電薄片812、 814、 816 和818以及其間的介電層所形成的多個(gè)交替的接地層和電源層。電容疊層 800可被嵌入或用作多層村底的附加電路層838和842的核心。這些附加 電路層838可被耦合在電容疊層800的一個(gè)平面或兩個(gè)平面上。因此，電 容疊層800可被夾在附加電路層之間。疊層800可為電路層838和842、 和/或電^各部件808和810提供一個(gè)或多個(gè)電壓的一個(gè)或多個(gè)電源和/或4婁 地平面。疊層800還可向電i 各部件808和810 ^是供一個(gè)或多個(gè)解耦電容元 件。
第一個(gè)部件A 808 (例如集成電路設(shè)備等等)的第一條引線830通過 導(dǎo)電通孔840被電氣耦合至第一個(gè)導(dǎo)電薄片812。第一個(gè)部件A 808的第 二條引線832經(jīng)由通孔802被電氣耦合至第二個(gè)導(dǎo)電薄片814。間隙820 可電氣隔離通孔802和第一個(gè)導(dǎo)電薄片812。第一個(gè)電容元件813被形成 于第一個(gè)和第二個(gè)導(dǎo)電薄片812和814之間，其向第一個(gè)部件A808提供 旁通過濾。
第二個(gè)部件B 810可具有通過通孔804電氣耦合至第三個(gè)導(dǎo)電薄片 816的第一條引線834。間隙822可電氣隔離通孔804和第一個(gè)導(dǎo)電薄片 812，縫隙和/或間隙825可隔離通孔804和第二個(gè)導(dǎo)電薄片814。第二個(gè) 部件B 810的第二條引線836可通過通孔806被電氣耦合至第四個(gè)導(dǎo)電薄 片818。間隙824、 826和828可電氣隔離通孔806和其它的導(dǎo)電薄片812、 814和816。第二個(gè)電容元件815被形成于第三個(gè)導(dǎo)電薄片816和第四個(gè)導(dǎo)電薄片818之間，其向第二個(gè)部件B810提供旁通過濾。
通過以所示和所述的方式將第一個(gè)部件A 808和第二個(gè)部件B 810耦 合至電容疊層800，第一個(gè)部件A 808被第一個(gè)電容元件813解耦，第一 個(gè)電容元件813與用于解耦第二個(gè)部件B 810的第二個(gè)電容元件8]5分開。 因此，如果第一個(gè)部件A 808是高噪聲設(shè)備，那么它的解耦電容元件813 能夠與其它設(shè)備隔開，使得它不干擾它們的運(yùn)行。在這種方式下，借助于 具有不同的嵌入式解耦電容元件在電路板上的各種電子設(shè)備可被相互隔 離。實(shí)際上，單個(gè)電子部件的不同引線可^皮不同的嵌入式電容元件所解耦。 此外，在圖8的例子中，第三個(gè)電容元件可被形成于第二個(gè)導(dǎo)電薄片814 和第三個(gè)導(dǎo)電薄片816之間。
注意到，第一個(gè)電容元件813可向第一個(gè)部件A 808提供第一個(gè)電壓 電平的電源，而第二個(gè)電容元件815可向第二個(gè)部件B 810提供第二個(gè)電 壓電平的電源。在各種實(shí)施方案中，第一個(gè)和第二個(gè)電壓電平可能相同或 者它們可能不同。
圖9說明電容疊層900如何經(jīng)構(gòu)造后形成多個(gè)不同的旁路電容器以解 耦電子部件的另一個(gè)例子。電容疊層900可包括由導(dǎo)電慮片912、914、916、 918和920以及其間的介電層所形成的多個(gè)交替的接地層和電源層。電容 疊層900可以通過如圖1、 2、 3和/或4中所說明的電容疊層的類似方式來 構(gòu)造。電容疊層900可被嵌入或者用作多層襯底的附加電路層942和/或 944的核心。這些附加電路層942和/或944可被耦合在電容疊層900的一 個(gè)或兩個(gè)平面上。因此，電容疊層900可被夾在電容疊層任一面上的電路 層942和944之間。
第一個(gè)部件A 902 (例如集成電路設(shè)備)的第一條引線932通過通孔 906^皮電氣耦合至第二個(gè)和第四個(gè)導(dǎo)電薄片914和918。間隙924、 922可 電氣隔離通孔906和第一個(gè)及第三個(gè)導(dǎo)電薄片912和916。第一個(gè)部件A 902的第二條引線934經(jīng)由通孔908被電氣耦合至第三個(gè)和第五個(gè)導(dǎo)電薄 片916和920。間隙930、 926和928可電氣隔離通孔908和導(dǎo)電薄片912、 914和918。由此，第一個(gè)部件A902可^^皮電氣耦合至含有平行的多個(gè)電容 元件的第一個(gè)電容元件917。通過將第一個(gè)部件A 902連接至平行的多個(gè)電容元件，可增加第一個(gè)部件A卯2的解耦電容，而不需要向電路板組件添加表面安裝的分立電容器。
第二個(gè)部件B 904具有第一條引線936，該引線通過導(dǎo)電通孔944被電氣耦合至第一個(gè)導(dǎo)電薄片912。第二個(gè)部件B 904的第二條引線938通過通孔910被電氣耦合至第二個(gè)導(dǎo)電薄片914。間隙940可電氣隔離通孔910和導(dǎo)電薄片912。因此，第二個(gè)部件B 904 ^皮耦合至與第 一個(gè)部件A 902的第一個(gè)電容元件917相隔開的第二個(gè)電容元件915。如果第一個(gè)部件A902是需要較高電容的高噪聲設(shè)備，那么這種結(jié)構(gòu)提供了增大的電容，并且隔開了第 一個(gè)部件A卯2的旁路第 一個(gè)電容元件917和第二個(gè)部件B 904的第二個(gè)電容元件915。因此，第一個(gè)部件A 902所產(chǎn)生的噪聲不千擾第二個(gè)部件B904。
盡管在圖8和圖9中所討論的實(shí)施方式說明了位于電容疊層800和900的一面上的電子部件，但是可耦合在電容疊層的兩面上的部件。
圖IO說明了電容疊層IOOO可如何經(jīng)構(gòu)造后形成多個(gè)不同的旁路電容器以解耦在雙面電路板上的電子部件的另一個(gè)例子。電容疊層1000可包括由多個(gè)導(dǎo)電薄片1012、 1014、 1016和1018及其間的介電層所形成多個(gè)交替的接地層和電源層。電容疊層1000可被嵌入或用作多層村底的附加電路層或信號(hào)層1038和1039的核心。因此，電容疊層1000可被夾在或嵌入在附加電路層或信號(hào)層1038和1039之間。
第一個(gè)電J各部件A 1008可;f皮安裝在第一個(gè)電if各層1038上。第一個(gè)部件A91008(例如集成電路設(shè)備等等)的第一條引線1030通過導(dǎo)電通孔1040被電氣耦合至第一個(gè)導(dǎo)電薄片1012。第一個(gè)部件A 1008的第二條引線1032通過通孔1002被電氣耦合至第二個(gè)導(dǎo)電薄片1014。間隙1020可電氣隔離通孔1002和第一個(gè)導(dǎo)電薄片1012。第一個(gè)電容元件1013被形成于第一個(gè)和第二個(gè)導(dǎo)電薄片1012和1014之間，其向第一個(gè)部件A 1008提供旁通過濾。類似地，部件A1008的第三條引線1034通過通孔1004被電氣耦合至第三個(gè)導(dǎo)電薄片1016。間隙1022可電氣隔離通孔1004和第一個(gè)導(dǎo)電薄片1012,間隙1025可電氣隔離通孔1004和第二個(gè)導(dǎo)電薄片1014。第一個(gè)部件A 1008的第四條引線1036通過通孔1006被電氣耦合至第四個(gè)導(dǎo)電薄片1018。間隙1024、 1026和1028可電氣隔離通孔1006和其它導(dǎo)電薄片1012、 1014和1016。第二個(gè)電容元件1015被形成于第三個(gè)導(dǎo)電薄片1016和第四個(gè)導(dǎo)電薄片1018之間，其向第一個(gè)部件A 1010提供旁通過濾。
第二個(gè)電路部件B 1010可安裝在第二個(gè)電路層939上。第一條引線942通過通孔1046被電氣耦合至第三個(gè)導(dǎo)電薄片1016。間隙1050可電氣隔離通孔942和第四個(gè)導(dǎo)電薄片918。第二個(gè)部件B IOIO的第二條引線1044通過通孔1048^f皮電氣耦合至第二個(gè)導(dǎo)電薄片1014。間隙1052和1054可電氣隔離通孔1048和其它的導(dǎo)電薄片1016和1018。第二個(gè)電容元件1056被形成于第二個(gè)導(dǎo)電薄片1014和第三個(gè)導(dǎo)電薄片1016之間，其向第二個(gè)部件B 1010 ^是供旁通過濾。
在圖10中圖示說明的例子允許將電路部件A 1008耦合至兩個(gè)隔開的電容元件1013和1015,同時(shí)將電路部件B IOIO耦合至另一個(gè)隔開的電容元件1056。
在制造期間的任意時(shí)刻，可在每個(gè)導(dǎo)電層上形成間隙、隔離縫隙，例如在將導(dǎo)電薄片耦合至電容疊層之前，在將導(dǎo)電薄片添加至電容疊層上后不久，以及/或者在將所有的導(dǎo)電薄片添加至電容疊層之后。間隙和/或隔離縫隙的形成可利用在業(yè)界公知的任意方法，例如鉆孔、沖孔、激光以及/或者刻蝕技術(shù)。
圖11根據(jù)一個(gè)例子來說明在電容疊層中形成隔離的解耦電容元件的方法。形成含有多個(gè)電氣隔離導(dǎo)電層的平面電容疊層，1102。例如，可如圖1、 2和/或3所描述和說明的，形成這種電容疊層。然后，在電容疊層的兩個(gè)導(dǎo)電層之間形成具有第一個(gè)期望電容密度的第一個(gè)電容元件，1104。第一個(gè)電路部件可被耦合至第一個(gè)電容元件，1106。在一個(gè)例子中，可根
據(jù)第 一個(gè)電路部件的電氣特性和/或要求來選擇第 一個(gè)電容元件的第 一個(gè)電容密度，以提供旁路電容。具有第二個(gè)期望電容密度的第二個(gè)電容元件被形成于電容疊層的兩個(gè)導(dǎo)電層之間，其中第二個(gè)電容元件與第一個(gè)電容元件電氣隔離，1108。第二個(gè)電路部件可被耦合至第二個(gè)電容元件，1110。根據(jù)第一個(gè)電路部件的電氣特性和/或要求，可選擇第二個(gè)電容密度以提供旁路電路。在一些實(shí)施方案中，第一個(gè)電容密度和第二個(gè)電容密度可以相同。在其它實(shí)施方案中，第一個(gè)和第二個(gè)電容密度可以不同。
類似地，附加電容元件可被形成于電容疊層的兩個(gè)或多個(gè)導(dǎo)電層之間，其中附加電容元件與第一個(gè)和第二個(gè)電容元件電氣隔離，并且相互之間彼此隔離，1112。附加電路部件可被耦合至附加電容元件，1114。
為了形成每個(gè)電容元件，當(dāng)將每一層添加至電容疊層時(shí)，或者在已經(jīng)將多個(gè)層添加至電容疊層之后，可在電容疊層的 一層或多層中形成間隙。
在一些實(shí)施方案中，在圖11中描述的平面電容疊層可由圖1、 2、 3和/或4中所il明的方法來形成。
嵌入式的分立電容器
又一個(gè)新方面提供在嵌入式電容疊層內(nèi)形成分立電容器，其可被用于多層印刷電路板，以向一個(gè)或多個(gè)設(shè)備提供局部的解耦電容。例如，電容疊層可被構(gòu)造成子組件，并且在嵌入電路板之前被測試是否有缺陷。分立的堆疊電容器可通過電氣地隔離電容疊層的導(dǎo)電層的范圍或區(qū)域而形成。對(duì)于介電層的給定電容密度，通過將這個(gè)區(qū)域或范圍適當(dāng)?shù)匕匆欢ǔ叽缰圃欤傻玫狡谕碾娙葜怠?br> 圖12說明一層或多層電容疊層1200可如何被分開以向一個(gè)或多個(gè)電路部件提供附加解耦電容的例子。例如，如圖1、 2、 3、 4、 5、 6、 7、 8、9、 10和/或11所描述的，可形成電容疊層1200。例如，含有夾在導(dǎo)電層1204和1206之間的介電層1202的核心電容元件1214可用作基層，在其上耦合附加介電層1208和1210以及導(dǎo)電層1206和1212。電容疊層1200可包括多個(gè)導(dǎo)電層和介電層，間隙的電源/接地圖樣界定一個(gè)或多個(gè)電容元件，可使用這些電容元件，而不需要進(jìn)一步制造或改變。
一個(gè)或多個(gè)導(dǎo)電層可被圖樣加工以界定隔開的電容區(qū)域。例如，第一個(gè)導(dǎo)電層1206可被圖樣加工、刻蝕或者其它加工處理以界定區(qū)域1216、1217和1218，這些區(qū)域與第一個(gè)導(dǎo)電層1206的剩余部分電氣隔離。 一旦形成電容疊層1200和/或測試其是否有缺陷，就可將其嵌入至更大的印刷電路板中。不依賴于第一個(gè)導(dǎo)電層1206所提供的電容，電氣隔離的區(qū)域1216、1217和/或1218還可用來獨(dú)立地解耦一個(gè)或多個(gè)電子設(shè)備。分立的電容器-故形成于隔離區(qū)i或1216、 1217和1218以及相對(duì)應(yīng)的相對(duì)層(例如導(dǎo)電層1204)之間。由隔離區(qū)域1216、 1217和1218提供的電容的量由每個(gè)區(qū)域的面積(例如，長x寬)以及介電層(例如介電層1208)的電容密度所界定。在這種方式下，可以匹配電子設(shè)備和由隔離區(qū)域界定的期望電容值。
通過產(chǎn)生通向下一個(gè)相鄰導(dǎo)電層的間隙(例如孔)，并且判斷隔離區(qū)域1216、 1217和1218是否存在短路，在將每一層添加至電容疊層之后，還可測試隔離區(qū)域1216、 1217和1218的可靠性。
注意到，當(dāng)將每個(gè)導(dǎo)電層/薄片添加至電容疊層時(shí)，用于嵌入式分立電容器的隔離區(qū)域可通過刻蝕或其它機(jī)械或化學(xué)加工來界定。在本文中描述的方法允許在導(dǎo)電層/薄片上形成任意形狀和/或尺寸的電容器，由此減少對(duì)表面安裝電容器的需要，且因此可能考慮到小表面面積的電路板。
圖13說明了電容疊層1302的一個(gè)或多個(gè)導(dǎo)電層如何被劃分為不同的范圍或區(qū)域的又一個(gè)例子，這些范圍或區(qū)域與在同一導(dǎo)電層上的其它區(qū)域電氣隔離。在這個(gè)例子中，在電容疊層1302中的導(dǎo)電層1300可被劃分為多個(gè)區(qū)域1304、 1306、 1308和1310。當(dāng)^皮嵌入至多層電路板或半導(dǎo)體封裝時(shí)，這些分開的區(qū)域1304、 1306、 1308和1310可工作在不同的電壓處。
圖14根據(jù)一個(gè)例子來說明制造具有嵌入式電容疊層的電路板的方法。電容疊層被形成具有界定一個(gè)或多個(gè)平面電容元件的多個(gè)導(dǎo)電層，"02。在一個(gè)例子中，形成電容疊層(例如，如圖1、 2、 3、 4、 5、 6、 7、 8、 9、10、 11、 12和/或13所圖示說明)。這種電容疊層可用作核心，在該核心上電路層可被耦合在電容疊層的任一側(cè)上。第一個(gè)電氣隔離的區(qū)域被界定在電容疊層的第一個(gè)導(dǎo)電層內(nèi)，1404。這個(gè)電氣隔離的區(qū)域可在將第一個(gè)導(dǎo)電層堆疊至電容疊層的加工過程期間被形成或界定。 一個(gè)或多個(gè)電路板層可被耦合至電容疊層，1406。第一個(gè)電氣導(dǎo)電通孔被形成，從電路板的外層延伸到電容疊層的第一個(gè)導(dǎo)電層，1408。第二個(gè)電氣導(dǎo)電通孔被形成，從電路板的外層延伸到在第一個(gè)導(dǎo)電層中的第一個(gè)電氣隔離區(qū)域，1410。第三個(gè)電氣導(dǎo)電通孔被形成，從電路板的外層延伸到電容疊層的第二個(gè)導(dǎo)電層，1412。第一個(gè)旁路電容器可被界定在第一個(gè)和第二個(gè)導(dǎo)電層之間， 第二個(gè)旁路電容器可被第一個(gè)電氣隔離區(qū)域和第二個(gè)導(dǎo)電層所界定，
1414。第一個(gè)電路部件可一皮耦合在第一個(gè)和第三個(gè)通孔之間以向第一個(gè)電 路部件提供第一個(gè)旁路電容，1416。類似地，第二個(gè)電路部件可被耦合在 第二個(gè)和第三個(gè)通孔之間，以向第二個(gè)電路部件提供第二個(gè)旁路電容， 1418。在一些實(shí)施方案中，單個(gè)電路部件的不同電氣引線可被第一個(gè)和第 二個(gè)旁路電容所解耦。第一個(gè)電氣隔離區(qū)域的面積可被選擇以獲得期望的 電容。
用于芯片級(jí)封裝的嵌入式電容疊層
如圖6、 7、 8、 9和/或10所指示，當(dāng)前公開的電容疊層將多個(gè)旁路電 容層嵌入在用于電路板或電子平臺(tái)的核心襯底，由此減少寄生電感。也就 是說，利用嵌入式電容而不是表面安裝的分立電容減少了信號(hào)傳播的路徑 長度，這進(jìn)而減少了寄生電感。因此，通過移動(dòng)電容元件使其更為接近電 路部件，所公開的電容疊層的不同實(shí)施方案減少了信號(hào)路徑的長度。
在現(xiàn)有技術(shù)中，半導(dǎo)體設(shè)備通常被在耦合半導(dǎo)體封裝的電路板上的隔 開的分立電容器所解耦。
在本權(quán)利要求的電容疊層的一個(gè)例子中，電容疊層被嵌入至半導(dǎo)體封 裝內(nèi)。因?yàn)樗枋龅姆椒ㄔ试S制造非常薄的電容疊層，所以其使得電容元 件能嵌入至半導(dǎo)體封裝內(nèi)部而不是電路板上。
圖15說明了電容疊層如何在芯片級(jí)封裝1500內(nèi)被使用以向半導(dǎo)體設(shè) 備1502提供局部電容。芯片級(jí)封裝1500可包括電容疊層，該電容疊層包 括核心電容元件1504 (即夾在導(dǎo)電層1520和1522、多個(gè)介電層1512和 1516以及導(dǎo)電薄片1510和1524之間的介電層1514)。在這個(gè)例子中，電 容疊層被夾在一個(gè)或多個(gè)電路層1506和1508之間。半導(dǎo)體電路1502可 被耦合在第一個(gè)電路層1506上。第一個(gè)電路層1506可被圖樣加工以允許 電氣導(dǎo)電通孔1526、 1528、 1530和1534耦合至半導(dǎo)體電路1502的不同 引線。在這個(gè)例子中，半導(dǎo)體電路1502被耦合至在電容疊層中的兩個(gè)相異
的電容元件。第一個(gè)電容元件1542由夾在第二個(gè)導(dǎo)電層1510和第一個(gè)導(dǎo) 電薄片1520之間的第一個(gè)介電層1512形成。第二個(gè)電容元件1544由夾 在第二個(gè)導(dǎo)電薄片1522和第三個(gè)導(dǎo)電薄片1524之間的第二個(gè)介電層1516 形成。第一個(gè)通孔1528和第二個(gè)通孔1530耦合半導(dǎo)體電路1502的兩條 不同引線至第一個(gè)電容元件1542。第三個(gè)和第四個(gè)通孔1526和1534耦合 半導(dǎo)體電路1502的兩條不同引線至第二個(gè)電容元件1544。在這種方式下， 半導(dǎo)體電路1502的旁路電容可被安裝在芯片級(jí)封裝1500內(nèi)。
然后，可將芯片級(jí)封裝1500耦合至電路板1536上。例如，可使用球 柵陣列來將在芯片級(jí)封裝1500上的多個(gè)凸塊1538耦合至在電路板1536 上的相應(yīng)焊盤1540。
應(yīng)當(dāng)清楚地了解到，在本文中描述的特征可被實(shí)現(xiàn)于不同尺寸和/或材 料的電路層上。例如，(a)制造和測試電容疊層的方法，(b)提供多個(gè)隔 離的平面電容元件的方法，和/或(c)嵌入式堆疊電容器(或電容疊層) 都可被實(shí)現(xiàn)于多層板、硅襯底、半導(dǎo)體設(shè)備、芯片級(jí)封裝等等。在一些實(shí) 施方案中，電容疊層可被實(shí)現(xiàn)為多層電路板的部分，電子設(shè)備可被耦合在 該多層電路板上。在其它實(shí)施方案中，電容疊層可被實(shí)現(xiàn)為硅襯底(例如 晶片)的部分，用于在其上可耦合或形成集成電路和/或微電子器件的半導(dǎo) 體。
圖1-15所圖示說明的部件、步驟和/或功能中的一種或多種可被重新 布置和/或組合成單個(gè)部件、步驟和/或功能，或者被分開為幾個(gè)部件、步 驟和/或功能，而不偏離本發(fā)明。附加的元件、部件、步驟和/或功能還可 -故添加，而不偏離本發(fā)明。
雖然已經(jīng)描述并在附圖中表示了某些示范性的實(shí)施方式，但是應(yīng)當(dāng)理 解到，這些實(shí)施方式僅為說明性的，并不是對(duì)本發(fā)明范圍的限制，因?yàn)榭?能有其它不同的修改，因此本發(fā)明并不被限制于所示和所描述的特定結(jié)構(gòu) 和布置。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，能夠構(gòu)造剛才所描述的優(yōu)選實(shí)施方 式的各種適應(yīng)和修改，而不偏離本發(fā)明的范圍和實(shí)質(zhì)。因此，應(yīng)當(dāng)理解到， 在所附權(quán)利要求的范圍內(nèi)，可實(shí)現(xiàn)不同于本文中所具體描述的本發(fā)明。
權(quán)利要求
1.一種方法，其用于制造具有高電容密度的電容疊層所述方法包括形成含有夾在第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層之間的第一個(gè)介電核心層的平面核心電容襯底，其中所述核心電容襯底提供用于耦合附加導(dǎo)電層和介電層的結(jié)構(gòu)剛度；將第二個(gè)介電層涂覆于第一個(gè)導(dǎo)電薄片，所述第二個(gè)介電層包括載有經(jīng)選擇以實(shí)現(xiàn)期望介電常數(shù)的納米粉末的非固化或半固化的介電材料；將所述第二個(gè)介電層的曝露面耦合至所述第一個(gè)導(dǎo)電層；以及固化所述第二個(gè)介電層的所述介電材料。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述第二個(gè)介電層的厚度小于 所述第一個(gè)介電層的厚度。
3. 根據(jù)權(quán)利要求1所述的方法，還包括 在所述第 一個(gè)導(dǎo)電層上形成一個(gè)或多個(gè)間隙的圖樣。
4. 根據(jù)權(quán)利要求3所述的方法，還包括在將所述第二個(gè)介電層耦合至所述第一個(gè)導(dǎo)電層之前，用環(huán)氧樹脂填 充在所述第一個(gè)導(dǎo)電層上的所述一個(gè)或多個(gè)間隙。
5. 根據(jù)權(quán)利要求4所述的方法，還包括在將所述第二個(gè)介電層耦合至所述第一個(gè)導(dǎo)電層之前，固化所迷環(huán)氧 樹脂。
6. 根據(jù)權(quán)利要求4所述的方法，還包括在將所述第二個(gè)介電層耦合至所述第一個(gè)導(dǎo)電層之前，平整所述環(huán)氧 樹脂。
7. 根據(jù)權(quán)利要求1所述的方法，還包括將第三個(gè)介電層涂覆于第二個(gè)導(dǎo)電薄片，所述第三個(gè)介電層包括載有經(jīng)選擇以實(shí)現(xiàn)期望介電常數(shù)的納米粉末的非固化或半固化的介電材料；將所述第三個(gè)介電層的曝露面耦合至所述第二個(gè)導(dǎo)電層；以及 固化所述第三個(gè)介電層的所述介電材料。
8. 根據(jù)權(quán)利要求7所述的方法，其中所述第一個(gè)導(dǎo)電薄片和第一個(gè) 導(dǎo)電層界定了第一個(gè)電容元件，且所述第二個(gè)導(dǎo)電薄片和第二個(gè)導(dǎo)電層界 定了第二個(gè)電容元件。
9. 根據(jù)權(quán)利要求7所述的方法，還包括在所述第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電薄片之間形成第一個(gè)電氣導(dǎo)電通 孔；以及在所述第二個(gè)導(dǎo)電層和第一個(gè)導(dǎo)電薄片之間形成第二個(gè)電氣導(dǎo)電通孔，其中具有增大電容密度的電容元件被形成于所述第一個(gè)導(dǎo)電層-第二 個(gè)導(dǎo)電薄片和所述第二個(gè)導(dǎo)電層-第一個(gè)導(dǎo)電薄片之間。
10. 根據(jù)權(quán)利要求7所述的方法，還包括在所述第一個(gè)導(dǎo)電層和所述第一個(gè)導(dǎo)電薄片之間形成第一個(gè)隔離電 容元件；在所述第二個(gè)導(dǎo)電層和所述第二個(gè)導(dǎo)電薄片之間形成第二個(gè)隔離電 容元件；以及在所述第一個(gè)導(dǎo)電層和所述第二個(gè)導(dǎo)電層之間形成第三個(gè)隔離電容 元件。
11. 根據(jù)權(quán)利要求1所述的方法，還包括將一個(gè)或多個(gè)交替的導(dǎo)電薄片和介電層耦合在所述核心電容襯底的 至少一面上。
12. 根據(jù)權(quán)利要求1所述的方法，還包括當(dāng)所述介電層被堆疊至所述核心電容襯底上時(shí)，測試所述介電層的完 整性。
13. 根據(jù)權(quán)利要求1所述的方法，其中所述第二個(gè)介電層包括介電薄膜，且將所述第二個(gè)介電層涂覆至所述第一個(gè)導(dǎo)電薄片包括將所述介電薄膜層壓至所述第一個(gè)導(dǎo)電薄片上。
14. 根據(jù)權(quán)利要求1所述的方法，其中固化所述第二個(gè)介電層的所述介電材料包括當(dāng)將所述第二個(gè)介電層的曝露面耦合至所述第一個(gè)導(dǎo)電層時(shí)力口熱和力口壓。
15. 根據(jù)權(quán)利要求1所述的方法，其中所述第二個(gè)介電層被涂覆至大約0.004到1.25密耳之間的厚度。
16. 根據(jù)權(quán)利要求1所述的方法，其中所述第二個(gè)介電層被涂覆至大約0.3密耳或更小的厚度。
17. 根據(jù)權(quán)利要求1所述的方法，其中所述第一個(gè)導(dǎo)電薄片是具有0.12到l密耳之間的厚度的超薄薄片。
18. 根據(jù)權(quán)利要求1所述的方法，其中所述第二個(gè)介電層提供每平方英寸五(5)到六十(60)納法之間的電容密度。
19. 根據(jù)權(quán)利要求1所述的方法，還包括在所述第一個(gè)導(dǎo)電薄片上形成第一個(gè)區(qū)域，所述第一個(gè)區(qū)域與所述第一個(gè)導(dǎo)電薄片的剩余部分電氣隔離，其中所述第 一個(gè)區(qū)域和所述第一個(gè)導(dǎo)電薄片形成與所述第一個(gè)導(dǎo)電薄片的剩余部分和第 一個(gè)導(dǎo)電層明顯不同的電容元件。
20. 根據(jù)權(quán)利要求19所述的方法，其中選擇所述第一個(gè)區(qū)域的尺寸和所述第二個(gè)介電層的電容密度以實(shí)現(xiàn)期望的電容值。
21. —種方法，其用于制造多層嵌入式電容疊層，所述方法包括形成含有夾在第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層之間的第一個(gè)介電核心層的平面核心電容襯底，其中所述核心電容村底向附加的導(dǎo)電層和介電層提供結(jié)構(gòu)剛度；將非固化或半固化的介電材料涂覆于第一個(gè)導(dǎo)電薄片以形成第二個(gè)介電層，其中所述非固化或半固化的介電材料被加載有經(jīng)選擇以實(shí)現(xiàn)期望介電常數(shù)的納米粉末；將所述第二個(gè)介電層耦合至所述第一個(gè)導(dǎo)電層；以及測試所述第二個(gè)介電層的完整性。
22. 根據(jù)權(quán)利要求21所述的方法，還包括如果在所述第二個(gè)介電層中發(fā)現(xiàn)有缺陷，那么報(bào)廢所述電容疊層。
23. 根據(jù)權(quán)利要求22所述的方法，其中如果所述第一個(gè)導(dǎo)電層和第一個(gè)導(dǎo)電薄片電氣耦合，那么所述第二個(gè)介電層有缺陷。
24. 根據(jù)權(quán)利要求22所述的方法，其中如果在所述第一個(gè)導(dǎo)電層和第一個(gè)導(dǎo)電薄片之間的阻抗小于期望門限值，那么所述第二個(gè)介電層有缺陷。
25. 根據(jù)權(quán)利要求21所述的方法，其中將所述第二個(gè)介電層的曝露面耦合至所述第 一個(gè)導(dǎo)電層包括在所述第二個(gè)介電層到所述第 一個(gè)導(dǎo)電薄片之間使用環(huán)氧樹脂層。
26. 根據(jù)權(quán)利要求21所述的方法，其中在將附加層耦合至所述第一個(gè)導(dǎo)電薄片之前，測試所述第二個(gè)介電層的完整性。
27. 根據(jù)權(quán)利要求21所述的方法，還包括將所述非固化或半固化的介電材料涂覆于第二個(gè)導(dǎo)電薄片以形成第三個(gè)介電層；將所述第三個(gè)介電層的曝露面耦合至所述第二個(gè)導(dǎo)電層；以及測試所述第三個(gè)介電層的完整性。
28. 根據(jù)權(quán)利要求27所述的方法，其中在所述第二個(gè)介電層的曝露面被耦合至所述第一個(gè)導(dǎo)電層的同時(shí)，所述第三個(gè)介電層的曝露面被耦合至所述第二個(gè)導(dǎo)電層。
29. 根據(jù)權(quán)利要求27所述的方法，其中所述第二個(gè)介電層和所述第三個(gè)介電層的完整性被同時(shí)測試。
30. 根據(jù)權(quán)利要求21所述的方法，還包括將一個(gè)或多個(gè)交替的導(dǎo)電薄片和介電層添加到所述核心電容襯底的至少一個(gè)面上；以及當(dāng)每個(gè)介電層被添加至所述電容疊層時(shí)，測試每個(gè)介電層的完整性。
31. —種方法，其用于制造多層嵌入式電容疊層，所述方法包括形成含有夾在第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層之間的核心第一個(gè)介電層的平面電容核心襯底，其中核心電容襯底向附加的導(dǎo)電層和介電層提供結(jié)構(gòu)剛度；將非固化或半固化的介電材料涂覆于所述第 一個(gè)導(dǎo)電層以形成第二個(gè)介電層；其中所述非固化或半固化的介電材料^皮加載有經(jīng)選擇以實(shí)現(xiàn)期望介電常數(shù)的納米粉末；將第一個(gè)導(dǎo)電薄片耦合至所述第二個(gè)介電層的曝露面；以及測試所述第二個(gè)介電層的完整性。
32. —種方法，其用于制造電子互聯(lián)平臺(tái)，所述方法包括形成平面嵌入式電容疊層，所述電容疊層包括含有夾在第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層之間的第一個(gè)介電層的平面核心電容襯底，其中所述核心電容襯底向附加的導(dǎo)電層和較薄的介電層提供結(jié)構(gòu)剛度，耦合在所述平面核心電容襯底的至少一面上的一個(gè)或多個(gè)交替的介電層和導(dǎo)電薄片，其中一個(gè)或多個(gè)介電層包括加栽有納米粉末的介電材料并且比所述第一個(gè)介電層更薄；其中使得所述第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層，以及所述一個(gè)或多個(gè)交替的介電層和導(dǎo)電薄片適應(yīng)于用作孤立電容元件；以及將一個(gè)或多個(gè)信號(hào)層耦合至所述嵌入式電容疊層的至少一個(gè)面上。
33. 根據(jù)權(quán)利要求32所述的方法，還包括在來自與所述第三個(gè)導(dǎo)電薄片電氣隔離的一個(gè)或多個(gè)導(dǎo)電薄片中的第一個(gè)導(dǎo)電薄片中形成第一個(gè)區(qū)域，其中所述第一個(gè)區(qū)域和相鄰的導(dǎo)電層界定了與所述第一個(gè)導(dǎo)電薄片的剩余部分電氣上明顯不同的第一個(gè)孤立電容元件。
34. 根據(jù)權(quán)利要求32所述的方法，還包括形成容納所述平面嵌入式電容疊層和所述一個(gè)或多個(gè)信號(hào)層的芯片級(jí)封裝。
35. —種電容疊層，其具有高電容密度，所述電容疊層包括含有夾在第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層之間的第一個(gè)核心介電層的平面核心電容村底，其中所述核心電容襯底提供用于耦合附加的導(dǎo)電層和介電層的結(jié)構(gòu)剛度；具有耦合到所述第 一個(gè)導(dǎo)電層的第 一個(gè)平坦表面的第二個(gè)介電層，所述第二個(gè)介電層比所述第一個(gè)核心介電層更薄并且包括加載有經(jīng)選擇以實(shí)現(xiàn)期望介電常凄t的納米粉末的介電材料；以及耦合至所述第二個(gè)介電層的第二個(gè)平坦表面的第一個(gè)導(dǎo)電薄片；其中，所述第二個(gè)介電層的厚度小于第一個(gè)介電層的厚度。
36. 根據(jù)權(quán)利要求35所述的電容疊層，還包括耦合在所述電容核心襯底的至少一個(gè)面上的一個(gè)或多個(gè)交替的導(dǎo)電薄片和介電層。
37. 根據(jù)權(quán)利要求35所述的電容疊層，其中所述第一個(gè)和第二個(gè)導(dǎo)電層以及所迷第 一個(gè)導(dǎo)電薄片為交替的電源平面和接地平面。
38. 根據(jù)權(quán)利要求35所述的電容疊層，其中所述第一個(gè)和第二個(gè)導(dǎo)電層中的至少 一個(gè)包括一個(gè)或多個(gè)間隙的圖樣。
39. 根據(jù)權(quán)利要求35所述的電容疊層，其中所述第二個(gè)介電層被涂覆至大約0.004到1.25密耳之間的厚度。
40. 根據(jù)權(quán)利要求35所述的電容疊層，其中所述第二個(gè)介電層被涂覆至大約0.3密耳或更小的厚度。
41. 根據(jù)權(quán)利要求35所述的電容疊層，其中所述第一個(gè)導(dǎo)電薄片是具有0.12到1密耳之間厚度的超薄薄片。 '.
42. 根據(jù)權(quán)利要求1所述的電容疊層，其中所述第二個(gè)介電層提供每平方英寸五(5)到六十(60)納法之間的電容密度。
43. —種電容疊層，包括含有夾在第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層之間的第一個(gè)介電層的平面電容核心襯底，其中所述第一個(gè)介電層向附加的導(dǎo)電層和介電層提供結(jié)構(gòu)剛度；夾在第一個(gè)導(dǎo)電薄片和所述第一個(gè)導(dǎo)電層之岡的第二個(gè)介電層，其中所述第二個(gè)介電層比所述第一個(gè)介電層更薄，并且包括加載有納米粉末的介電材料；界定在所述第一個(gè)導(dǎo)電層和所述第二個(gè)導(dǎo)電層之間的第一個(gè)隔離電容元件；以及界定在所述第一個(gè)導(dǎo)電層和所述第一個(gè)導(dǎo)電薄片之間的第二個(gè)隔離電容元件。
44. 根據(jù)權(quán)利要求43所述的電容疊層，還包括夾在所述第二個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電薄片之間的第三個(gè)介電層；以及界定在所述第二個(gè)導(dǎo)電層和所述第二個(gè)導(dǎo)電薄片之間的第三個(gè)隔離電容元件。
45. 根據(jù)權(quán)利要求44所述的電容疊層，其中所述第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電薄片用作電源層，而所述第二個(gè)導(dǎo)電層和第一個(gè)導(dǎo)電薄片用作接地層。
46. 根據(jù)權(quán)利要求44所述的電容疊層，還包括耦合在所述第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電薄片之間的第一個(gè)電氣導(dǎo)電通孔；以及耦合在所述第二個(gè)導(dǎo)電層和第一個(gè)導(dǎo)電薄片之間的第二個(gè)電氣導(dǎo)電通孔，其中具有增大電容密度的電容元件被形成于所述第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電薄片以及所述第二個(gè)導(dǎo)電層和第一個(gè)導(dǎo)電薄片之間。
47. 根據(jù)權(quán)利要求43所述的電容疊層，其中所述第二個(gè)介電層的厚度小于所述第一個(gè)介電層的厚度。
48. 根據(jù)權(quán)利要求43所述的電容疊層，其中所述第一個(gè)介電層的厚度大約在0.5到4密耳之間，所述第一個(gè)和第二個(gè)導(dǎo)電層的厚度每個(gè)都大約在0.5到6密耳之間，所述第二個(gè)介電層的厚度大約在0.8到1密耳之間，以及所述第一個(gè)導(dǎo)電薄片的厚度大約在0.25到1.5密耳之間。
49. 根據(jù)權(quán)利要求43所述的電容疊層，其中所述第一個(gè)導(dǎo)電薄片包括與所述第 一個(gè)導(dǎo)電薄片電氣隔離的第 一個(gè)區(qū)域，其中所述第 一個(gè)區(qū)域和所述第 一個(gè)導(dǎo)電層界定了第 一個(gè)分立電容元件。
50. 根據(jù)權(quán)利要求49所述的電容疊層，其中選擇所述第一個(gè)區(qū)域的面積以獲得關(guān)于所述第一個(gè)分立電容元件的期望電容值。
51. —種電子互聯(lián)平臺(tái)，包括平面嵌入式電容疊層，其包括含有夾在第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電層之間的第一個(gè)介電層的平面電容核心村底，其中所述第一個(gè)介電層向附加的導(dǎo)電層和介電層提供結(jié)構(gòu)剛度；耦合在所述平面電容核心村底的至少一個(gè)面上的一個(gè)或多個(gè)交替的介電層和導(dǎo)電薄片，其中一個(gè)或多個(gè)介電層包括加載有納米粉末的介電材料；其中所述第一個(gè)和第二個(gè)導(dǎo)電層和所述一個(gè)或多個(gè)交替的介電層和導(dǎo)電薄片可被構(gòu)造后用作孤立電容元件；以及耦合在所述嵌入式電容疊層的至少一個(gè)面上的一個(gè)或多個(gè)信號(hào)層。
52. 根據(jù)權(quán)利要求51所述的電子互聯(lián)平臺(tái)，還包括耦合至外部信號(hào)層并電氣耦合至第一個(gè)孤立電容元件的第一個(gè)電路部件，所述第一個(gè)孤立電容元件;波形成于所述嵌入式電容疊層中的第一個(gè)導(dǎo)電薄片和所述第一個(gè)導(dǎo)電層之間。
53. 根據(jù)權(quán)利要求52所述的電子互聯(lián)平臺(tái)，其中所述第一個(gè)電路部件進(jìn)一步一皮耦合至第二個(gè)孤立電容元件，所述第二個(gè)隔離電容元件;波形成于所述嵌入式電容疊層中的所述第一個(gè)導(dǎo)電層和第二個(gè)導(dǎo)電薄片之間，所述第二個(gè)孤立電容元件明顯不同于所述第 一個(gè)孤立電容元件。
54. 根據(jù)權(quán)利要求52所迷的電子互聯(lián)平臺(tái)，還包括容納所述平面嵌入式電容疊層、所述一個(gè)或多個(gè)信號(hào)層和所述第 一個(gè)電路部件的芯片級(jí)封裝。
55. 根據(jù)權(quán)利要求51所述的電子互聯(lián)平臺(tái)，其中所述第一個(gè)和第二個(gè)導(dǎo)電層以及一個(gè)或多個(gè)導(dǎo)電薄片是交替的電源平面和接地平面。
56. 根據(jù)權(quán)利要求51所述的電子互聯(lián)平臺(tái)，其中來自所述一個(gè)或多個(gè)導(dǎo)電薄片的第三個(gè)導(dǎo)電薄片中的第一個(gè)區(qū)域與所述第三個(gè)導(dǎo)電薄片電氣隔離，其中所述第一個(gè)區(qū)域和相鄰的導(dǎo)電薄片界定了與所述第三個(gè)導(dǎo)電薄片的剩余部分電氣隔離的第 一個(gè)分立電容器。
全文摘要
提供嵌入制造電容疊層的新方法和新型電容疊層裝置，該裝置具有用作結(jié)構(gòu)襯底的電容核心，在該電容核心上可添加交替的導(dǎo)電薄片和裝載有納米粉末的介電層并測試可靠性。這種分層和測試允許此電容疊層的介電薄層的早期缺陷檢測。電容疊層可經(jīng)構(gòu)造后提供多個(gè)隔離的電容元件，這些電容元件向一個(gè)或多個(gè)電氣部件提供孤立的、設(shè)備特有的解耦電容。電容疊層可用作核心襯底，在其上可耦合多層電路板的多個(gè)附加信號(hào)層。
文檔編號(hào)H05K1/16GK101682989SQ200880015225
公開日2010年3月24日 申請日期2008年3月10日 優(yōu)先權(quán)日2007年3月10日
發(fā)明者喬治·杜德尼科夫 申請人:新美亞通訊設(shè)備有限公司