技術(shù)編號(hào)：8198020
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。嵌入式電容疊層根據(jù)35 U.S.C. § 119要求優(yōu)先權(quán)本專利申請(qǐng)要求于2007年3月10日提交的名稱為"Embedded Capacitive Stack"的第60/8941卵號(hào)臨時(shí)申請(qǐng)的優(yōu)先權(quán)，其由此在此特意 并入作為參考。領(lǐng)域本發(fā)明的不同實(shí)施方式涉及電路板/村底、芯片封裝襯底、底板、柔性 和剛性電路、以及電子才莫塊。本發(fā)明的至少一個(gè)實(shí)施方式涉及多層電路板 的嵌入式(embedded)電容疊層(capacitive stack)。背景電子線路設(shè)備通常被用于數(shù)字電路和模擬電路。在數(shù)字信號(hào)處理中， 信號(hào)從一個(gè)二進(jìn)...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。