一種高速多通道快視圖像電路的制作方法
【技術領域】
[0001]本發(fā)明涉及電路設備領域，特別涉及快視電路。電路適用于數(shù)據(jù)圖像地面采集領域中，如航空、航天等產(chǎn)品，特別適用于航天領域的遙感相機圖像采集設備中。
【背景技術】
[0002]目前，航天器上的遙感相機或遙感視頻電路為了檢測其的圖像處理能力和圖像傳輸能力，需要高速多通道的快視電路作為地面圖像采集設備來進行圖像數(shù)據(jù)處理?？煲曤娐纷鳛閳D像采集裝置測試系統(tǒng)的重要一環(huán)，其傳輸方式及信號的質量都是影響系統(tǒng)性能的重要因素。現(xiàn)有的高速多通道快視電路中，通常具有只能單獨接收或發(fā)送圖像數(shù)據(jù)，接收數(shù)據(jù)通道數(shù)量少，數(shù)據(jù)傳輸方式單一、速度低，數(shù)據(jù)發(fā)送方式模式單一等問題。
【發(fā)明內(nèi)容】
[0003]本發(fā)明要解決的技術問題是:克服現(xiàn)有技術不足，提出一種高速多通道快視圖像電路，解決了高速多通道快視電路中的單獨接收或發(fā)送圖像數(shù)據(jù)，接收數(shù)據(jù)通道數(shù)量少，數(shù)據(jù)傳輸方式單一、速度低，數(shù)據(jù)發(fā)送方式模式單一等問題。
[0004]本發(fā)明解決的技術方案為:一種高速多通道快視圖像電路，包括:FPGA芯片，高速收發(fā)器，Camera Link數(shù)據(jù)發(fā)送電路；FPGA芯片包括發(fā)送模塊、接收模塊、控制模塊、數(shù)據(jù)合成模塊；
[0005]FPGA的控制模塊產(chǎn)生同步字符、幀頭、幀尾以及控制信號，并根據(jù)同步字符、幀頭、幀尾建立收發(fā)有效鏈路；同時FPGA的控制模塊，產(chǎn)生高速收發(fā)器能夠識別的COMMA字符序列，當高速收發(fā)器通過掃描搜索COMMA字符序列，以實現(xiàn)數(shù)據(jù)的對齊功能；
[0006]FPGA的發(fā)送模塊負責在高速多通道快視圖像電路上電或復位后，高速多通道快視圖像電路處于失步狀態(tài)下的Ims內(nèi)，F(xiàn)PGA的發(fā)送模塊，首先向FPGA的高速收發(fā)器發(fā)送同步字符，發(fā)送同步字符Ims后，高速收發(fā)器接收到同步字符后，即完成數(shù)據(jù)鏈路連接，F(xiàn)PGA的發(fā)送模塊開始向高速收發(fā)器發(fā)送數(shù)據(jù)幀；在每一幀數(shù)據(jù)發(fā)送結束后和下一幀數(shù)據(jù)發(fā)送前，F(xiàn)PGA的發(fā)送模塊向高速收發(fā)器同時發(fā)送同步字符，使高速收發(fā)器能夠通過檢測數(shù)據(jù)類型，舍棄幀頭、幀尾和同步字符；
[0007]FPGA的接收模塊負責在高速多通道快視圖像電路上電或者復位后，高速多通道快視圖像電路處于失步狀態(tài)下，F(xiàn)PGA的接收模塊，首先檢測從高速收發(fā)器接收到的數(shù)據(jù)同步字符，檢測到后FPGA的接收模塊向高速收發(fā)器發(fā)送80個連續(xù)的同步應答字符和組合碼，保證數(shù)據(jù)鏈路連接，使鏈路處于同步狀態(tài)中；
[0008]高速收發(fā)器，在數(shù)據(jù)鏈路連接后，接收和發(fā)送外部的串行圖像數(shù)據(jù)，當高速收發(fā)器作為發(fā)送器時，基于FPGA的發(fā)送模塊產(chǎn)生的參考時鐘TXCLK鎖定，并將串行圖像數(shù)據(jù)轉換成16位并行圖像數(shù)據(jù)，時式串行送至FPGA的發(fā)送模塊，輸入FPGA的發(fā)送模塊的16位并行圖像數(shù)據(jù)，按照8B/10B編碼格式在FPGA的發(fā)送模塊內(nèi)部變成20bit圖像數(shù)據(jù)；輸入FPGA的發(fā)送模塊的16位并行圖像數(shù)據(jù)的傳輸速率是以20倍參考時鐘TXCLK的頻率；
[0009]當高速收發(fā)器作為接收器時，對FPGA的外部寫入接收模塊的串行數(shù)據(jù)進行串并轉換得到20bit的并行數(shù)據(jù)，將20bit的并行數(shù)據(jù)的速率同步到FPGA的接收模塊產(chǎn)生的恢復時鐘RXCLK的頻率，再使用8B/10B解碼格式將20bit的并行數(shù)據(jù)解碼為16位的原始數(shù)據(jù)送至外部；
[0010]FPGA的數(shù)據(jù)合成模塊，將發(fā)送模塊中的20bit圖像數(shù)據(jù)，轉換成28位的數(shù)據(jù)，同時產(chǎn)生數(shù)據(jù)行有效位、列有效位和數(shù)據(jù)伴隨時鐘；
[0011]Camera Link數(shù)據(jù)發(fā)送電路，接收FPGA的數(shù)據(jù)合成模塊發(fā)送的圖像數(shù)據(jù)，通過電壓轉換、檢測數(shù)據(jù)行有效位、列有效位和數(shù)據(jù)伴隨時鐘，完成Camera Link數(shù)據(jù)合成，轉換成為符合Camera Link協(xié)議的低壓差分信號LVDS傳輸出去。
[0012]本發(fā)明與現(xiàn)有技術相比的優(yōu)點在于:
[0013](I)本發(fā)明由于高速收發(fā)器電路的功能，可以對多路通道同時或者單獨通道收發(fā)外部圖像信號，由于電路采取串行收發(fā)狀態(tài)，提高收發(fā)信號的傳輸?shù)木嚯x和精度，同時減少信號的延時、偏移和相互之間的串擾，提高系統(tǒng)性能。
[0014](2)本發(fā)明由于FPGA電路功能，通過合理處處理高速串行收發(fā)器得到的圖像數(shù)據(jù)，并通過程序對圖像數(shù)據(jù)轉換，提高電路性能。
[0015](3)本發(fā)明由于Camera Link數(shù)據(jù)發(fā)送電路功能，可以實現(xiàn)數(shù)據(jù)的多通道和多種模式的輸出，電路中設計為六個單獨Base模式和三組Ful I模式并用，提高了電路輸出的方式和靈活性。
[0016](4)本發(fā)明由于FPGA電路中的接收和發(fā)送模塊功能，同時可以對數(shù)據(jù)接收和發(fā)送。解決原有電路單一接收或發(fā)送數(shù)據(jù)的情況。
[0017](5)本發(fā)明由于FPGA電路中的控制模塊功能，可以實現(xiàn)對多個高速收發(fā)器的控制，通過控制模塊對一個或者多個收發(fā)器的控制，實現(xiàn)多通道、多模式數(shù)據(jù)收發(fā)。
[0018](6)本發(fā)明FPGA處理芯片，負責對數(shù)據(jù)接收和轉發(fā)；數(shù)據(jù)收發(fā)部分，接收圖像數(shù)據(jù)信號的高速收發(fā)器、將圖像數(shù)據(jù)傳輸?shù)紽PGA中，同時也可以發(fā)送FPGA生成的數(shù)據(jù)；Camera Link數(shù)據(jù)發(fā)送部分，通過FPGA把數(shù)據(jù)轉換成與Camera Link協(xié)議相匹配的低壓差分信號(LVDS)，傳輸?shù)絇C機，實現(xiàn)高速多通道圖像數(shù)據(jù)傳輸，提高了數(shù)據(jù)傳輸距離和精度，同時增加總線的數(shù)目減少信號的延時或偏移以及相互件的串擾，并且實現(xiàn)數(shù)據(jù)的高速傳輸。
【附圖說明】
[0019]圖1為本發(fā)明的高速多通道的快視電路的系統(tǒng)組成示意圖；
[0020]圖2為本發(fā)明的高速多通道的快視電路信號流向圖。
【具體實施方式】
[0021]本發(fā)明的基本思路:外部數(shù)據(jù)信號通過接插件以差分信號形式輸入，進入到高速收發(fā)器中，通過收發(fā)器對數(shù)據(jù)進行處理，產(chǎn)生16位數(shù)據(jù)流和相應的伴隨時鐘信號進入到FPGA中，F(xiàn)PGA通過程序對數(shù)據(jù)進行存儲和時序上的操作，發(fā)送到Camera Link數(shù)據(jù)發(fā)送電路中，最終輸出到PC機上。
[0022]本發(fā)明用于遙感相機的高速多通道快視電路中，下面結合附圖和具體實施例對本發(fā)明進行詳細說明。
[0023]如圖1所示，本發(fā)明的高速多通道的快視電路系統(tǒng)組成包括:FPGA芯片，高速串行收發(fā)器；Camera Link數(shù)據(jù)發(fā)送電路。電路的大致信號流向:圖像數(shù)據(jù)信號經(jīng)過接插件輸入進來，進入到高速串行收發(fā)器，信號從差分變成16位數(shù)據(jù)流和相應的伴隨時鐘信號。信號再進入到FPGA芯片中，F(xiàn)PGA通過程序對信號進行時序和工作狀態(tài)的控制，信號通過CameraLink協(xié)議接口輸出到PC機器上；
[0024]如圖2所示，本發(fā)明的高速多通道的快視電路信號流向圖包括:包括:FPGA芯片，高速收發(fā)器，Camera Link數(shù)據(jù)發(fā)送電路；FPGA芯片包括發(fā)送模塊、接收模塊、控制模塊、數(shù)據(jù)合成模塊；
[0025]FPGA的控制模塊產(chǎn)生同步字符、幀頭、幀尾以及控制信號，并根據(jù)同步字符、幀頭、幀尾建立收發(fā)有效鏈路；同時FPGA的控制模塊，產(chǎn)生高速收發(fā)器能夠識別的COMMA字符序列，當高速收發(fā)器通過掃描搜索COMMA字符序列，以實現(xiàn)數(shù)據(jù)的對齊功能；數(shù)據(jù)對齊是鏈路初始化建立的重要過程，當數(shù)據(jù)發(fā)送或者接收過程中，COMMA字符作為數(shù)據(jù)的字符邊界，檢測數(shù)據(jù)是否對齊。FPGA的控制模塊實現(xiàn)對多個高速收發(fā)器的控制，通過控制模塊對一個或者多個收發(fā)器的控制，實現(xiàn)多通道、多模式數(shù)據(jù)收發(fā)；
[0026]FPGA的發(fā)送模塊負責在高速多通道快視圖像電路上電或復位后，高速多通道快視圖像電路處于失步狀態(tài)下的Ims內(nèi)，F(xiàn)PGA的發(fā)送模塊，首先向FPGA的高速收發(fā)器發(fā)送同步字符，發(fā)送同步字符Ims后，高速