差V3可W，例如，設置為2. 0V。如 此，在等于或高于2. 5V( =V3+0. 5)且等于或低于4. 0V( =V1-0. 5)的范圍中具有其柵極 電勢差的最大值的晶體管可W是第二種晶體管。將第一電勢差VI設置為4. 0V或更高，將 第二電勢差V2設置為4. 0V或更低，對于實現(xiàn)低功耗并獲取高質(zhì)量的圖像是實際的。
[002引根據(jù)此示例性實施例，晶體管的種根據(jù)成像設備1000中所包括的電路而不同。將 參考圖2比較詳細地描述其中包括的晶體管的電路和種。圖2是示出了電路的特定的配置 的電路圖。在圖2中，每一個電路都由虛線包圍。
[0029] 圖2還示出了第一到第四種晶體管的位置。在圖2中所示出的示例中，由被VI指 出的交替的點劃線包圍的區(qū)域中的電路包括至少第一種晶體管。在圖2中，由被V2指出的 雙點劃線包圍的區(qū)域中的電路包括至少第二種晶體管。在圖2中，由被V3指出的短劃虛線 包圍的區(qū)域中的電路包括至少第S種晶體管。在圖2中，由被V4指出的交替的長劃虛線包 圍的區(qū)域中的電路包括至少第四種晶體管。
[0030] 由那些線中的一個劃分的區(qū)域中的電路的某些晶體管的柵極電勢差的最大值可 W不同于其他晶體管的柵極電勢差的最大值。第一到第四種晶體管之中的多個種的晶體管 可W被包括在一個電路中。應該指出的是，多個晶體管可W可能在不同的時間段具有柵極 電勢差的相等的最大值。
[0031] 像素電路單元10只包括N型晶體管。另一方面，外圍電路單元20包括P型晶體 管，W與N型晶體管一起構(gòu)成互補電路（CMOS電路）。體的電勢和柵極的電勢之間的大小關(guān) 系在N型晶體管和P型晶體管之間是相反的，但是，可W比較柵極電勢差的最大值，該最大 值是絕對值。
[003引參考圖2,由交替的長和短劃線包圍的區(qū)域中的像素電路100包括第一種晶體管。 第四種晶體管還被包括在圖1中所示出的垂直驅(qū)動電路700的輸出單元750的一部分中和 讀出電路200中。具體而言，像素電路100中的每一個，被配置成轉(zhuǎn)移在光電轉(zhuǎn)換元件110 中所生成的信號電荷的轉(zhuǎn)移元件120可W是第一種晶體管。向其轉(zhuǎn)移信號電荷的轉(zhuǎn)移元件 120具有漏極，該漏極是構(gòu)成連接到放大元件130的柵極的節(jié)點125 (浮動節(jié)點）的一部分 的浮動擴散區(qū)域。放大元件130具有連接到讀出電路200的電流源的源極，并形成源極跟 隨器。在此實施例中，被配置成復位節(jié)點125的電勢的復位元件140和置于放大元件130 的后面的級并被配置成選擇從像素電路100到垂直輸出線的輸出的接通/關(guān)閉狀態(tài)的選擇 元件150也是第一種晶體管。在此實施例中，為在像素電路中添加信號，節(jié)點125可連接到 另一像素電路的浮動節(jié)點。被配置成控制節(jié)點125和另一像素電路的浮動節(jié)點之間的連接 的接通/關(guān)閉狀態(tài)的控制元件160也是第一種晶體管。放大元件130也可W是第一種晶體 管。放大元件130的柵極電勢差基于信號電荷的量，根據(jù)節(jié)點125的電勢而變化。
[0033]第一電勢差VI和第二電勢差V2之間的差值可W等于或高于放大元件130的闊值 電壓VTHA。該里，術(shù)語"闊值電壓"是指表示在源極和漏極之間形成溝道的情況和不形成溝 道的情況之間的邊界條件的柵電壓。當柵電壓等于或高于闊值電壓時，形成溝道。當柵電 壓低于闊值電壓時，在它們之間不形成溝道。術(shù)語"柵電壓"是指柵電極的電勢和源極的電 勢之間的差值的絕對值（電勢差）。如果N型MOS晶體管是增強型，則意味著，關(guān)于闊值電 壓，柵電極的電勢高于源極的電勢。另一方面，如果N型MOS晶體管是抑制型，則意味著，關(guān) 于闊值電壓，柵電極的電勢高于源極的電勢。在此實施例中，放大元件130可W是增強型。
[0034]絕緣柵場效應晶體管中的闊值電壓Vth可W通過下列表達式（1)來獲取。
[0035]
【主權(quán)項】
1. 在單一半導體襯底上具有像素電路單元和外圍電路單元的成像設備，所述成像設備 包括： 在所述像素電路單元中以矩陣形式排列的多個像素電路，所述多個像素電路中的每一 個包括光電轉(zhuǎn)換元件、被配置成轉(zhuǎn)移在所述光電轉(zhuǎn)換元件中生成的電載流子的轉(zhuǎn)移元件， 以及被配置為基于在所述光電轉(zhuǎn)換元件中生成的所述電載流子而生成信號的放大元件；以 及 多個模擬信號處理電路，每一個模擬信號處理電路在外圍電路單元中是為所述像素電 路的每一列而提供的，所述多個模擬信號處理電路中的每一個被配置成處理從對應的像素 電路輸出的模擬信號；以及 在所述外圍電路單元中提供的并被配置成處理數(shù)字信號的數(shù)字信號處理單元， 其中，所述多個像素電路中的每一個包括第一種晶體管，所述第一種晶體管是絕緣柵 場效應晶體管并且其柵極的電勢和其體的電勢之間的電勢差的最大值等于或高于第一值， 其中，所述多個模擬信號處理電路中的每一個包括第二種晶體管，所述第二種晶體管 是絕緣柵場效應晶體管，并且其柵極的電勢和其體的電勢之間的電勢差的最大值等于或低 于第二值，所述第二值低于所述第一值， 并且所述多個模擬信號處理電路中的每一個不包括其柵極的電勢和其體的電勢之間 的電勢差的最大值高于所述第二值的絕緣柵場效應晶體管， 其中，所述數(shù)字信號處理單元包括第三種晶體管，所述第三種晶體管是絕緣柵晶體管， 并且其柵極的電勢和其體的電勢之間的電勢差的最大值等于或低于第三值，所述第三值低 于所述第二值， 并且所述數(shù)字信號處理單元不包括其柵極的電勢和其體的電勢之間的電勢差的最大 值高于所述第三值的絕緣柵場效應晶體管，以及 其中，所述轉(zhuǎn)移元件是所述第一種晶體管。
2. 根據(jù)權(quán)利要求1所述的成像設備，其中，所述第一值和所述第二值之間的差值△ V滿 足下列表達式：
其中，〇MS[V]是所述放大元件的柵電極和所述放大元件的體之間的功函數(shù)差，q[C]是 元電荷，k[J/K]是玻耳茲曼常數(shù)，T[K]是300[K]，叫是所述放大元件的體的本征載流子密 度，NA[cnT 3]是所述放大元件的所述體的雜質(zhì)濃度，CjF/cm2]是所述放大元件的柵極絕緣膜 的電容，而e s[F/cm]是所述放大元件的體的介電常數(shù)。
3. 根據(jù)權(quán)利要求1所述的成像設備，其中，所述第三種晶體管的所述柵極絕緣膜的厚 度小于所述第一種晶體管的所述柵極絕緣膜的厚度和所述第二種晶體管的所述柵極絕緣 膜的厚度。
4. 根據(jù)權(quán)利要求1所述的成像設備，其中，所述第二種晶體管的柵極長度小于所述第 一種晶體管的柵極長度。
5. 根據(jù)權(quán)利要求1所述的成像設備，其中，所述第一種晶體管的柵極絕緣膜的所述厚 度等于所述第二種晶體管的柵極絕緣膜的所述厚度。
6. 根據(jù)權(quán)利要求1所述的成像設備，其中，所述放大元件是第一種晶體管。
7. 根據(jù)權(quán)利要求1所述的成像設備，其中，所述轉(zhuǎn)移元件是抑制型，而所述放大元件是 增強型。
8. 根據(jù)權(quán)利要求1所述的成像設備，其中，所述多個像素電路中的每一個包括被配置 成復位由所述光電轉(zhuǎn)換元件所生成的電載流子的復位元件，而所述復位元件是所述第一種 晶體管。
9. 根據(jù)權(quán)利要求1所述的成像設備，其中，所述多個像素電路中的每一個包括被配置 成選擇來自所述像素電路的輸出的接通狀態(tài)或關(guān)閉狀態(tài)的選擇元件，而所述選擇元件是所 述第一種晶體管。
10. 根據(jù)權(quán)利要求1所述的成像設備，其中，在所述像素電路和所述模擬信號處理電路 之間提供了配置電平移動電路的電容。
11. 根據(jù)權(quán)利要求1所述的成像設備，所述模擬信號處理電路具有放大器和在其輸入 級具有差分對的比較器中的至少一個，所述差分對包括所述第二種晶體管。
12. 根據(jù)權(quán)利要求1所述的成像設備，其中，所述模擬信號處理電路具有開關(guān)，而所述 開關(guān)是所述第二種晶體管。
13. 根據(jù)權(quán)利要求1所述的成像設備，其中 在所述外圍電路單元中，與像素電路的列對應地提供了多個讀出電路中的每一個； 所述多個讀出電路中的每一個包括所述第四種晶體管，所述第四種晶體管是配置電流 源的絕緣柵場效應晶體管；以及 所述第四種晶體管的柵極長度大于所述第二種晶體管的柵極長度。
14. 根據(jù)權(quán)利要求13所述的成像設備，其中，所述第四種晶體管的柵極長度大于所述 第一種晶體管的柵極長度。
15. 根據(jù)權(quán)利要求1所述的成像設備，其中 多個驅(qū)動電路，每一個驅(qū)動電路在外圍電路單元中與所述像素電路的行對應地提供， 并且每一個驅(qū)動電路驅(qū)動對應的像素電路； 所述多個驅(qū)動電路中的每一個包括其柵極的電勢和要施加的其體的電勢之間的電勢 差的最大值高于第二值的絕緣柵場效應晶體管； 向所述對應的像素電路中的第一種晶體管的柵極施加基于所述驅(qū)動電路的所述場效 應晶體管的輸出的信號。
16. 根據(jù)權(quán)利要求1所述的成像設備，其中，所述第一種晶體管沒有LDD結(jié)構(gòu)； 所述第二種晶體管具有LDD結(jié)構(gòu)； 所述第二種晶體管沒有Halo結(jié)構(gòu)；以及 所述第三種晶體管具有Halo結(jié)構(gòu)。
17. 根據(jù)權(quán)利要求1所述的成像設備，其中，所述第一值和所述第二值之間的差等于或 高于0. 50V。
18. 根據(jù)權(quán)利要求1所述的成像設備，其中，所述第一值等于或高于4. 0V，而所述第二 值低于4. 0V。
19. 根據(jù)權(quán)利要求1所述的成像設備，其中，所述多個模擬信號處理電路中的每一個包 括模數(shù)轉(zhuǎn)換電路，并且從所述模數(shù)轉(zhuǎn)換電路輸出所述數(shù)字信號。
20. -種成像系統(tǒng)，包括： 根據(jù)權(quán)利要求1到19中的任何一個所述的成像設備；以及 被配置成處理從所述成像設備輸出的信號的信號處理設備。
【專利摘要】公開了成像設備和成像系統(tǒng)。多個像素電路中的每一個都是絕緣柵晶體管，并包括第一種晶體管，所述第一種晶體管具有要施加的等于或高于第一值的柵極電勢差的最大值。多個模擬信號處理電路中的每一個是絕緣柵晶體管，并包括第二種晶體管，所述第二種晶體管具有要施加的等于或低于比所述第一值低的第二值的柵極電勢差的最大值。多個模擬信號處理電路中的每一個不包括具有要施加的不比第二值高的柵極電勢差的最大值的絕緣柵晶體管。
【IPC分類】H04N5-3745, H01L27-146, H04N5-378, H04N5-374
【公開號】CN104754254
【申請?zhí)枴緾N201410808890
【發(fā)明人】國米和夫, 大貫裕介, 成瀨裕章, 楠川將司, 廣田克范, 遠藤信之, 山崎和男, 小林広明
【申請人】佳能株式會社
【公開日】2015年7月1日
【申請日】2014年12月23日
【公告號】US20150189211