成像設(shè)備和成像系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 各實施例的一個公開的方面設(shè)及在單一半導(dǎo)體襯底上包括像素電路單元和外圍 電路單元的成像設(shè)備。
【背景技術(shù)】
[0002] 為改善性能，在單一半導(dǎo)體襯底上包括像素電路單元和外圍電路單元的成像設(shè)備 中，考慮了在外圍電路單元中提供模擬信號處理電路或數(shù)字信號處理單元（例如，邏輯電 路）。
[0003] 日本專利公開No. 2007-27711公開了比數(shù)字區(qū)域的柵極絕緣膜較厚的傳感器區(qū) 域和模擬區(qū)域的柵極絕緣膜。
[0004] 日本專利公開No. 2011-54832公開了晶體管的絕緣膜的膜厚度在光接收單元和 外圍電路單元之間不同。
[0005] 為改善圖像質(zhì)量，需要W盡可能高的電壓驅(qū)動像素電路單元。另一方面，外圍電路 單元的功能性提高的成像設(shè)備的功耗一直是個問題。根據(jù)日本專利公開No. 2011-54832,W 相等的電壓驅(qū)動光接收單元和外圍電路單元。意味著，可能沒有充分考慮功耗的降低。本 公開提供嘗試較高圖像質(zhì)量和較低的功耗的成像設(shè)備。

【發(fā)明內(nèi)容】

[0006] 在單一半導(dǎo)體襯底上具有像素電路單元和外圍電路單元的成像設(shè)備包括；在所 述像素電路單元中W矩陣形式排列的多個像素電路，所述多個像素電路中的每一個包括光 電轉(zhuǎn)換元件、被配置成轉(zhuǎn)移在所述光電轉(zhuǎn)換元件中生成的電載流子的轉(zhuǎn)移元件，W及被配 置為基于在所述光電轉(zhuǎn)換元件中生成的所述電載流子而生成信號的放大元件，W及多個模 擬信號處理電路，每一個模擬信號處理電路在外圍電路單元中是為所述像素電路的每一列 而提供的，所述多個模擬信號處理電路中的每一個被配置成處理從對應(yīng)的像素電路輸出的 模擬信號，W及在所述外圍電路單元中提供的并被配置成處理數(shù)字信號的數(shù)字信號處理單 元。在該種情況下，所述多個像素電路中的每一個包括第一種晶體管，所述第一種晶體管是 絕緣柵場效應(yīng)晶體管并且其柵極的電勢和其體的電勢之間的電勢差的最大值等于或高于 第一值。所述多個模擬信號處理電路中的每一個包括第二種晶體管，所述第二種晶體管是 絕緣柵場效應(yīng)晶體管，并且其柵極的電勢和其體的電勢之間的電勢差的最大值等于或低于 第二值，所述第二值低于所述第一值，并且所述多個模擬信號處理電路中的每一個不包括 其柵極的電勢和其體的電勢之間的電勢差的最大值高于所述第二值的絕緣柵場效應(yīng)晶體 管。所述數(shù)字信號處理單元包括第=種晶體管，所述第=種晶體管是絕緣柵晶體管，并且其 柵極的電勢和其體的電勢之間的電勢差的最大值等于或低于第=值，所述第=值低于所述 第二值，并且所述數(shù)字信號處理單元不包括其柵極的電勢和其體的電勢之間的電勢差的最 大值高于所述第=值的絕緣柵場效應(yīng)晶體管。轉(zhuǎn)移元件是所述第一種晶體管。
[0007] 通過下列參考附圖對示例性實施例的描述，本發(fā)明的其他功能將變得顯而易見。
【附圖說明】
[000引圖1是示出了成像設(shè)備的示例的電路塊圖示。
[0009] 圖2是示出了成像設(shè)備的示例的電路圖。
[0010] 圖3是示出了成像設(shè)備的操作的時序圖。
[0011] 圖4是示出了成像設(shè)備的示例的示意剖面圖示。
【具體實施方式】
[0012] 下面將參考附圖來描述示例性實施例。在下面的描述W及說明中可W相互參考多 個附圖。在多個附圖中，相同的附圖標記表示相同的部分。將適當(dāng)?shù)厥÷詫餐牟糠值?描述。
[0013] 圖1是示出了根據(jù)示例性實施例的成像設(shè)備1000的電路塊圖示。成像設(shè)備1000 在單一半導(dǎo)體襯底上1包括像素電路單元10和外圍電路單元20。
[0014] 像素電路單元10具有W矩陣形式排列的多個像素電路100。一行的像素電路100 共同連接到行線101，而一列的像素電路100共同連接到列線102。
[0015] 外圍電路單元20具有多個模擬信號處理電路900,每一電路900為一列像素電路 100而提供。在此實施例中，包括多個模擬信號處理電路900的組位于像素電路單元10的 上側(cè)及下側(cè)。然而，多個模擬信號處理電路900可W只位于像素電路單元10的上側(cè)及下側(cè) 之一。模擬信號處理電路900中的每一個都包括放大電路300和AD轉(zhuǎn)換電路400 (模-數(shù) 轉(zhuǎn)換電路）。外圍電路單元20還可W包括多個讀出電路200、水平輸出電路500、數(shù)字信號 處理電路600、垂直驅(qū)動電路700,W及信號生成電路。外圍電路單元20的配置不僅限于此， 那些電路中的某些不是必需的。
[0016] 多個讀出電路200中的每一個為一列像素電路100而提供，并且其通過列線102 連接到像素電路100。讀出電路200中的每一個都連接到對應(yīng)于同一列像素電路100的模 擬信號處理電路900。
[0017] 將描述電路的功能和操作。垂直驅(qū)動電路700中的掃描單元710順次選擇輸出單 元750,并逐列地驅(qū)動像素電路100。像素電路100基于來自垂直驅(qū)動電路700中的輸出單 元750的信號進行操作，像素電路100根據(jù)入射光生成像素信號。讀出電路200操作，W便 從像素電路100讀出像素信號。那些像素信號是模擬信號。由讀出電路200讀出的像素信 號由模擬信號處理電路900處理。在模擬信號處理電路900中的每一個都具有AD轉(zhuǎn)換電 路400的情況下，來自模擬信號處理電路900的輸出信號是數(shù)字信號。在模擬信號處理電 路900中的每一個都沒有AD轉(zhuǎn)換電路400的情況下，來自模擬信號處理電路900的輸出信 號是模擬信號。AD轉(zhuǎn)換電路400中的每一個都具有模擬單元410和數(shù)字單元450。模擬信 號被輸入到模擬單元410,而數(shù)字單元450輸出數(shù)字信號。
[0018] 從模擬信號處理電路900輸出的數(shù)字信號被讀出到水平輸出電路500中的存儲器 單元550,并保存在存儲器單元550中。水平輸出電路500中的掃描單元510順次選擇存儲 器單元550,并逐列地輸出保存在存儲器單元550中的信號。從水平輸出電路500輸出的數(shù) 字信號是由數(shù)字信號處理電路600處理的信號。數(shù)字信號處理電路600對數(shù)字信號執(zhí)行噪 聲消減處理或諸如加法之類的算術(shù)運算處理。
[0019] 成像設(shè)備1000包括具有像素電路單元10和外圍電路單元20的單一半導(dǎo)體襯底。 成像設(shè)備1000還可W包括被配置成容納半導(dǎo)體襯底的容器（封裝）。
[0020] 成像設(shè)備1000可W被用來構(gòu)建成像系統(tǒng)。成像系統(tǒng)可W包括被配置成將光引導(dǎo) 到成像設(shè)備1000的光學(xué)系統(tǒng)。成像系統(tǒng)可W包括被配置成處理從成像設(shè)備1000輸出的信 號的信號處理設(shè)備。成像系統(tǒng)可W包括被配置成顯示由成像設(shè)備1000捕捉到的圖像的顯 示設(shè)備。成像系統(tǒng)通?？蒞是諸如視頻攝像機和靜態(tài)照相機之類的攝像機，或可W是具有 攝像機（照相機）功能的信息終端或在分離的位置具有成像設(shè)備和顯示設(shè)備的監(jiān)測攝影機 系統(tǒng)。
[0021] 電路包括絕緣柵場效應(yīng)晶體管（MOSFET)?？蒞根據(jù)要向其施加的"柵極電勢差"的 最大值，將電路中所包括的晶體管分類為多個種類。下面將描述其中電路中的每一個都包 括第一種晶體管、第二種晶體管、第=種晶體管，W及第四種晶體管中的至少一種的情況。
[0022] 術(shù)語"柵極電勢差"是指在某一時刻柵電極的電勢和對應(yīng)于柵電極的體的電勢之 間的電勢差。在一個阱中提供晶體管的源極和漏極的情況下，體的電勢表示阱的電勢。體 的電勢有時可W被稱作背柵電勢。在電路中所包括的許多晶體管中，體的電勢可W等于源 極的電勢，或者，體的電勢可W等于參考電勢（地電勢）。然而，實施例不僅限于此。因此， 柵電極的電勢和源極的電勢之間的電勢差，通常叫做"柵電壓"，在下文可W不始終等于"柵 極電勢差"?；跂烹姌O的電勢和體的電勢之間的差值（絕對值），獨立于它們的高度關(guān)系， 評估柵極電勢差的大小關(guān)系。在許多晶體管中，柵電極的電勢可W充當(dāng)用于在一個時段接 通晶體管的電勢，并且柵電極的電勢可W充當(dāng)用于在另一時段關(guān)閉晶體管的電勢。如此，按 時間序列方式向柵電極施加不同的電勢。因此，柵極電勢差可W在時間序列方式方面不同。
[0023] 在第一種晶體管中，要施加的柵極電勢差的最大值等于或高于第一電勢差VI(第 一值）。在第二種晶體管中，要施加的柵極電勢差的最大值等于或低于第二電勢差V2(第二 值）。在第二種晶體管中，要施加的柵極電勢差的最大值等于或高于電勢差V2'。在第=種 晶體管中，要施加的柵極電勢差的最大值等于或低于第=電勢差V3(第=值）。在第=種晶 體管中，要施加的柵極電勢差的最大值等于或高于電勢差V3'。在第四種晶體管中，要施加 的柵極電勢差的最大值等于或低于第四電勢差V4(第四值）。在第四種晶體管中，要施加的 柵極電勢差的最大值等于或高于0V。
[0024] 根據(jù)此示例性實施例，第二電勢差V2低于第一電勢差VI。電勢差V2'低于第二 電勢差V2,第S電勢差V3低于第二電勢差V2和電勢差V2'。電勢差V3'低于第S電勢差 V3。第四電勢差V4低于第S電勢差V3和V3'。換言之，滿足關(guān)系V1〉V2〉V2'〉V3〉V3'〉V4。 可W提供第一到第四種晶體管之外的其他種的晶體管。更具體而言，可W提供具有下列任 一柵極電勢差的最大值的晶體管；(a)低于第一電勢差VI并高于第二電勢差V2,化）低于 電勢差V2'并高于第S電勢差V3,化及（C)低于電勢差V3'并高于第四電勢差V4。
[0025] 根據(jù)此示例性實施例的示例，第一種晶體管的柵極電勢差的最大值可W等于5V， 而第二種晶體管的柵極電勢差的最大值可W等于4V或3V。第S種晶體管的柵極電勢差的 最大值可W是2V，而第四種晶體管的柵極電勢差的最大值可W等于IV。上文所描述的電勢 差的值是通過舍入到整數(shù)所獲得的值，該表示，例如，3V落在從2. 5到3. 4V的范圍內(nèi)。
[0026] 第一電勢差VI和第二電勢差V2之間的顯著差值等于或高于0.10V。第一電勢差 VI和第二電勢差V2之間的差值優(yōu)選地等于或高于0. 50V，更優(yōu)選地等于或高于1. 0V。第= 電勢差V2'和第二電勢差V3之間的顯著差值等于或高于0.lOV。電勢差V2和第二電勢差V3之間的差值優(yōu)選地等于或高于0. 50V，更優(yōu)選地等于或高于1. 0V。電勢差V3'和電勢差 V4之間的顯著差值等于或高于0. 10V。電勢差V3'和電勢差V4之間的差值優(yōu)選地等于或 高于0. 50V，更優(yōu)選地等于或高于1. 0V。
[0027] 根據(jù)此示例性實施例的示例，為定義第一種晶體管要參考的第一電勢差VI可W 例如設(shè)置為4. 5V，而為定義第S種晶體管要參考的電勢