專利名稱：突發(fā)同步的實現(xiàn)方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，更具體地，涉及時分復(fù)用多址接入(TDMA)方式通信中突發(fā)同步實現(xiàn)方法及其裝置。
現(xiàn)時的無源光網(wǎng)絡(luò)(PON)中采用無源樹形分支結(jié)構(gòu)，光線路終端(OLT)位于根節(jié)點，通過光分配網(wǎng)(ODN)與各個光網(wǎng)絡(luò)單元(ONU)相連，ODN為無源光分配網(wǎng)，只包含光分路器、合路器等無源光器件。這種樹形分支結(jié)構(gòu)決定了各個ONU之間必需以共享的方式與OLT通信。
PON中，上行信道采用TDMA方式，與傳統(tǒng)點對點連續(xù)通信不同，為多點對一點的突發(fā)通信方式。為了保證不同ONU發(fā)送信元在OLT端互不碰撞，各個ONU之間也要保證同步，這是通過測距，插入延時實現(xiàn)的。OLT要從上行信號中恢復(fù)時鐘和幀脈沖。但測距精度有限，一般為±1bit，OLT端接收到的數(shù)據(jù)流為近似連續(xù)的數(shù)據(jù)流，不同ONU發(fā)送的信元之間有幾個bit的防護時間，OLT接收到信元之間的防護時間不是比特時鐘周期的整倍數(shù)，不同ONU發(fā)送信元之間有相位突變。
現(xiàn)有突發(fā)同步技術(shù)中其裝置的構(gòu)成包括多相時鐘產(chǎn)生器4、抽樣及相位校準器1、相關(guān)器2、及選擇器3。

圖1是表示該構(gòu)成的原理圖，圖中框5為測距計數(shù)器。
突發(fā)信號以時隙為單位，每個時隙分為兩部分前導(dǎo)碼和數(shù)據(jù)包，前導(dǎo)碼包括防護時間、功率恢復(fù)比特、突發(fā)同步關(guān)鍵字，BYTE同步關(guān)鍵字。OLT接收到突發(fā)信號，經(jīng)O/E轉(zhuǎn)換為電信號，用多相時鐘產(chǎn)生器4產(chǎn)生的多相時鐘對數(shù)據(jù)抽樣，根據(jù)抽樣信號與關(guān)鍵字的相關(guān)結(jié)果選擇最優(yōu)時鐘，用最優(yōu)時鐘對數(shù)據(jù)部分抽樣，達到突發(fā)同步目的。即按圖1，多相時鐘的最大相位差為36O°，在相位校準器1中根據(jù)每路時鐘相位與主時鐘相位的關(guān)系，分別加入一定延時使抽樣后的每路數(shù)據(jù)都與主時鐘同步。抽樣后數(shù)據(jù)進入相關(guān)器2，與關(guān)鍵字比較，將比較結(jié)果傳給選擇器3，根據(jù)每路數(shù)據(jù)的相關(guān)結(jié)果選出其中一路，就達到突發(fā)同步目的。測距計數(shù)器用于在測距時計算環(huán)路延時，確定關(guān)鍵字位置。
多相時鐘產(chǎn)生方式有延時和分相兩種。延時方式對延時器性能要求很高，主要是對延時器精度和溫度特性要求高。雖可采用延時鎖相環(huán)產(chǎn)生多相時鐘，延時鎖相環(huán)由可調(diào)延時器和鎖相環(huán)組成，可自動調(diào)節(jié)延遲時間，對延時器的精度和溫度特性要求降低，但合適的高頻可調(diào)延時器很難實現(xiàn)。分相方式由N倍頻的時鐘用D觸發(fā)器對主時鐘延時(N為對每一比特的抽樣數(shù)，也就是多相時鐘的相數(shù))，要求有N倍頻時鐘，D觸發(fā)器也要求工作在N倍頻的時鐘頻率，所以只能工作在低頻段。此外，這一方法需要一個相位校準器作相位校準工作。
以上采用多相時鐘方案電路復(fù)雜程度高，一般采用的可調(diào)延時器加數(shù)字鎖相用ASIC實現(xiàn)，這是一種數(shù)模混合電路，實現(xiàn)起來復(fù)雜，特別對ASIC的設(shè)計成本高，風(fēng)險大。此外，用多相時鐘對數(shù)據(jù)抽樣并進行相位校準，為保證相位準確，只能將抽樣器放在FPGA的外部，用ECL器實現(xiàn)。
本發(fā)明的目的是提供一種新的突發(fā)同步實現(xiàn)方法，基于對數(shù)據(jù)延時，取消相位校準步驟，簡化電路。
本發(fā)明的另一目的是提供一種在上述突發(fā)同步實現(xiàn)方法基礎(chǔ)上的突發(fā)同步裝置，體現(xiàn)簡化構(gòu)成的目標。
本發(fā)明的技術(shù)方案是實現(xiàn)突發(fā)同步的方法，其特征是(1)串行傳輸數(shù)據(jù)經(jīng)多拍延時得到多相數(shù)據(jù)；(2)用同一主時鐘對上述多相數(shù)據(jù)抽樣；(3)把抽樣數(shù)據(jù)與關(guān)鍵字進行比較；(4)根據(jù)每路數(shù)據(jù)的相關(guān)結(jié)果選出一路，達到突發(fā)同步的目的。
一種使用上述實現(xiàn)突發(fā)同步方法的裝置，包括測距計數(shù)器5、抽樣器7、相關(guān)器2、選擇器3及主時鐘；其特征是還具備多拍延時器6；主時鐘接入所述各部分；傳輸數(shù)據(jù)進入多拍延時器6延時獲得多相數(shù)據(jù)；抽樣器7用同一主時鐘對多相數(shù)據(jù)抽樣，并將輸出和關(guān)鍵字一起接到相關(guān)輸入端；所述選擇器3接在相關(guān)器輸出端；測距計數(shù)器5被輸入主時鐘和選擇器3的輸出，用于確定關(guān)鍵字位置。
本發(fā)明的實現(xiàn)突發(fā)同步的方法及使用該法的裝置相比已有的方法和裝置不必進行相位校準，簡化了電路結(jié)構(gòu)，也免除了因使用多相時鐘帶來的上述各種缺點。
本發(fā)明采用數(shù)據(jù)延時在線路速率為155Mb/s時可以采用FPGA(現(xiàn)場可編程門陣列)加分離外圍元件方案，抽樣器可以設(shè)在FPGA內(nèi)部，簡化了FPGA外圍電路設(shè)計，開發(fā)成本低，開發(fā)周期短。
此外，由于抽樣后的數(shù)據(jù)與主時鐘同步，可以很容易地消除亞穩(wěn)態(tài)對電路的影響。
圖1是現(xiàn)有突發(fā)同步技術(shù)原理框圖。
圖2是本發(fā)明突發(fā)同步裝置電路構(gòu)成原理框圖。
以下結(jié)合附圖詳細說明實施例，通過實施例可以更清楚本發(fā)明方法的實質(zhì)。
圖2是本發(fā)明實施例的電路構(gòu)成原理框圖，裝置由多拍延時器6、抽樣器7、相關(guān)器2、主選擇器3及測距計數(shù)器5構(gòu)成，主時鐘輸入各部分，串行數(shù)據(jù)輸入多拍延時器6被延時，61-68表示八路數(shù)據(jù)，用同一時鐘對多拍數(shù)據(jù)由抽樣器7分別抽樣，抽樣的數(shù)據(jù)已經(jīng)與主時鐘同步。多相數(shù)據(jù)在相關(guān)器2和輸入的關(guān)鍵字作比較，21-28分別表示八路數(shù)據(jù)相關(guān)比較，將相關(guān)結(jié)果輸入主選擇器3作選擇。
本例中多拍延時器采用有源延時器，對數(shù)據(jù)波形影響小，不會降低系統(tǒng)誤碼率。特別是經(jīng)O/E轉(zhuǎn)換后數(shù)據(jù)一般為ECL電平，而ECL有源延時器精度高，用ECL延時器實現(xiàn)數(shù)據(jù)延時較方便。
相關(guān)器2由門電路構(gòu)成，在移位寄存器中的并行數(shù)據(jù)與關(guān)鍵字比較，與關(guān)鍵字一致者認為相關(guān)，輸出“1”，在主時鐘配合下將相關(guān)結(jié)果鎖定。
在實施本例時，相關(guān)器允許一位誤碼，并行數(shù)據(jù)與關(guān)鍵字只有一位不一致時也認為相關(guān)。
由于抽樣時鐘和后續(xù)電路的時鐘為同一時鐘，抽樣在FPGA內(nèi)部，利用IOB中的輸入D觸發(fā)器作為抽樣器，抽樣器輸出直接接到相關(guān)器的移位寄存器中。對于此種模型中衡量進入亞穩(wěn)態(tài)概率大小的參數(shù)MTBF(Mean Time Between Failures)
MTBF=exp(k2*t)/(f1*f2*k1)在本例，K1為衡量進入亞穩(wěn)態(tài)的時間范圍≈100PSK2=D觸發(fā)器脫離亞穩(wěn)態(tài)的時間參數(shù)對XilinxFPGA4000系列IOB的典型值為10 1/nsf1，f2為主時鐘，155.52MHZt=5.38nsMTBF=1×1017sec此系統(tǒng)容許包丟失率為10-15，碼速率155.52Mb/s，可容許的MTBF=1015/155.52×106≈6.5×106sec。
本例中主選擇器3可以有兩種實現(xiàn)方式，一種是查表的方式用RAM實現(xiàn)，或者基于邏輯方式用邏輯門實現(xiàn)。選擇器的功能是從相關(guān)結(jié)果中選出最優(yōu)數(shù)據(jù)，連續(xù)的“1”的中間一路數(shù)據(jù)是最優(yōu)數(shù)據(jù)。
測距計數(shù)器5用于在測距時計算環(huán)路延時，輸出關(guān)鍵字位置，對后續(xù)電路指示突發(fā)同步。
在數(shù)據(jù)的上升沿很陡時有可能每路相關(guān)結(jié)果都是“1”，因為輸入到主選擇器3的相關(guān)結(jié)果為鎖定的相關(guān)結(jié)果，無法判斷相關(guān)出現(xiàn)的先后次序，也無法判定出現(xiàn)相關(guān)的時刻與主時鐘的相位關(guān)系。在本例中設(shè)有輔助選擇器8，通過主時鐘對相關(guān)器的結(jié)果采樣，采樣結(jié)果輸入到輔助選擇器8，當有一路出現(xiàn)相關(guān)時，鎖定輔助選擇器。當主選擇器3由于各路相關(guān)結(jié)果都為“1”而無法判別最優(yōu)數(shù)據(jù)時，可根據(jù)輔助選擇器8的鎖定結(jié)果判別。輔助選擇器8器為一編碼器，輸入鎖定的采樣相關(guān)結(jié)果，輸出為多路選擇器的控制信號。當每路數(shù)據(jù)與關(guān)鍵字相關(guān)時，利用采樣后的相關(guān)結(jié)果判別最優(yōu)時鐘。
完成突發(fā)同步的并行數(shù)據(jù)從裝置輸出，送后續(xù)電路處理。
權(quán)利要求
1．一種突發(fā)方式通信中實現(xiàn)突發(fā)同步方法，其特征是包括①串行傳輸數(shù)據(jù)經(jīng)多拍延時得到多相數(shù)據(jù)；②用同一主時鐘對上述多相數(shù)據(jù)抽樣；③把抽樣數(shù)據(jù)與關(guān)鍵字進行比較；④根據(jù)每路數(shù)據(jù)的相關(guān)結(jié)果選出一路，達到突發(fā)同步的目的。
2．一種使用權(quán)利要求1所述實現(xiàn)突發(fā)同步方法的裝置，包括測距計數(shù)器(5)、抽樣器、(7)、相關(guān)器(2)、主選擇器(3)及主時鐘，其特征是還具備多拍延時器(6)；傳輸數(shù)據(jù)進入多拍延時器(6)延時獲多相數(shù)據(jù)；抽樣器(7)用同一主時鐘對多相數(shù)據(jù)抽樣，并將其輸出和關(guān)鍵字一起接到相關(guān)器(2)的輸入端；所述主選擇器(3)接在相關(guān)器(2)輸出端；所述測距計數(shù)器(5)連接主選擇器(3)；主選擇器的輸出為本裝置的輸出端。
3．根據(jù)權(quán)利要求2所述的裝置，其特征是所述多拍延時器為有源延時器。
4．根據(jù)權(quán)利要求2所述的裝置，其特征是所述抽樣器是在FPGA內(nèi)部IOB中的輸出D觸發(fā)器。
5．根據(jù)權(quán)利要求2-4所述的裝置，其特征是所述主選擇器由RAM構(gòu)成或者由邏輯門構(gòu)成。
6．根據(jù)權(quán)利要求5所述的裝置，其特征是還包括輔助選擇器(8)，所述輔助選擇器(8)為一編碼器，輸入為鎖定的采樣相關(guān)結(jié)果，輸出為多路選擇器的控制信號；當有一路出現(xiàn)相關(guān)時鎖定輔助選擇器。
全文摘要
實現(xiàn)突發(fā)同步的方法,特征是對串行數(shù)據(jù)經(jīng)多拍延時器延時成多相數(shù)據(jù)再和關(guān)鍵字作相關(guān)比較,根據(jù)相關(guān)結(jié)果確定某相數(shù)據(jù)與主時鐘同步。用本發(fā)明方法的裝置由多拍延時器、抽樣器、相關(guān)器、選擇器及接入各部的主時鐘構(gòu)成,不需要現(xiàn)有技術(shù)中的相位校準,使結(jié)構(gòu)簡化,并可免除多相時鐘所帶來的缺點,也簡化FPGA外圍電路,還容易消除亞穩(wěn)態(tài)對電路的影響。
文檔編號H04L7/02GK1288309SQ99119348
公開日2001年3月21日 申請日期1999年9月10日 優(yōu)先權(quán)日1999年9月10日
發(fā)明者孫曙和, 陳雪, 張旭 申請人:北京市北郵高階通信技術(shù)存限責(zé)任公司