技術總結
本實用新型公開了一種基于以太網物理層芯片速率連續(xù)可變的收發(fā)器，屬于地震勘探技術領域，收發(fā)器包括FPGA控制芯片、和第一、第二PHY芯片，F(xiàn)PGA分別通過時鐘接口與第一、第二PHY芯片的輸入接口連接、通過數(shù)據輸入輸出接口RGMII或MII與第一、第二PHY芯片連接以及通過數(shù)據管理輸入輸出接口MDIO與第一、第二PHY芯片連接。本實用新型僅采用FPGA主控芯片通過MII接口與PHY芯片連接，進行數(shù)據傳輸，而且本實用新型中采用FPGA直接PHY驅動參考時鐘，節(jié)省了CPU、無源25MHz晶振等器件的使用，大大減少了數(shù)據傳輸所需要的器件，降低了收發(fā)器的成本和功耗，對野外施工及地震勘探等領域具有重要的意義。

技術研發(fā)人員：楊陽;俞小露;曹桂平;胡鑫;於霞;唐學峰;陳靜
受保護的技術使用者：合肥國為電子有限公司
文檔號碼：201621474681
技術研發(fā)日：2016.12.30
技術公布日：2017.09.01